JPS63119242A - 基板 - Google Patents
基板Info
- Publication number
- JPS63119242A JPS63119242A JP26392786A JP26392786A JPS63119242A JP S63119242 A JPS63119242 A JP S63119242A JP 26392786 A JP26392786 A JP 26392786A JP 26392786 A JP26392786 A JP 26392786A JP S63119242 A JPS63119242 A JP S63119242A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- copper
- thickness
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010949 copper Substances 0.000 claims abstract description 31
- 238000007747 plating Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 14
- 239000008188 pellet Substances 0.000 abstract description 8
- 230000003746 surface roughness Effects 0.000 abstract description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 2
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体モジュールに用いて有効な基板に関し、
更に詳しくは、ハンダ濡れ性に優れている基板に関する
。
更に詳しくは、ハンダ濡れ性に優れている基板に関する
。
（従来の技術）
各種の電子機器には、様々な形式の半導体モジュールが
搭載されている。モジュールの典型例を図に示す。
搭載されている。モジュールの典型例を図に示す。
図において、１は電気絶縁板で通常はＡ ｎ ２０ ｓ
＋Ａ４Ｑ、Ｎのようなセラミックスで構成されている
。
＋Ａ４Ｑ、Ｎのようなセラミックスで構成されている
。
２は、絶縁板１の表面に形成されたＣｕ層である。この
Ｃｕ層２は、タフピッチ銅のように酸素を所定量含有す
るＣｕ板を絶縁板に点貼着し、しかるのちに、非酸化性
ガス雰囲気炉例えばＮ２炉中で１０６５〜１０８３°Ｃ
の温度で焼付ける方法、いわゆる、ダイレクトボンディ
ングカッパー法（ＤＢＣ法）を適用して形成されるのが
通例である。
Ｃｕ層２は、タフピッチ銅のように酸素を所定量含有す
るＣｕ板を絶縁板に点貼着し、しかるのちに、非酸化性
ガス雰囲気炉例えばＮ２炉中で１０６５〜１０８３°Ｃ
の温度で焼付ける方法、いわゆる、ダイレクトボンディ
ングカッパー法（ＤＢＣ法）を適用して形成されるのが
通例である。
このＣｕ層にはエツチング法で所望の回路パターンを刻
成してそこに、Ｓｉペレットを搭載したり、または、ヒ
ートシンクベースを添着する。
成してそこに、Ｓｉペレットを搭載したり、または、ヒ
ートシンクベースを添着する。
この場合、Ｃｕ層２の表面には、通常、厚みが０．５〜
２．５−のＮｉメッキ層３を形成して基板とし、このＮ
ｉメッキ層にＳｉペレット４やヒートシンクベースがハ
ンダ付けされている。図で６がハンダ層である。
２．５−のＮｉメッキ層３を形成して基板とし、このＮ
ｉメッキ層にＳｉペレット４やヒートシンクベースがハ
ンダ付けされている。図で６がハンダ層である。
（発明が解決しようとする問題点）
しかしながら、上記した基板の場合、このＮｉメッキ層
３にＳｉペレットやヒートシンクベースをハンダ付けす
る際に、ハンダの濡れ性が不安定で固化後のハンダ層６
にはいわゆる゛巣″が生じ、結果として、Ｓｉペレット
等が密着した状態で搭載されないという問題が生じてい
る。
３にＳｉペレットやヒートシンクベースをハンダ付けす
る際に、ハンダの濡れ性が不安定で固化後のハンダ層６
にはいわゆる゛巣″が生じ、結果として、Ｓｉペレット
等が密着した状態で搭載されないという問題が生じてい
る。
本発明は上記した不都合を解消し、ハンダ濡れ性が優れ
たＮｉメッキ層を備える基板の提供を目的とする。
たＮｉメッキ層を備える基板の提供を目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明者らは上記問題を解決すべく鋭意研究を重ねる過
程で、絶縁板にＣｕ板をＤＢＣ法で一体化したときに形
成されたＣｕ層表面の状態を注意深く観察した。その結
果、ＤＢＣ法の適用後にあっては、Ｃｕ板表面は適用前
のそれに比べて３〜５倍程度に粗面化しているとの事実
を見出した。
程で、絶縁板にＣｕ板をＤＢＣ法で一体化したときに形
成されたＣｕ層表面の状態を注意深く観察した。その結
果、ＤＢＣ法の適用後にあっては、Ｃｕ板表面は適用前
のそれに比べて３〜５倍程度に粗面化しているとの事実
を見出した。
そこで本発明者らは、ハンダ濡れ性低下が、これ程まで
にＣｕ層表面が粗面となっているにもかかわらず、従来
のＮｉメッキ層の厚みは０．１〜１．０戸と極薄である
ことに原因を有するのではないかと推考した。そして、
形成するＮｉメッキ層を厚くしてハンダ付けの試験を行
なったところ、ハンダ濡れ性は向上し、Ｓｉペレットを
安定して搭載できるとの事実を確認して本発明の基板を
開発するに到った。
にＣｕ層表面が粗面となっているにもかかわらず、従来
のＮｉメッキ層の厚みは０．１〜１．０戸と極薄である
ことに原因を有するのではないかと推考した。そして、
形成するＮｉメッキ層を厚くしてハンダ付けの試験を行
なったところ、ハンダ濡れ性は向上し、Ｓｉペレットを
安定して搭載できるとの事実を確認して本発明の基板を
開発するに到った。
すなわち、本発明の基板は、絶縁板と；該絶縁板の表面
にＤＢＣ，法を適用して形成したＣｕ層と；該Ｃｕ層の
表面に形成されたＮｉメッキ層と；から成る基板におい
て、該Ｎｉメッキ層の厚みが３〜２０Ｊｕｎであること
を特徴とする。
にＤＢＣ，法を適用して形成したＣｕ層と；該Ｃｕ層の
表面に形成されたＮｉメッキ層と；から成る基板におい
て、該Ｎｉメッキ層の厚みが３〜２０Ｊｕｎであること
を特徴とする。
本発明の基板は、Ｎｉメッキ層の厚みにのみ特徴点を有
するものであって、他の構成要素は従来からＤＢＣ法で
形成された基板と変ることはない。
するものであって、他の構成要素は従来からＤＢＣ法で
形成された基板と変ることはない。
Ｎｉメッキ層の厚みが３μｍより小さい場合は、前述し
たようにＤＢＣ法で形成されたＣｕ層の粗面の影響が出
てハンダ付は時におけるハンダ濡れ性が良好ではなく、
また、あまり厚くしても徒らにＮｉを′ａ費すのみとな
るので、最大厚みは２０戸とする。好ましくは、４〜１
０μｍであり、更に好ましくは５〜８μｍである。
たようにＤＢＣ法で形成されたＣｕ層の粗面の影響が出
てハンダ付は時におけるハンダ濡れ性が良好ではなく、
また、あまり厚くしても徒らにＮｉを′ａ費すのみとな
るので、最大厚みは２０戸とする。好ましくは、４〜１
０μｍであり、更に好ましくは５〜８μｍである。
このようなＮｉメッキ層は、基板製造時に適用れている
方法９例えば無電解メッキ法によって容易に形成するこ
とができる。このとき、メッキ処理時の条件１例えば、
メッキ浴の濃度、メッキ処理時間、メッキ浴の温度など
を適宜選定することにより、Ｎｉメッキ層の厚みを上記
した範囲内で任意に調節することができる。
方法９例えば無電解メッキ法によって容易に形成するこ
とができる。このとき、メッキ処理時の条件１例えば、
メッキ浴の濃度、メッキ処理時間、メッキ浴の温度など
を適宜選定することにより、Ｎｉメッキ層の厚みを上記
した範囲内で任意に調節することができる。
（発明の実施例）
厚み０．６３５ｍｍのＡ文、０３板の表面に、該Ａｎ２
０．板と同一平面形状を有し厚みが０．３ｍｍのフタピ
ッチＣｕ板（表面粗さ：ＲＩＤａＸ２ｐｍ）を有機バイ
ンダーで点貼着した。ついで、これを１０７０℃のＮ２
ガス炉に３分間通炉してＡ文２０３板とＣｕ板とをＤＢ
Ｃ法で接合・一体化した。形成されたＣｕ層の表面粗さ
は、Ｒ□８で６μｍとなった。
０．板と同一平面形状を有し厚みが０．３ｍｍのフタピ
ッチＣｕ板（表面粗さ：ＲＩＤａＸ２ｐｍ）を有機バイ
ンダーで点貼着した。ついで、これを１０７０℃のＮ２
ガス炉に３分間通炉してＡ文２０３板とＣｕ板とをＤＢ
Ｃ法で接合・一体化した。形成されたＣｕ層の表面粗さ
は、Ｒ□８で６μｍとなった。
片方のＣｕ層に所定の回路パターンを形成したのち、常
法の無電解メッキ処理を施して、厚みの異なるＮｉメッ
キ層を形成し、５種類の基板を製作した。
法の無電解メッキ処理を施して、厚みの異なるＮｉメッ
キ層を形成し、５種類の基板を製作した。
得られた各基板の回路パターン側Ｃｕ層の表面に、Ｐｂ
（９０％）−３ｎ （１０％）からなる組成で融点２９
０℃のハンダを用いてＳｉペレットをハンダ付けした。
（９０％）−３ｎ （１０％）からなる組成で融点２９
０℃のハンダを用いてＳｉペレットをハンダ付けした。
このときのハンダ濡れ性を、面積の９５％以上が濡れる
ことを指標にして判定し、その結果を表に示した。
ことを指標にして判定し、その結果を表に示した。
［発明の効果］
以」二の説明で明らかなように、本発明の基板は、半導
体モジュールの製造時におけるハンダ付けの際に、ハン
ダ濡れ性が良好であり、したがってＳｔペレット等を安
定して接合することができる。
体モジュールの製造時におけるハンダ付けの際に、ハン
ダ濡れ性が良好であり、したがってＳｔペレット等を安
定して接合することができる。
これは、表からも明らかなように、Ｎｉメッキ層の厚み
の影響を規定した効果である。
の影響を規定した効果である。
図は、半導体モジュールの１例の縦断面図である。
１□絶縁板 ２− Ｃｕ層
Claims (1)
- 絶縁板と；該絶縁板の表面にＤＢＣ法（ダイレクトボン
ディングカッパー法）を適用して形成した銅層と；該銅
層の表面に形成されたニッケルメッキ層と；から成る基
板において、該ニッケルメッキ層の厚みが３〜２０μｍ
であることを特徴とする基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26392786A JPS63119242A (ja) | 1986-11-07 | 1986-11-07 | 基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26392786A JPS63119242A (ja) | 1986-11-07 | 1986-11-07 | 基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63119242A true JPS63119242A (ja) | 1988-05-23 |
Family
ID=17396194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26392786A Pending JPS63119242A (ja) | 1986-11-07 | 1986-11-07 | 基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63119242A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5727727A (en) * | 1995-02-02 | 1998-03-17 | Vlt Corporation | Flowing solder in a gap |
| US5808358A (en) * | 1994-11-10 | 1998-09-15 | Vlt Corporation | Packaging electrical circuits |
| US5876859A (en) * | 1994-11-10 | 1999-03-02 | Vlt Corporation | Direct metal bonding |
| US5945130A (en) * | 1994-11-15 | 1999-08-31 | Vlt Corporation | Apparatus for circuit encapsulation |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456766A (en) * | 1977-10-14 | 1979-05-08 | Nec Corp | Semiconductor device |
| JPS5761851B2 (ja) * | 1979-09-20 | 1982-12-27 | Shiraishi Found | |
| JPS586143A (ja) * | 1981-07-02 | 1983-01-13 | Matsushita Electronics Corp | 半導体装置 |
| JPS59150453A (ja) * | 1982-12-23 | 1984-08-28 | Toshiba Corp | 半導体モジユ−ル用基板の製造方法 |
| JPS60225436A (ja) * | 1984-04-23 | 1985-11-09 | Toshiba Corp | 半導体基板用モリブデンデイスク |
-
1986
- 1986-11-07 JP JP26392786A patent/JPS63119242A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456766A (en) * | 1977-10-14 | 1979-05-08 | Nec Corp | Semiconductor device |
| JPS5761851B2 (ja) * | 1979-09-20 | 1982-12-27 | Shiraishi Found | |
| JPS586143A (ja) * | 1981-07-02 | 1983-01-13 | Matsushita Electronics Corp | 半導体装置 |
| JPS59150453A (ja) * | 1982-12-23 | 1984-08-28 | Toshiba Corp | 半導体モジユ−ル用基板の製造方法 |
| JPS60225436A (ja) * | 1984-04-23 | 1985-11-09 | Toshiba Corp | 半導体基板用モリブデンデイスク |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808358A (en) * | 1994-11-10 | 1998-09-15 | Vlt Corporation | Packaging electrical circuits |
| US5876859A (en) * | 1994-11-10 | 1999-03-02 | Vlt Corporation | Direct metal bonding |
| US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
| US5938104A (en) * | 1994-11-10 | 1999-08-17 | Vlt Corporation | Direct metal bonding |
| US6096981A (en) * | 1994-11-10 | 2000-08-01 | Vlt Corporation | Packaging electrical circuits |
| US6119923A (en) * | 1994-11-10 | 2000-09-19 | Vlt Corporation | Packaging electrical circuits |
| US6159772A (en) * | 1994-11-10 | 2000-12-12 | Vlt Corporation | Packaging electrical circuits |
| US5945130A (en) * | 1994-11-15 | 1999-08-31 | Vlt Corporation | Apparatus for circuit encapsulation |
| US6403009B1 (en) | 1994-11-15 | 2002-06-11 | Vlt Corporation | Circuit encapsulation |
| US6710257B2 (en) | 1994-11-15 | 2004-03-23 | Vlt Corporation | Circuit encapsulation |
| US5727727A (en) * | 1995-02-02 | 1998-03-17 | Vlt Corporation | Flowing solder in a gap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0681322A2 (en) | Bonded ceramic metal composite substrates and circuit boards constructed therewith | |
| EP0373241A1 (en) | Film carrier and method of manufacturing same | |
| JPS644668B2 (ja) | ||
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| US3562040A (en) | Method of uniformally and rapidly etching nichrome | |
| JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
| JPS63119242A (ja) | 基板 | |
| JP2018018992A (ja) | 金属−セラミックス回路基板およびその製造方法 | |
| JPH03179793A (ja) | セラミックス基板の表面構造およびその製造方法 | |
| JPS6040185B2 (ja) | 基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法 | |
| JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
| JPS5838505B2 (ja) | コウユウテンキンゾクソウヘノメツキホウ | |
| JPH07312474A (ja) | 電子部品の搭載構造 | |
| JPH02202073A (ja) | 電子部品 | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JPH01301866A (ja) | 窒化アルミニウム表面に金属層を形成する方法 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPH1070212A (ja) | パワーモジュール用基板 | |
| JPH01216594A (ja) | セラミック配線基板及びその製造方法 | |
| JPH0376190A (ja) | 薄膜回路基板 | |
| JP2886945B2 (ja) | 配線基板 | |
| RU1480679C (ru) | Способ сборки элементов полупроводниковых приборов и гибридных интегральных схем | |
| JPH06151618A (ja) | 半導体素子収納用パッケージ | |
| JPS6444054A (en) | Manufacture of hybrid integrated circuit substrate | |
| JPS61245555A (ja) | 半導体用端子接続構体 |