JPH02202073A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPH02202073A
JPH02202073A JP1022044A JP2204489A JPH02202073A JP H02202073 A JPH02202073 A JP H02202073A JP 1022044 A JP1022044 A JP 1022044A JP 2204489 A JP2204489 A JP 2204489A JP H02202073 A JPH02202073 A JP H02202073A
Authority
JP
Japan
Prior art keywords
glass epoxy
led
electronic component
drive
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1022044A
Other languages
English (en)
Inventor
Yukihisa Hiroyama
幸久 廣山
Masayoshi Ikeda
正義 池田
Ritsuo Yokoyama
横山 律夫
Kazuyasu Minagawa
一泰 皆川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP1022044A priority Critical patent/JPH02202073A/ja
Publication of JPH02202073A publication Critical patent/JPH02202073A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はLEDプリンターヘッドなどに用いられる電子
部品に関する。
(従来の技術) 従来のLEDプリンターヘッドなどに用いられる電子部
品には、下記に示すようなものがある。
(1)セラミック基板上に金ペーストを焼付け、エツチ
ングして回路を形成した配線板上にLED素子とドライ
ブ用IC素子を搭載した電子部品。
(2)ガラスエポキシ基板上に銅の被膜を形成し。
エツチングして回路を形成した配線板上にLED素子と
ドライブ用IC素子を搭載した電子部品。
(3)アルミニウム、コバール、42合金等の金属板の
表面にエポキシ樹脂を被覆し、その上面に鋼の被膜を形
成し、エツチングして回路を形成した配線板上にLED
素子とドライブ用IC素子を搭載した電子部品。
(発明が解決しようとする課題) 以上3通りの方法があるが、しかしながら(1)の方法
では、焼成時の寸法収縮9機械加工性等に問題があり、
また低強度であるという理由から大型基板の製造が困難
である。LED素子搭載部及びドライブ用IC素子搭載
部に隣接する電極を低抵抗にすることができず電力供給
側から離れた部分のLED輝度が低下する1回路の密着
強度が低いなどの欠点が生じ、(2)の方法では2表面
に熱伝導率の良い層がないためI、ED素子及びドライ
ブ用IC素子から発生する熱の放熱性に劣り、LED輝
度が低いという欠点が生じ、また(3)の方法では。
基板の両面を使用することが困難なため、基板寸法を小
型化することができないという欠点が生じる。
本発明は上記のような欠点のない電子部品を提供するこ
とを目的とするものである。
(課題を解決するための手段) 本発明はガラスエポキシ基板の表面にアルミナセラミッ
クスが被覆され、その上面及びガラスエポキシ基板を貫
通して設けられたスルーホール内に回路が形成され、さ
らに回路の上面にLED素子及びドライブ用IC素子を
搭載し、かつLED素子とドライブ用IC素子間をワイ
ヤーで接続してなる電子部品に関する。
なお本発明において回路を形成する材料としては、導電
性を有する材料であれば特に制限はないが9例えば無電
解鋼めっきを施した後、その上面にニッケル、金めつき
等を施すことが好ましい。
また回路を形成する方法についても特に制限はないが、
エツチング法で形成することが好ましい。
(実施例) 以下本発明の詳細な説明する。
実施例1 第1図に示すようにガラスエポキシ基板1の表面にアル
ミナセラミックスを溶射して厚さ100μmのアルミナ
セラミックスの被膜2を形成したアルミナセラミックス
被覆ガラスエポキシ基板(日立化成工業膜、商品名MC
L−CE−67)(寸法270saX 20m、厚さ0
.4m)3を得た。
この後アルミナセラミックス被覆ガラスエポキシ基板3
の任意の箇所に超硬ドリルで穴をあけてスルーホール4
を形成し、ついで無電解銅めっきを4時間行い、アルミ
ナセラミックスの被膜2の上面及びスルーホール4内に
厚さ10μmの銅の被膜を形成した。なお無電解鋼めっ
き液は、pHが124でCu5Oa ・5Hz0 10
9/ l 、エチレンジアミン・4酢酸−2ナトリウム
60g/l及びホルマリン3ml/lの組成のめつき液
を用いた。
めっき後感光性レジストフィルム(日立化成工業製、商
品名PHT−862AP−40)を前記鋼の被膜上の全
面に貼付し、さらにその上面に得られる導体回路と同形
状に透明な部分を形成したネガフィルムを貼付し、露光
してネガフィルムの透明な部分の下面に配設した感光性
レジストフィルムを硬化させた。ついでネガフィルムを
取り除き、さらに現像していない部分、詳しくは露光し
ていない部分の感光性レジストフィルムを除去し。
塩化鋼エツチング溶液でエツチングを行い導体回路とし
て不必要な部分の銅の被膜を除去した。その後濃度5%
のNaOH溶液で硬化している感光性レジストフィルム
を剥離して導体回路と同形状の銅の被膜を形成し、つい
で銅の被膜の上面に無電解ニッケルめっき(日本カニゼ
ン製、商品名S−680めっき液使用)を施し、厚さ3
μmのニッケルの被膜を形成し、さらKその上面に無電
解金めつe(EEJA(イージャー)製、商品名レクト
ロレスプレツプめっき液使用〕を施し、厚さ0.15μ
mの金の被膜を形成して第2図に示すように導体回路5
を有する配線板を得た。
次に第3図に示すように電気的及び機械的保護を必要と
する部分にソルダーレジスト(日立化成工業製、商品名
H几−500A)6を塗布し。
180℃で30分間加熱して硬化させた後、導体回路5
の上部にLED素子7及びドライブ用IC素子8を銀ペ
ースト(日立化成工業膜、商品名EN−4255)9を
用いて接着し、150℃で60分間加熱して硬化させた
。ついでLED素子7とドライブ用IC素子8間を直径
が25μmの金ワイヤ−10で接続して電子部品を得た
比較例1 ガラスエポキシ基板の表面にアルミナセラミックスの被
膜を形成しない以外は、実施例1と同様の工程を経て電
子部品を得た。
次に実施例1及び比較例1で得た電子部品について放熱
性の比較試験を行った。その試験結果を第4図に示す。
第4図から明らかなように本発明の実施例になる電子部
品は、比較例の電子部品に比較して温度の低いことがわ
かる。なお第4図において温度はドライブ用IC素子上
部の温度を示す。
(発明の効果) 本発明になる電子部品は、放熱性に優れ、かつ基板の両
面を使用することが可能なため基板寸法を小型化するこ
とができ、LED輝度の高いLEDプリンターヘッドを
提供することができ、工業的に極めて好適な電子部品で
ある。
【図面の簡単な説明】
第1図及び第2図は本発明の実施例になる電子部品の製
造作業状態を示す断面図、第3図は本発明の実施例にな
る電子部品の断面図並びに第4図は放熱性の比較試験を
示すグラフである。 符号の説明 1・・・ガラスエポキシ基板 2・・・アルミナセラミックスの被膜 3・・・アルミナセラミックス被覆ガラスエポキシ基板
4・・・スルーホール   5・・・導体回路6・・・
ソルダーレジスト  7・・・LED素子8・・・ドラ
イブ用IC素子 9・・・銀ペースト10・・・金ワイ
ヤー 代理人 弁理士 若 林 邦 彦二 手 続 補 正 書 (自発)

Claims (1)

    【特許請求の範囲】
  1. 1.ガラスエポキシ基板の表面にアルミナセラミックス
    が被覆され,その上面及びガラスエポキシ基板を貫通し
    て設けられたスルーホール内に回路が形成され,さらに
    回路の上面にLED素子及びドライブ用IC素子を搭載
    し,かつLED素子とドライブ用IC素子間をワイヤー
    で接続してなる電子部品。
JP1022044A 1989-01-31 1989-01-31 電子部品 Pending JPH02202073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1022044A JPH02202073A (ja) 1989-01-31 1989-01-31 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1022044A JPH02202073A (ja) 1989-01-31 1989-01-31 電子部品

Publications (1)

Publication Number Publication Date
JPH02202073A true JPH02202073A (ja) 1990-08-10

Family

ID=12071938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1022044A Pending JPH02202073A (ja) 1989-01-31 1989-01-31 電子部品

Country Status (1)

Country Link
JP (1) JPH02202073A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613165U (ja) * 1992-01-07 1994-02-18 スタンレー電気株式会社 発光表示器
JP2001352102A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 光半導体装置
JP2006011239A (ja) * 2004-06-29 2006-01-12 Kyocera Corp 液晶表示装置
US8203669B2 (en) 2006-07-25 2012-06-19 Kyocera Corporation Liquid crystal display device
JP2014209656A (ja) * 1996-07-29 2014-11-06 日亜化学工業株式会社 発光装置と表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613165U (ja) * 1992-01-07 1994-02-18 スタンレー電気株式会社 発光表示器
JP2014209656A (ja) * 1996-07-29 2014-11-06 日亜化学工業株式会社 発光装置と表示装置
JP2001352102A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 光半導体装置
JP2006011239A (ja) * 2004-06-29 2006-01-12 Kyocera Corp 液晶表示装置
US8203669B2 (en) 2006-07-25 2012-06-19 Kyocera Corporation Liquid crystal display device

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
CN102709439B (zh) Led陶瓷支架的制备方法
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
JPH02202073A (ja) 電子部品
EP0214628B1 (en) Process for the manufacture of substrates to interconnect electronic components and articles made by said process
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
JP2715576B2 (ja) プリント配線板の製法
JP4090151B2 (ja) パッケージ基板
TW202007241A (zh) 利用防焊限定開窗形成連接端子之電路板結構
JPH04276686A (ja) 多層金属ベース基板
JPH05235519A (ja) 配線板の製造法
JPS63119242A (ja) 基板
JP2000216546A (ja) 有底ビアホ―ルを有する積層板
JPH0426560B2 (ja)
JP2022122426A (ja) アルミニウム-セラミックス回路基板の製造方法
JPH0685434A (ja) セラミック回路基板の製造方法
JPH03161956A (ja) 半導体素子搭載用配線板及びその製造法
JPH1070365A (ja) 多層回路基板の製造方法
JPH03297159A (ja) 半導体装置
JPH10256443A (ja) パワーモジュール用ヒートシンク体
CN111356281A (zh) 一种eps控制器功率器件的散热结构及其制作方法
JPH03280451A (ja) 半導体素子搭載用配線板及びその製造法
JPH01157589A (ja) 金属ベース基板の製造方法
JPH02125728A (ja) 複合基板およびその製造方法
JPH02191396A (ja) 金属ベース基板の製造方法