JPS6040185B2 - 基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法 - Google Patents

基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法

Info

Publication number
JPS6040185B2
JPS6040185B2 JP51134015A JP13401576A JPS6040185B2 JP S6040185 B2 JPS6040185 B2 JP S6040185B2 JP 51134015 A JP51134015 A JP 51134015A JP 13401576 A JP13401576 A JP 13401576A JP S6040185 B2 JPS6040185 B2 JP S6040185B2
Authority
JP
Japan
Prior art keywords
layer
substrate
metal layer
nickel
lateral conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51134015A
Other languages
English (en)
Other versions
JPS5260583A (en
Inventor
ゲルハルト・シヤール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPS5260583A publication Critical patent/JPS5260583A/ja
Publication of JPS6040185B2 publication Critical patent/JPS6040185B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 本発明は基板上に所望の横方向導電性を有するアルミニ
ウム層、この層の上へ比較的薄いニッケル層を設け、次
に非酸化性雰囲気中で、基板とその上に設けたアルミニ
ウムの境界に液相が発生する温度以下で熱処理する、基
板に高い横方向導電性を有するロウ婆可能の金属層を製
造する方法に関する。
西ドイツ特許公報第２１４３９０６号からすでにこの種
の方法が公知であり、この方法によれば熱処理の際アル
ミニウム層およびニッケル層からアルミニウムおよびニ
ッケルよりなるロゥ綾不可能の層が形成されるので、金
属層をロゥ薮可能にするため、この層へ次に第２のニッ
ケル層を無電界メッキしなければならない。
本発明の目的な第２のニッケル層のメッキを必要としな
い前記方式の簡単な方法を得ることである。
この目的は本発明によりアルミニウム層の上に設けるニ
ッケル層の厚さ、熱処理温度および熱処理時間を、これ
ら２つの層からなる金属層の十分な接触が基板上で達成
され、同時にこの金属層のロウ酸性が維持されるように
互いに調節することによって解決される。
本発明の有利な形成によればニッケル層の厚さは０．６
〜１．０山肌、熱処理温度は４００〜４８０００とくに
４７５００、熱処理時間は１０〜２０分とくに１５分で
ある。アルミニウム層の厚さはこの場合３〜１０一肌で
あるｄアルミニウム層の上に直接ニッケル層を設ける場
合、一般には熱処理または長期間の後に２つの層の間の
界面に金属間化合物が形成され、それによって２つの層
の機械的付着力が低下し、かつロゥ性が失われると考え
られている。
本発明はこの金属間化合物の形成を２層界面のごく狭い
範囲に制限する場合、逆に２層の結合が改善される事実
の認識に基く。それゆえ本発明によれば金属間化合物の
形成を避ける中間層の必要なしに、熱処理によりこの金
属間化合物を形成させる。その際金属間化合物の形成を
２層界面のみに制限するため前記アルミニウム層および
ニッケル層の層厚、熱処理温度および時間を厳守するこ
とが重要である。この熱処理により界面に発生する金属
間化合物により層間の付着および機械的結合が改善され
、同時にアルミニウム層と基板の電気的および機械的接
触も改善され、それにもかかわらずニッケル層の良好な
ロウ薮性が維持される。さらに熱処理により金属間化合
物の形成を促進した場合、糸を室温に冷却した後この反
応は停止し、長期にわたって安定であることが明らかに
なつた。
次に本発明を図面により説明する。
第１〜４図によりモノリシックダーリントン増幅器は２
つのｎｐｎ領域を含む。
ｎ−シリコンの１つの半導体板１へ２つのｐ型ベース領
域２および３、このベース領域へそれぞれ１つのｎ型ェ
ミッタ領域４および５が拡散により設けられている。こ
の方法により基板１に共通のコレクタ１′を有する２つ
のトランジスタすなわち領域１′，２および４によって
形成される第１トランジスタＴ，と、領域１′，３およ
び５によって形成される第２トランジスタＴ２が発生す
る。これら２つのトランジスタＴ，およびＴ２がダーリ
ントン回路内で互いに結合されなければならない。その
ため第１トランジスタＴ，がダーリントン増幅器のドラ
イバトランジスタ、第２トランジスタＴ２がパワートラ
ンジスタを形成するとすれば、第１トランジスタＴ，の
ヱミッタ領域４と第２トランジスタＴ２のベース領域３
の間に導電結合が必要である。この導電結合は第１トラ
ンジスタＴ．のェミッタ領域４から２酸化ケイ素層６を
介して第２トランジスタＴ２のベース領域３へ拡がる金
属層によって形成することができる。さらに第１トラン
ジスタＴ，のベース領域２、第２トランジスタＴ２のェ
ミッタ領域５および２つのトランジスタＴ，，Ｔ２の共
通のコレクタ領域１′にそれぞれ外部接続のための金属
層が必要である。これらの金属層は次のとおり製造され
る：シリコン板１へすでにベース領域２，３およびェミ
ツタ領域４，５が拡散しているものとする。
さらにシリコン板１はｐｎ接合の保護のため連続的２酸
化ケイ素層６で蔽われているものとする。写真平版法に
より第１図に示すようにこの２酸化ケイ素層６へ接点窓
２′，３′，４′および５′がエッチされる。ホトレジ
ストを除去した後この板を注意深く洗浄および乾燥する
。次に板の両面に１０‐６〜１０‐５トルの高真空中で
連続的アルミニウム層７、続いて真空を中断せずに連続
的ニッケル層８を蒸着させる。
アルミニウム層７の厚さは板の上面で７〜ｌｏＡｍであ
る。ニッケル層８の厚さは０．６〜１．０ム肌である。
半導体下面のアルミニウム層７の厚さは横方向導電性の
要求が少ないので上面より薄くてよい。しかし脆い接触
を避けるため３山肌より薄くてはならない。第２図はア
ルミニウム層７を蒸着した後のシリコン板１、第３図は
ニッケル層８を蒸着した後のシリコン板を示す。
半導体板上面の層７および８よりなる金属層から写真平
版法により必要でない位置を除去する。
金属層７，８の除去しない範囲をホトレジス夕よりなる
図示されていないマスクで蔽った後、半導体板を主とし
てリン酸、その他に硝酸および水を含む混合物に浸簿す
る。この場合処理温度はとくに５０〜７０００である。
金属層７，８のホトレジストマスクによって蔽われてい
ない範囲はエッチされる。金属層７，８のその際残った
部分を有する板が第４図に示される。ホトレジストを除
去した後、板を徹底洗浄し、乾燥し「次に４７５００の
温度で非酸化性ガス下に１５分間熱処理する。
次に板を公知法により切断することができる。
個々の素子のニッケル表面に軟ロゥで接続電極を設置す
ることができる。この場合ニッケル表面は半導体技術に
常用のロゥ姿法でとくに鉛および（または）スズよりな
る軟ロウによりよくぬらされる。しかし板の分割前に浸
済または流延法により欧ロウ層をニッケル表面を設ける
ことも可能である。
セラミック基板の場合シリコン半導体素子の場合と同じ
方法パラメータを選ぶことができる。
【図面の簡単な説明】
第１図〜第４図はプレーナ技術で形成したダーリントン
増幅器において、本発明により基板への金属層を設ける
各過程を示す縦断面図であり、第１図は基板表面の１部
の２酸化ケイ素層を除去した図、第２図はこれにアルミ
ニュム層を設けた図、第３図はこれにニッケル層を設け
た図、第４図はこれから所要部の金属層を除去した図で
ある。 １・・・・・・半導体板、１′・・・・・・コレク夕、
２，３・・・…ｐ型ベース、４．５……ｎ型ェミッ夕、
６……２酸化ケイ素層、７・・・・・・アルミニウム層
、８・・・・・・ニッケル層。 Ｆ■ Ｆｉ平 Ｆ鶴．３ Ｆｉｇ・ム．

Claims (1)

    【特許請求の範囲】
  1. １ 適当な機械的および電気的接触を達成するためアル
    ミニウム層を熱処理し、ロウ接性を与えるためニツケル
    層を備える、基板に高い横方向導電性を有するロウ接可
    能の金属層を製造する方法において、 基板１へ厚さ３
    〜１０μｍのアルミニウム層７を被覆し、 アルミニウ
    ム層被覆の際に確立した真空を中断せずに、アルミニウ
    ム層７の上に厚さ０．６〜１．０μｍのニツケル層８を
    被覆し、 ニツケル層の被覆後、基板および被覆層を４
    ００〜４８０℃の温度で２０分以内の時間熱処理するこ
    とを特徴とする基板に高い横方向導電性を有するロウ接
    可能の金属層を製造する方法。
JP51134015A 1975-11-11 1976-11-08 基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法 Expired JPS6040185B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19752550512 DE2550512A1 (de) 1975-11-11 1975-11-11 Verfahren zur herstellung einer metallisierung auf einem substrat
DE2550512.8 1975-11-11

Publications (2)

Publication Number Publication Date
JPS5260583A JPS5260583A (en) 1977-05-19
JPS6040185B2 true JPS6040185B2 (ja) 1985-09-10

Family

ID=5961412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51134015A Expired JPS6040185B2 (ja) 1975-11-11 1976-11-08 基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法

Country Status (6)

Country Link
US (1) US4132813A (ja)
JP (1) JPS6040185B2 (ja)
DE (1) DE2550512A1 (ja)
FR (1) FR2331885A1 (ja)
GB (1) GB1537298A (ja)
NL (1) NL7612483A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
US6506672B1 (en) * 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
US20060186180A1 (en) * 2005-02-24 2006-08-24 Northrop Grumman Corporation Accurate relative alignment and epoxy-free attachment of optical elements
KR100672810B1 (ko) * 2005-07-06 2007-01-22 썬텍 주식회사 면상 발열체 제조방법 및 그에 의하여 제조된 면상 발열체
DE102005044510B4 (de) * 2005-09-16 2011-03-17 Infineon Technologies Ag Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode
US8354692B2 (en) * 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479736A (en) * 1966-08-31 1969-11-25 Hitachi Ltd Method of making a semiconductor device
US3579375A (en) * 1968-10-18 1971-05-18 Rca Corp Method of making ohmic contact to semiconductor devices
US3633269A (en) * 1969-06-24 1972-01-11 Telefunken Patent Method of making contact to semiconductor devices
US3806361A (en) * 1972-01-24 1974-04-23 Motorola Inc Method of making electrical contacts for and passivating a semiconductor device
US3967296A (en) * 1972-10-12 1976-06-29 General Electric Company Semiconductor devices
US3922385A (en) * 1973-07-02 1975-11-25 Gen Motors Corp Solderable multilayer contact for silicon semiconductor
DE2340423A1 (de) * 1973-08-09 1975-02-20 Siemens Ag Weichgeloetete kontaktanordnung
US3965279A (en) * 1974-09-03 1976-06-22 Bell Telephone Laboratories, Incorporated Ohmic contacts for group III-V n-type semiconductors

Also Published As

Publication number Publication date
NL7612483A (nl) 1977-05-13
DE2550512A1 (de) 1977-05-12
JPS5260583A (en) 1977-05-19
GB1537298A (en) 1978-12-29
FR2331885B1 (ja) 1983-01-14
FR2331885A1 (fr) 1977-06-10
US4132813A (en) 1979-01-02

Similar Documents

Publication Publication Date Title
US4188438A (en) Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
US3632436A (en) Contact system for semiconductor devices
JPS644668B2 (ja)
US3772575A (en) High heat dissipation solder-reflow flip chip transistor
JPS6040185B2 (ja) 基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法
US3672984A (en) Method of forming the electrode of a semiconductor device
JP2915433B2 (ja) 半導体集積回路装置
US3823469A (en) High heat dissipation solder-reflow flip chip transistor
US3638304A (en) Semiconductive chip attachment method
JPS63119242A (ja) 基板
JPS592175B2 (ja) 半導体装置
JPS60150636A (ja) 電力用半導体素子のための接点電極
JPS59189625A (ja) 半導体装置の製造方法
JPS6353693B2 (ja)
US3729818A (en) Semiconductive chip attachment means
JPS5812450Y2 (ja) 半導体装置
JPS5817625A (ja) 半導体装置の製造方法
JPH0536754A (ja) 半導体装置
JPH0693466B2 (ja) シリコン半導体装置の製造方法
JP2695804B2 (ja) バンプを有する基板素子の製造方法
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
RU1480679C (ru) Способ сборки элементов полупроводниковых приборов и гибридных интегральных схем
JPH0222989Y2 (ja)
JPS5917860B2 (ja) 半導体装置の製造方法
JPS5849023B2 (ja) 半導体装置の製法