JP2695804B2 - バンプを有する基板素子の製造方法 - Google Patents
バンプを有する基板素子の製造方法Info
- Publication number
- JP2695804B2 JP2695804B2 JP62317568A JP31756887A JP2695804B2 JP 2695804 B2 JP2695804 B2 JP 2695804B2 JP 62317568 A JP62317568 A JP 62317568A JP 31756887 A JP31756887 A JP 31756887A JP 2695804 B2 JP2695804 B2 JP 2695804B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- electrodes
- bonding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は集積回路等に好適するバンプを有する基板素
子の製造方法に関する。 （従来の技術） 集積回路やこれに類似する回路素子は高密度に並べら
れた多数の回路部品、電極等に一枚の基板上に夫々規制
して配置して作られている。この素子の特徴は小さい基
板で集積度の高い回路が構成されていることであるが、
内部における各回路同志は、写真製版等の手段で効果的
に接続できるけれども他の素子との接続に関しては一般
的にリードフレームと呼称される端子を介して接続され
る。 従って上記回路とリードフレームの端子とは第４図に
示すように基板41に多数形成された電極42に活性化層43
を介してバンプ44が接続されているのが普通である。 ところで、上記リードフレームの端子45に対するバン
プ44はリードフレームの端子45との接合、あるいはバン
プと電極との接合を電気的及び機械的に完全な接合をし
なければならない。 しかしながら、従来においては、しばしば問題が生ず
る場合がある。例えばバンプと電極との接着が不完全の
ために、この部分の接触不良が発生したり、あるいはバ
ンプの形成が出来なかったり（電極にメッキ等の手段で
バンプを接着形成する）する。一方出来たバンプにリー
ドフレームの端子45を接続する場合にボンデング技術を
用いることが多いが、このボンディングによる機械的衝
撃が電極42及び基板41にまで及ぶ場合があり、これの発
生の主たる原因はバンプの肉の量がボンディングに対し
て十分であってしかも規制された形状に形成されていな
いからである。 （発明が解決しようとする問題点） 本発明は上記従来の欠点を除去するためにバンプと電
極との接着部（面）に工夫したものである。 すなわち、電極の一部であるバンプ接合部を対応する
バンプ金属材に対するぬれ効果を最大限に発揮出来るよ
うに拡散層を形成することによってこの部分に接合する
（メッキ手段）金属の接着を容易にする。この接着の容
易性が向上すると接着金属のバンプ形状が整って来る
し、多数あるバンプ全体の形状が揃って均一になるとい
う特徴を巧みに利用したものである。このようにすると
夫々のバンプの量（肉厚、巾）が一定に容易に規制する
ことが可能となるのでボンディングに必要な肉厚（量）
を能率よく形成でき、電極や基板への影響をほとんどな
くすことが可能となった。 〔発明の構成〕 （問題を解決するための手段と作用） 本発明は、上記の様に電極の一部を拡散して作った拡
散活性化層を形成することを特徴とするものである。 この拡散活性化層の厚さは約50Å〜１μｍまでの間で
形成することが出来る。50Å以下ではバンプのぬれが十
分ではなく５〜10％の不良品が出る、しかし50Åを越え
ると不思議と不良品がほとんど皆無となる。しかし最良
範囲は約100Å〜1000Åとすることも解明されている。
例えばバンプ材料として比較的高い温度で溶融する半田
を用いる場合は高温のため拡散活性化層との反応が早い
ので１μｍと厚くすることが望ましい。 従ってバンプの材料によって拡散活性化層を調整する
ことが必要である。 また、拡散活性化層を形成する際に、Pdを電極表面に
メッキあるいは蒸着時で被着してから加熱してPdとAlと
を拡散するものであるが、この温度は約200〜1000℃の
範囲で調整すればよい。この加熱温度の調整は電極が形
成されている基板の材料によって決定すればよい。なお
最良温度は300℃〜600℃で行なわれる。上記Pdの電極表
面へのメッキに関してはPdのパッシベーション膜への不
所望な付着が生ずる場合にはこれの抑制剤を用いて抑制
する。このようにすれば正確な模様の電極の拡散活性化
層を形成することが可能である。 更にPdに代えてZnで拡散し、拡散活性化層を形成して
もよい。一方半田材料としてPb−In,Sm−Zn,Bi−In,Pb
−Sn系を用いるとよい。 この拡散活性化層は極めて便利なものでまずその作用
としては、バンプ金属との接合を極めて容易にすること
を主とするが、この他に、この電極部表面のみぬれ性が
極めて良好になってバンプ金属がこの部分に集中して接
着（蒸着、付着）するのでパターン切れが向上するか
ら、隣接する電極（電極同志）との間隔を狭く出来るの
で微細なパターン形成に好適であるという他の効果も兼
ね備えている。 また、従来のようにバンプと電極とを他の金属による
特別な活性層43を形成することが不要となるのでその分
だけ、材料及び工程が少なくてすみ安価なバンプを有す
る基板素子の製造方法を提供することが可能である。 （実施例） （１）第１図は本発明のバンプを有する基板素子の要部
を断面して示すもので、表面に絶縁物２を被着したSiO2
製の基板１と、この基板１の絶縁物２の上には夫々所定
の間隔を持たせたAlを主成分とする多数の電極４と、こ
れ等電極間には窒化シリコンより成るパッシベーション
膜３が形成されている。 上記電極４はその大部分がAlを主成分とするAl−Si−
Cu合金で形成されているがその一部である後述するバン
プとの接着面には、第２図に示すようにPd−Alの拡散活
性層６が形成されている。この電極４の上にはPd−Sn系
合金半田より成る厚さ約25μｍのバンプ５を形成してバ
ンプを有する基板素子10を構成して成る。 （２）基板１の上に絶縁物２を形成し、この上の一部に
Zn及びAlの拡散活性化層６を有する多数の電極４を形成
し、この電極４を隔離するためのパッシベーション膜３
を設ける。上記各電極４の拡散活性化層６の表面に接着
されたSn−Zn系半田より成る厚さ約30μｍのバンプ５を
形成してバンプを有する基板素子10を構成して成る。上
記各実施例においては拡散活性化層６の作用により、バ
ンプとの接合が極めてよく電極上に形成される多数のバ
ンプが極めて均一な量、すなわちバンプの高さをボンデ
ィング時に好適な25μｍ〜30μｍの範囲に完全に納める
ことが出来た。 上記ボンディングは各電極と各リードフレーム端子と
で行なわれるがこれが完全となり、多数の各チップ（１
チップは64個の80μｍ四方の電極を有するもの）毎の接
続不良は完全になくなり、しかもボンディング時の機械
的衝撃による電極及び基板のクラックもなくなたことが
確認された。 （３）通常のウェハプロセスにより形成された電極及び
パッシベーション膜等の形成を行った基板から成るチッ
プの多数の同一板上に形成したシリコンウエハ11を用意
した。（第３図） 上記電極はスパッタリング装置により形成された膜厚
約１μｍのAl−２％Si−２％Cuからなり、またパッシベ
ーション膜としては窒化シリコン膜が用いられている。
そしてシリコンウェハ11に形成された各チップには80μ
ｍ口型の上記電極（コンタクトバッド）がそれぞれ64個
形成されている。（なお、このシリコンウェハ11につい
てはブレードダイシングを行なっていない。）このよう
に形成された多数のチップを有するシリコンウエハ11を メタけい酸ナトリウム 12g/ 三りん酸ナトリウム 13g/ 炭酸ナトリウム 6g/ 界面活性剤 2g/ より成る脱脂溶剤で脱脂した後水洗いをし、次にPdCl2
−1g、HCl−10CC,H2O−9.54の溶液に浸漬して上記各
電極表面に約2000ÅのPd層を形成した。 そして更にPd層は電極約450℃の温度に保持した水素
雰囲気中で約20分間加熱し、表面に接着されているPdと
電極の主要材であるAlとを拡散せしめて約600Åの拡散
活性化層を形成した。 このシリコンウェハ11の電極の拡散活性化層上に、第
３図に示すような超音波半田づけ装置を用いて半田バン
プを形成した。第２図において、半田槽21内には半田の
還流路22が形成され、溶融半田23が収容されている。こ
の溶融半田23は図示しないモータにより回転される撹拌
棒24により還流路22内を通って液面より上に噴出して還
流する。前記シリコンウェハ11は裏面に高温用の接着テ
ープを貼付し、更に図示しないガラス板に接着した状態
で縦にして、噴出している溶融半田23に浸漬（ティッ
プ）される。そして、シリコンウェハ11近傍の溶融半田
23中に超音波振動子25を挿入して溶融半田23に超音波を
印加する。 なお、半田としては40Pb−Sn−5Agの半田を使用し、
半田槽温度を300℃に維持した。また、超音波振動子25
により溶融半田23に周波数20KHz、出力15Wの超音波を印
加し、シリコンウェハ11のディップ時間は10秒間とし
た。この半田づけ操作中、周囲に窒素ガスを100／分
の流量で流し、電極の一部に形成されている拡散活性化
層のAl−Pdの半田を構成するSnの酸化を防止した。 このようにして電極の拡散活性層の上には約25μｍの
均一なバンプ５を形成した。（第１図参照）なお上記で
は半田溶液中に超音波を印加してバンプ形成を行った
が、上記Pd−Alの拡散処理後直ちに継続して半田溶液中
に浸漬してバンプ形成を行えば上記シリコンウェハをわ
ずかに振動させるのみで超音波のそれと同等の品質でバ
ンプ形成が可能となり、 次に上記で形成したバンプを有するチップをシリコン
ウェハから夫々切断し、多数のパンプを有する基板素子
（チップ）を形成した。 これを確認するために、上記64個のバンプに同数の端
子を有するリードフレームを用意し、この端子と上記バ
ンプとの位置合せを行った後に、約170℃温度で加熱溶
着（ボンディング）を行ったところ良結果が得られた。 〔発明の効果〕 上記した様に本発明バンプを有する基板素子の製造方
法はバンプと電極との溶着を極めて容易にし、バンプの
形状、高さ等の規制が極めて良く所定形状のバンプを形
成出来ると共に電極の微細化にも有利となった。また、
ワイヤレスボンディングに対してもその特徴が十分に発
揮することが可能であり、溶着の信頼性が向上できる。 バンプは電極に直接接着出来るのでその製造が容易と
なり、総合的に安価になるという利点がある。よって量
産に好適で産業上の実用的効果が大である。
子の製造方法に関する。 （従来の技術） 集積回路やこれに類似する回路素子は高密度に並べら
れた多数の回路部品、電極等に一枚の基板上に夫々規制
して配置して作られている。この素子の特徴は小さい基
板で集積度の高い回路が構成されていることであるが、
内部における各回路同志は、写真製版等の手段で効果的
に接続できるけれども他の素子との接続に関しては一般
的にリードフレームと呼称される端子を介して接続され
る。 従って上記回路とリードフレームの端子とは第４図に
示すように基板41に多数形成された電極42に活性化層43
を介してバンプ44が接続されているのが普通である。 ところで、上記リードフレームの端子45に対するバン
プ44はリードフレームの端子45との接合、あるいはバン
プと電極との接合を電気的及び機械的に完全な接合をし
なければならない。 しかしながら、従来においては、しばしば問題が生ず
る場合がある。例えばバンプと電極との接着が不完全の
ために、この部分の接触不良が発生したり、あるいはバ
ンプの形成が出来なかったり（電極にメッキ等の手段で
バンプを接着形成する）する。一方出来たバンプにリー
ドフレームの端子45を接続する場合にボンデング技術を
用いることが多いが、このボンディングによる機械的衝
撃が電極42及び基板41にまで及ぶ場合があり、これの発
生の主たる原因はバンプの肉の量がボンディングに対し
て十分であってしかも規制された形状に形成されていな
いからである。 （発明が解決しようとする問題点） 本発明は上記従来の欠点を除去するためにバンプと電
極との接着部（面）に工夫したものである。 すなわち、電極の一部であるバンプ接合部を対応する
バンプ金属材に対するぬれ効果を最大限に発揮出来るよ
うに拡散層を形成することによってこの部分に接合する
（メッキ手段）金属の接着を容易にする。この接着の容
易性が向上すると接着金属のバンプ形状が整って来る
し、多数あるバンプ全体の形状が揃って均一になるとい
う特徴を巧みに利用したものである。このようにすると
夫々のバンプの量（肉厚、巾）が一定に容易に規制する
ことが可能となるのでボンディングに必要な肉厚（量）
を能率よく形成でき、電極や基板への影響をほとんどな
くすことが可能となった。 〔発明の構成〕 （問題を解決するための手段と作用） 本発明は、上記の様に電極の一部を拡散して作った拡
散活性化層を形成することを特徴とするものである。 この拡散活性化層の厚さは約50Å〜１μｍまでの間で
形成することが出来る。50Å以下ではバンプのぬれが十
分ではなく５〜10％の不良品が出る、しかし50Åを越え
ると不思議と不良品がほとんど皆無となる。しかし最良
範囲は約100Å〜1000Åとすることも解明されている。
例えばバンプ材料として比較的高い温度で溶融する半田
を用いる場合は高温のため拡散活性化層との反応が早い
ので１μｍと厚くすることが望ましい。 従ってバンプの材料によって拡散活性化層を調整する
ことが必要である。 また、拡散活性化層を形成する際に、Pdを電極表面に
メッキあるいは蒸着時で被着してから加熱してPdとAlと
を拡散するものであるが、この温度は約200〜1000℃の
範囲で調整すればよい。この加熱温度の調整は電極が形
成されている基板の材料によって決定すればよい。なお
最良温度は300℃〜600℃で行なわれる。上記Pdの電極表
面へのメッキに関してはPdのパッシベーション膜への不
所望な付着が生ずる場合にはこれの抑制剤を用いて抑制
する。このようにすれば正確な模様の電極の拡散活性化
層を形成することが可能である。 更にPdに代えてZnで拡散し、拡散活性化層を形成して
もよい。一方半田材料としてPb−In,Sm−Zn,Bi−In,Pb
−Sn系を用いるとよい。 この拡散活性化層は極めて便利なものでまずその作用
としては、バンプ金属との接合を極めて容易にすること
を主とするが、この他に、この電極部表面のみぬれ性が
極めて良好になってバンプ金属がこの部分に集中して接
着（蒸着、付着）するのでパターン切れが向上するか
ら、隣接する電極（電極同志）との間隔を狭く出来るの
で微細なパターン形成に好適であるという他の効果も兼
ね備えている。 また、従来のようにバンプと電極とを他の金属による
特別な活性層43を形成することが不要となるのでその分
だけ、材料及び工程が少なくてすみ安価なバンプを有す
る基板素子の製造方法を提供することが可能である。 （実施例） （１）第１図は本発明のバンプを有する基板素子の要部
を断面して示すもので、表面に絶縁物２を被着したSiO2
製の基板１と、この基板１の絶縁物２の上には夫々所定
の間隔を持たせたAlを主成分とする多数の電極４と、こ
れ等電極間には窒化シリコンより成るパッシベーション
膜３が形成されている。 上記電極４はその大部分がAlを主成分とするAl−Si−
Cu合金で形成されているがその一部である後述するバン
プとの接着面には、第２図に示すようにPd−Alの拡散活
性層６が形成されている。この電極４の上にはPd−Sn系
合金半田より成る厚さ約25μｍのバンプ５を形成してバ
ンプを有する基板素子10を構成して成る。 （２）基板１の上に絶縁物２を形成し、この上の一部に
Zn及びAlの拡散活性化層６を有する多数の電極４を形成
し、この電極４を隔離するためのパッシベーション膜３
を設ける。上記各電極４の拡散活性化層６の表面に接着
されたSn−Zn系半田より成る厚さ約30μｍのバンプ５を
形成してバンプを有する基板素子10を構成して成る。上
記各実施例においては拡散活性化層６の作用により、バ
ンプとの接合が極めてよく電極上に形成される多数のバ
ンプが極めて均一な量、すなわちバンプの高さをボンデ
ィング時に好適な25μｍ〜30μｍの範囲に完全に納める
ことが出来た。 上記ボンディングは各電極と各リードフレーム端子と
で行なわれるがこれが完全となり、多数の各チップ（１
チップは64個の80μｍ四方の電極を有するもの）毎の接
続不良は完全になくなり、しかもボンディング時の機械
的衝撃による電極及び基板のクラックもなくなたことが
確認された。 （３）通常のウェハプロセスにより形成された電極及び
パッシベーション膜等の形成を行った基板から成るチッ
プの多数の同一板上に形成したシリコンウエハ11を用意
した。（第３図） 上記電極はスパッタリング装置により形成された膜厚
約１μｍのAl−２％Si−２％Cuからなり、またパッシベ
ーション膜としては窒化シリコン膜が用いられている。
そしてシリコンウェハ11に形成された各チップには80μ
ｍ口型の上記電極（コンタクトバッド）がそれぞれ64個
形成されている。（なお、このシリコンウェハ11につい
てはブレードダイシングを行なっていない。）このよう
に形成された多数のチップを有するシリコンウエハ11を メタけい酸ナトリウム 12g/ 三りん酸ナトリウム 13g/ 炭酸ナトリウム 6g/ 界面活性剤 2g/ より成る脱脂溶剤で脱脂した後水洗いをし、次にPdCl2
−1g、HCl−10CC,H2O−9.54の溶液に浸漬して上記各
電極表面に約2000ÅのPd層を形成した。 そして更にPd層は電極約450℃の温度に保持した水素
雰囲気中で約20分間加熱し、表面に接着されているPdと
電極の主要材であるAlとを拡散せしめて約600Åの拡散
活性化層を形成した。 このシリコンウェハ11の電極の拡散活性化層上に、第
３図に示すような超音波半田づけ装置を用いて半田バン
プを形成した。第２図において、半田槽21内には半田の
還流路22が形成され、溶融半田23が収容されている。こ
の溶融半田23は図示しないモータにより回転される撹拌
棒24により還流路22内を通って液面より上に噴出して還
流する。前記シリコンウェハ11は裏面に高温用の接着テ
ープを貼付し、更に図示しないガラス板に接着した状態
で縦にして、噴出している溶融半田23に浸漬（ティッ
プ）される。そして、シリコンウェハ11近傍の溶融半田
23中に超音波振動子25を挿入して溶融半田23に超音波を
印加する。 なお、半田としては40Pb−Sn−5Agの半田を使用し、
半田槽温度を300℃に維持した。また、超音波振動子25
により溶融半田23に周波数20KHz、出力15Wの超音波を印
加し、シリコンウェハ11のディップ時間は10秒間とし
た。この半田づけ操作中、周囲に窒素ガスを100／分
の流量で流し、電極の一部に形成されている拡散活性化
層のAl−Pdの半田を構成するSnの酸化を防止した。 このようにして電極の拡散活性層の上には約25μｍの
均一なバンプ５を形成した。（第１図参照）なお上記で
は半田溶液中に超音波を印加してバンプ形成を行った
が、上記Pd−Alの拡散処理後直ちに継続して半田溶液中
に浸漬してバンプ形成を行えば上記シリコンウェハをわ
ずかに振動させるのみで超音波のそれと同等の品質でバ
ンプ形成が可能となり、 次に上記で形成したバンプを有するチップをシリコン
ウェハから夫々切断し、多数のパンプを有する基板素子
（チップ）を形成した。 これを確認するために、上記64個のバンプに同数の端
子を有するリードフレームを用意し、この端子と上記バ
ンプとの位置合せを行った後に、約170℃温度で加熱溶
着（ボンディング）を行ったところ良結果が得られた。 〔発明の効果〕 上記した様に本発明バンプを有する基板素子の製造方
法はバンプと電極との溶着を極めて容易にし、バンプの
形状、高さ等の規制が極めて良く所定形状のバンプを形
成出来ると共に電極の微細化にも有利となった。また、
ワイヤレスボンディングに対してもその特徴が十分に発
揮することが可能であり、溶着の信頼性が向上できる。 バンプは電極に直接接着出来るのでその製造が容易と
なり、総合的に安価になるという利点がある。よって量
産に好適で産業上の実用的効果が大である。
【図面の簡単な説明】
第１図は本発明バンプを有する基板素子の一部を示す断
面図、第２図はその要部拡大図、第３図及び第４図は本
発明バンプを有する基板素子の製造方法の一部（バンプ
を形成する際）を説明するための説明図である。 ４……電極、６……拡散活性化層
面図、第２図はその要部拡大図、第３図及び第４図は本
発明バンプを有する基板素子の製造方法の一部（バンプ
を形成する際）を説明するための説明図である。 ４……電極、６……拡散活性化層
Claims (1)
- (57)【特許請求の範囲】 １．基板の一部に電極を形成しパッシベーション膜を被
着する工程と、前記電極上に活性金属を付着させる工程
と、200℃〜1000℃で加熱して電極金属と活性金属とを
拡散せしめ、この部分に拡散活性化層を形成する工程
と、前記拡散活性化層表面にバンプを形成する工程とを
有することを特徴とするバンプを有する基板素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317568A JP2695804B2 (ja) | 1987-12-17 | 1987-12-17 | バンプを有する基板素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317568A JP2695804B2 (ja) | 1987-12-17 | 1987-12-17 | バンプを有する基板素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160040A JPH01160040A (ja) | 1989-06-22 |
| JP2695804B2 true JP2695804B2 (ja) | 1998-01-14 |
Family
ID=18089702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62317568A Expired - Fee Related JP2695804B2 (ja) | 1987-12-17 | 1987-12-17 | バンプを有する基板素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695804B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443086B2 (ja) * | 1971-10-13 | 1979-12-18 | ||
| JPS5768052A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor device |
| JPS5790963A (en) * | 1980-11-27 | 1982-06-05 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1987
- 1987-12-17 JP JP62317568A patent/JP2695804B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160040A (ja) | 1989-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5906312A (en) | Solder bump for flip chip assembly and method of its fabrication | |
| US4763829A (en) | Soldering of electronic components | |
| JP4629667B2 (ja) | 活性化プレートを用いる集積回路の無電解及び浸漬メッキ | |
| US20070008051A1 (en) | Electronic component and manufacturing method thereof | |
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| US7045389B1 (en) | Method for fabricating a semiconductor devices provided with low melting point metal bumps | |
| JP2695804B2 (ja) | バンプを有する基板素子の製造方法 | |
| JP2012190939A (ja) | 半導体装置およびその製造方法 | |
| JP3931749B2 (ja) | 突起電極を有する半導体装置の製造方法 | |
| JPH05315731A (ja) | 配線基板の接続パッドの製造方法 | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JPH07183304A (ja) | 半導体装置の製造方法 | |
| JPH09186161A (ja) | 半導体装置のはんだバンプ形成方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3748419B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JP2886945B2 (ja) | 配線基板 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPH06120226A (ja) | 半導体素子の電極構造 | |
| JPS62204547A (ja) | はんだバンプの形成方法 | |
| JPH06112207A (ja) | 半田バンプを持つ集積回路チップ及びその製造方法 | |
| JPH0469427B2 (ja) | ||
| JPH01184851A (ja) | バンプを有する基板素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |