JPS62204547A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS62204547A
JPS62204547A JP61046609A JP4660986A JPS62204547A JP S62204547 A JPS62204547 A JP S62204547A JP 61046609 A JP61046609 A JP 61046609A JP 4660986 A JP4660986 A JP 4660986A JP S62204547 A JPS62204547 A JP S62204547A
Authority
JP
Japan
Prior art keywords
solder
electrode
silicon wafer
substrate
ultrasonic waves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61046609A
Other languages
English (en)
Other versions
JPH0727905B2 (ja
Inventor
Michihiko Inaba
道彦 稲葉
Tatsuya Hatanaka
畠中 達也
Nobuo Iwase
岩瀬 暢男
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61046609A priority Critical patent/JPH0727905B2/ja
Publication of JPS62204547A publication Critical patent/JPS62204547A/ja
Publication of JPH0727905B2 publication Critical patent/JPH0727905B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップのffi[cとリードフレ
ームのリード端子とを接続するものである。この技術は
、接続数が少ない場合には十分対応できるが、素子の高
集積化に伴い、電極の寸法が100−口取下となり、か
つa回度となるにつれ、特に信頼性の点で問題が多くな
る。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス。
セラミックス基板上の電極とを一括してボンディングす
るものであり、素子の高集積化に対応して信頼性を確保
するために実用化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメ−ティラドボンディング方式(TAB方式)
、フリップチップ方式あるいはCCB方式等が知られて
おり、これらの方式では通常半導体チップの電極上にバ
ンプを形成する。
このバンプとしては、従来から安価なPb−8nはんだ
が検討されている。
従来、半導体チップの電極上に形成されるpb−3nは
んだからなるバンプは、第7図に示すようなものである
。第7図において、シリコン基板1上には酸化シリコン
膜等の絶縁膜2を介してA2又はAλ合金簀からなる電
極3がパターニングされて形成され、全面に窒化シリコ
ンIII等のパッシベーション躾4を被覆したl餐、電
極3上のパッシベーションII 4を選択的にエツチン
グして電極3を露出させている。露出した電極3上には
Cr、Ni、Mo、Cu、Au%AQ等からなる下地金
属5が形成されている。更に、下地金属5上にははんだ
バンプ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、種々の組合わせが
検討されている。
ところで、はんだバンプ6は通常メッキ又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエツチングに
より除去し、電極部が開孔しためつきレジストを被覆し
、電極上の下地金属上にのみはんだめっきを行ない、め
っきレジスト及び下地金属の不要部分をエツチングする
という工程がとられる。ところが、このような方法は金
バンプの形成の場合には問題がないが、はんだバンプの
形成に適用しようとすると、はんだの耐薬品性がよくな
いため下地金属をエツチングする際、はんだもエツチン
グ液に侵されるという欠点がある。
したがって、Sn、Pbを順次めっきし、下地金属のエ
ツチング後に加熱して合金化するという方法がとられる
また、蒸着による方法では、例えばin孔あけ工程が終
了した後、電極上の自然酸化膜を反応性イオンエツチン
グにより除去し、全面に1〜3層の下地金属を蒸暑し、
バターニングし、更に7!IL極上の下地金属上のみが
開孔したレジストを?!!ilした後、はんだを蒸着し
、レジスト除去とともに不要部分のはんだを除去すると
いう工程がとられる。
しかし、蒸着法を用いる場合、はんだ中のPbとSnと
の蒸気圧が異なるため、共品紺成をもつはんだバンプを
形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
I!極部以外の部分にはんだがめつきあるいは蒸着され
ないようにマスクを形成しなければならない等、工程の
煩雑化につながる基本的な問題点がある。
このため、超音波を利用したはんだづけによりAl21
!極上にバンプを形成する方法が提案されている(特開
昭53−89368>。しかし、この方法で用いられて
いるはんだはSn、ZnSMo、Bi、Sbを基準成分
とするため、A2電極以外の部分にも付着してしまうし
、バンプの高さも低いという欠点がある。
(発明が解決しようとする問題点) 本発明上記問題点を解消するためになされたものであり
、電極上に下地金属を設けることなく、直接はんだバン
プを形成することができ、工程を簡略化できる方法を提
供することを目的とする乙のである。
[発明の構成] (問題点を解決するための手段と作用)本発明のはんだ
バンプの形成方法は、基板を被覆する絶縁膜から電極を
露出させ、少なくとも電極部の表面に油又は界面活性剤
を接触させた後、少なくとも電極部に溶融はんだを接触
させて該溶融はんだに超音波を印加し、電極表面の自然
酸化膜を破壊するとともに電極との合金化により選択的
にはんだを付着させることを特徴とするもので必る。
本発明の作用を原理的に説明すると、以下のようになる
。すなわち、電極部に接触した溶融はんだに超音波を印
加すると、超音波エネルギーにより溶融はんだ中に金鷺
蒸気の気泡が発生する。この気泡は瞬時に成長・消滅し
、局部的に^温・高圧となる。この高圧の気泡が破壊す
る時、電橋表面に強い′fIJ撃を与え、これによりN
極表面の自然酸化膜が破壊されるとともに、露出したT
itlの新生面に選択的にはんだづ(プが行なわれる。
このようにして電極上にはんだバンブが形成される。
ただし、上記のような手段を用いるだけでは、All:
II及び溶融はんだの酸化が起り、溶融はんだのぬれが
悪くなっていわゆるブリッジが生じ、はんだバンプ同士
が接続される不良が発生するおそれがある。これを防止
するために、不活性ガスを流しながらはんだづけ操作を
行なうという対策がとられているが、このような対策で
は酸化を十分に防止できない。
そこで、予め基板表面に油又は界面活性剤を接触させて
おくと、基板(少なくとも電極部)に溶融はんだを接触
させた時、あるいは基板を溶融はんだ槽から引上げる時
に、これらの膜が溶融はんだあるいははんだバンブの表
面に一様に分散し、これらの表面が大気にさらされるこ
とがなく、酸化を防止することができる。したがって、
はんだの表面張力でバンプ形状が保たれ、バンプ間のブ
リッジを防止することができる。このように高精度には
んだバンブが形成できるので、特に電極の径及び電極間
のピッチが小さくなった場合に有効である。
本発明において、油は溶融はんだ表面に一様に分散する
ものであればどのようなものでもよい。
例えば、一般的な動物油や植物油でもよいが、これらの
油は不純物を多く含んでいる場合もあるので、シリコー
ン油やフッ素油を使用することが望ましい。また、界面
活性剤を用いても油と同法の効果を得ることができる。
基板の少なくとも電極部に油又は界面活性剤を接触させ
る方法としては、基板を液状の油や界面活性剤の溶液に
浸漬する、基板上にこれらをスプレーする、布等を用い
て基板上又は電極部上にのみこれらを塗布する、電極部
上にのみこれらを滴下する等の方法を用いることができ
る。なお、Aj2?i極上にフラックスやリン酸、硝酸
等のエツチング液を塗布する場合には、これらを塗布し
た後に油又は界面活性剤を付着させる方が効果的である
が、この逆でもさしつかえない。
次に、はんだづけを実施するための具体的な手段として
は、基板をはんだ槽内の溶融はんだ中に浸)真し、超音
波振動子を挿入して?Il融はんだに超音波を印加する
か、又は溶融はんだ槽自体を超音波撮動させて溶融はん
だに超音波を印加してもよいし、超音波振動できるはん
だごてを用い、1!極に溶融はんだを接触させると同時
に溶融はんだに超音波を印加してもよい。また、はんだ
バンプ形成後、バンブ高さが足りない場合には超音波を
印加しない一般のはんだ槽に浸漬してバンブ高さを高く
してもよい。なお、事前にはんだ浴の上に油又は界面活
性剤を滴下しておけば、溶融はんだ表面にこれらの膜が
一様に分散するためより効果的である。また、はんだづ
け後に残留している油や界面活性剤は有機溶剤等で洗浄
することが望ましい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的に浸漬し
てもよい。また、電極以外のパッシベーション膜等の絶
縁膜にははんだが付着しないので、ポリイミド等で覆う
必要はないが、電極以外の金属が露出している場合には
保護する必要がある。なお、半導体ウェハを溶融はんだ
中に浸漬する場合、ブレードダイシングを行なった後で
あると、ダイシングラインに沿って割れて半導体チップ
が分離することがあるので、これを防止するために、ウ
ェハの裏面に高温用の粘着テープを貼付け、更に金属や
ガラス等に接着したり、ウェハの裏面を真空チャック等
で吸着しておくことが望ましい。また、はんだバンプを
形成し・た後、ブレードダイシングを行なってもよい。
また、半導体素子では通常電極としてA2又はAgを主
成分としてSiやCLIを添加したものが用いられるこ
とが多い。これらの材質からなる電極に対応して用いら
れるはんだはどのようなものでもよいが、通常はPb−
8nはんだあるいはAgやCd入りのはんだを利用する
。また、古くなった電極でははんだが付着しにくいこと
もあるため、ZnJFr添加したはんだを用いてもよい
。上記のような電極及びはんだの組合わせでは、電極と
はんだバンブとの間にAffiとはんだとの合金属が形
成される。なお、古くなった電極では、その表面が固い
酸化膜で覆われていることがあり、この場合には前処理
としてオゾンをふきかけてもよい。
また、はんだづけ操作は、不活性ガスを流して非酸化性
雰囲気中で行なうことが望ましい。これは雰囲気ガスが
5%以上の酸素を含む場合、上述したように酸化が起り
易くなるので、油や界面活性剤の効果を補うためである
本発明において、溶融はんだに印加する超音波の周波数
は10〜60kH2程度でよく、好ましくは15〜40
kHzである。これは、周波数が低すぎると、上記のよ
うな作用が起りにクク、逆に高すぎると電極等の剥離を
起すおそれがあるためである。また、超音波の出力は2
〜500W程度でよいが、好ましくは10〜300Wで
ある。
一方、溶融はんだの温度は230〜350℃程度、処理
時間は0.1〜10秒程度である。これは湿度が高く処
理時間が長いと電極の構成元素であるA2の溶解が起り
、逆に温度が低く処理時間が短いとAgとはんだとの合
金化が行なわれなくなるためである。好ましくは、溶融
はんだ温度240〜320℃程度、処理時間0.5〜5
秒程度がよい。
なお、ガラス又はセラミックス基板はシリコン又は化合
物半導体基板と比較して別れにくいため、超音波の周波
数、出力、溶融はんだの温度等を高くすることができる
。また、はんだ成分によって液体となる温度が異なるた
め、はんだ成分に合わせた温度を選ぶことがよい。
以上のようにしてはんだバンブが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、TAB方式では、はんだバンブが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧着する。この場合、リードフレームを構成する導
体金属はCU、Fe、Ag、Fe−Ni合金、AU、A
Q、3n等が用いられる。これらの金属をめっきしたも
のでもよい。ただし、リードフレーム側がFe−Ni合
金の場合にはフラックスを使用する。また、八λの場合
にははんだを同様な方法で付着させておくことが2まし
い。この場合、リード間の間隔が狭い時には、基板の場
合と同様に油や界面活性剤を付着させることが効果的で
ある。また、フリップチップ方式やCCB方式でははん
だバンプが形成された半導体チップとはんだバンプが形
成されたガラス又はセラミックス基板のバンプ同士を熱
融着する。
以上のように本発明によれば、下地金属を使用すること
なく、電極上に直接はんだバンブを高精度に形成するこ
とができるので、工程を簡略化して大幅な時間短縮を達
成できる。また、後のワイヤレスボンディング工程も容
易に行なうことができる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 通常のウェハプロセスにより配線・電極の形成を行なっ
た後、全面にパッシベーションjl f Iff積し、
更にコンタクトパッド用の開孔部を形成したシリコンウ
ェハ11を用意した。前記配線・電極はスパッタリング
装置により形成された膜厚的1譚のA2−2%5i−2
%Cuからなり、またパッシベーション膜としては窒化
シリコン膜が用いられている。そして、このシリコンウ
ェハ11に形成された各チップには30譚口の電極(コ
ンタクトパッド)がそれぞれ200個形成されている。
なお、このシリコンウェハ11についてはブレードダイ
シングを行なっていない。
まず、このシリコンウェハ11の裏面に?3温用の両面
接着テープを貼付し、表面側をシリコーン油の槽に浸漬
した。
次に、第1図に示すような超音波はlυだづけ装置を用
いて、このシリコンウェハ11の電極上にはんだバンブ
を形成した。第1図において、はんだl!21内にはは
んだの還流路22が形成され、溶融はんだ23が収容さ
れている。この溶融はんだ23は図示しないモータによ
り回転される撹拌棒24により還流路22内を通って液
面より上に噴出して還流する。前記シリコンウェハ11
は裏面に高温用の両面接着テープを貼付し、更に図示し
ないガラス板に接着した状態で縦にして、噴出している
溶融はんだ23に浸漬される。そして、シリコンウェハ
11近傍のWJFaはんだ23中に超音波振動子25を
挿入して溶融はんだ23に超音波を印加する。
なお、はんだとしてはPb−8nの共晶はんだを使用し
、はんだ1舒瀉度を280℃に維持した。
また、超音波振動子25により溶融はんだ23に周波数
20kHz、出力80Wの超音波を印加し、シリコンウ
ェハ11の浸漬時間は1秒間とした。
このはんだづけ操作中、周囲に窒素ガスを10ff/分
の流」で流し、電極の構成元素であるアルミニウム及び
はんだ中のスズの酸化を防止した。
この操作により第2図に示すように、はんだバンブが形
成された。すなわち、浸漬前にはシリコン基板31上に
は酸化膜32を介して電極33が形成され、全面を被覆
するパッシベーション膜34から電極33が露出してい
るが、浸漬後にこのI![33上にはんだバンブ35が
直接接合して山型に形成された。このバンブ高さは15
−であった。なお、電極33とはんだバンブ35との接
合面にはA2とSnとの合金層が薄く生成していた。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めつきが施されたTAB方式
のテープを用意した。そして、チップのバンブとテープ
のリード端子とを位置合わせして270℃で両者を熱融
着した。このインナーリードボンディング工程でも全く
問題は生じなかった。
実施例2 実施例1と同様なシリコンウェハ11を用意した。この
場合、配線・電極としてはAR−1%Siが用いられ、
シリコンウェハ11に形成された各チップには40−口
のff1tffi(コンタクトパッド)がそれぞれ16
3個形成されている。なお、このシリコンウェハ11は
素子形成後、かなりの期間を経ており、電極表面が固い
酸化膜で覆われていることが予想されたので、オゾン洗
浄を行なった。また、一部に電極以外の金属が露出して
いるので、ポリイミドで電極以外の金属をマスクした。
まず、このシリコンウェハ11表面にフッ素油をスプレ
ーした。
次に、第3図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11のWAN上にはんだバンブ
を形成した。第3図において、はんだ槽41内にははん
だの還流路42が形成され、溶融はんだ43が収容され
ている。この溶融はんだ43は図示しないモータにより
回転される撹拌棒44により還流路42内を通ってはん
だ槽41中央部で液面より上に噴出して3!流する。前
記シリコンウェハ11は裏面をバキュームチャックによ
り吸着された状態で、電極が形成されている表面の全面
が噴出した溶融はんだ43の液面に浸漬される。そして
、はんだ槽41の底面から超音波振動子45を挿入し、
シリコンウェハ11近傍の溶融はんだ43に超音波を印
加する。
なお、はんだとしてはAQを2%含むPb−3nの共晶
はんだを使用し、はんだ槽温度を260℃に維持した。
また、超音波振動子45により溶融はんだ43に周波数
30kHz、出力50Wの超音波を印加し、シリコンウ
ェハ11の浸漬時間は3秒間とした。このはんた゛づけ
操作中、周囲にArガスを20ρ/分の流出で流した。
この操作により第2図に示すようなバンブ高さ10−の
はんだバンブが形成された。更に、超音波を印加しない
一般のはんだ槽内に2秒間浸漬してバンブ高ざを20J
J!nとした。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
実施例3 実施例1と同様なシリコンウェハ11を用意した。この
場合、配線・電極としてはAn−1%S1が用いられ、
シリコンウェハ11に形成された各チップには300m
口の電極(コンタクトパッド)がそれぞれ8個形成され
ている。
まず、このシリコンウェハ11の表面をリン酸水溶液に
浸漬し、ポリオキシエチレンメチルエーテルの溶液を滴
下した。
次に、第4図に示すような超音波を印加するこもに、超
音波を印加してはんだバンブを形成した。
なお、はんだとしては90Pb−3nはんだを使用し、
はんだ温度を300 ’Cに維持した。また、溶融はん
だ52には周波数40kH2、出力30Wの超音波を印
加し、はんだづけ時間は5秒間とした。また、この場合
には、はんだづけ面積が大きいため、周囲に不活性ガス
を流す必要がなかった。
この操作により第2図に示すような、バンブ高さ80m
のはんだバンブ35が形成された。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば第
5図に示すようなものでもよい。
第5図図示の超音波はんだづけI胃は、はんだ槽61自
体が超音波撮動し、溶融はんだ62に超音波を印加する
ものである。
また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適
用できる。この場合、まず第6図(a)に示すようにシ
リコン基板31上に絶縁膜を介して電極33を形成し、
全面をパッシベーションI!34で被覆した後、電極3
3上に開孔部を設けたものと、第6図(b)に示すよう
なガラスあるいはセラミックス基板71上に電極72を
形成し、全面を絶It II 73で被覆した後、1!
極72上に開孔部を設けたもののそれぞれについて、実
施例1〜3で説明したような方法で電極33.72上に
はんだバンブ35を形成する。次に、第6図(C)に示
すように、両者のはんだパンツ35同士を熱融着するこ
とにより接合する。
更に、上記実施例1〜3では、本発明をARを主成分と
してSi、Cu等の添加物を含む電極上でのはんだバン
プ形成について説明したが、本発明は電極がタングステ
ン、モリブデン等の金属又はこれらの金属のシリサイド
であっても同様に適用できる。
[発明の効果] 以上詳述した如く本発明のはんだバンブの形成方法によ
れば、極めて簡便な工程で電極上に直接はんだバンブを
高fIrxに直接形成することができ、ワイヤレスボン
ディング技術の導入を容易にし、素子の微細化に対応し
てボンディングの信頼性の古い半導体装置を製造できる
等産業土掻めて顕著な効果を奏するものである。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンブの形成
方法を示す説明図、第2図は本発明方法によりはんだバ
ンブが形成されたシリコノウ1ハの断面図、第3図は本
発明の実施例2におけるはんだバンブの形成方法を示す
説明図、第4図は本発明の実施例3におけるはんだバン
ブの形成方法を示す説明図、第5図は本発明の他の実施
例におけるはんだバンブの形成方法を示す説明図、第6
図(a)〜(C)は本発明の他の実施例におけるワイヤ
レスボンディングの工程を示す断面図、第7図は従来の
はんだバンプが形成されたシリコンウェハの断面図であ
る。 11・・・シリコンウェハ、21・・・はんだ槽、22
・・・還流路、23・・・溶融はんだ、24・・・撹拌
棒、25・・・超音波振動子、31・・・シリコンM板
、32・・・絶縁膜、33・・・電極、34・・・パッ
シベーション躾、35・・・はんだバンプ、41・・・
はんだ槽、42・・・還流路、44・・・撹拌棒、45
・・・超音波振動子、51・・・はんだごて、52・・
・溶融はんだ、61・・・はんだ樽、62・・・溶融は
んだ、71・・・ガラス又はセラミックス基板、72・
・・電極、73・・・絶縁膜。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第5図 笥 6 図 第7図

Claims (5)

    【特許請求の範囲】
  1. (1)基板を被覆する絶縁膜から電極を露出させ、少な
    くとも電極部の表面に油又は界面活性剤を接触させた後
    、少なくとも電極部に溶融はんだを接触させて該溶融は
    んだに超音波を印加し、電極表面の自然酸化膜を破壊す
    るとともに電極との合金化により選択的にはんだを付着
    させることを特徴とするはんだバンプの形成方法。
  2. (2)基板を溶融はんだ槽に浸漬することを特徴とする
    特許請求の範囲第1項記載のはんだバンプの形成方法。
  3. (3)基板が半導体基板又はガラスもしくはセラミック
    ス基板であることを特徴とする特許請求の範囲第1項記
    載のはんだバンプの形成方法。
  4. (4)電極がアルミニウムを主成分とし、はんだがSn
    を含むことを特徴とする特許請求の範囲第1項記載のは
    んだバンプの形成方法。
  5. (5)非酸化性雰囲気中で処理することを特徴とする特
    許請求の範囲第1項記載のはんだバンプの形成方法。
JP61046609A 1986-03-04 1986-03-04 はんだバンプの形成方法 Expired - Lifetime JPH0727905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61046609A JPH0727905B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61046609A JPH0727905B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Publications (2)

Publication Number Publication Date
JPS62204547A true JPS62204547A (ja) 1987-09-09
JPH0727905B2 JPH0727905B2 (ja) 1995-03-29

Family

ID=12752043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61046609A Expired - Lifetime JPH0727905B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH0727905B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385870B1 (ko) * 1999-08-16 2003-06-02 가부시키가이샤 신가와 반도체장치의 조립방법 및 반도체장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385870B1 (ko) * 1999-08-16 2003-06-02 가부시키가이샤 신가와 반도체장치의 조립방법 및 반도체장치

Also Published As

Publication number Publication date
JPH0727905B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
US6510976B2 (en) Method for forming a flip chip semiconductor package
TWI356460B (en) Semiconductor device including electrically conduc
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
US5208186A (en) Process for reflow bonding of bumps in IC devices
JPH0267731A (ja) はんだバンプ形半導体装置とその製造方法
JP3868766B2 (ja) 半導体装置
US20060231927A1 (en) Semiconductor chip mounting body and manufacturing method thereof
US20090014897A1 (en) Semiconductor chip package and method of manufacturing the same
US6500693B2 (en) Electrode forming method and bump electrode formable base used therefor
JPS62204547A (ja) はんだバンプの形成方法
JP4667637B2 (ja) 電子部品の接合方法
JPH07183304A (ja) 半導体装置の製造方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPS62104143A (ja) はんだバンプの形成方法
JPS63147348A (ja) はんだバンプの形成方法
JPS6358947A (ja) はんだバンプの形成方法
JPH0727904B2 (ja) はんだバンプの形成方法
JPS6358948A (ja) はんだバンプの形成方法
JPS62203353A (ja) はんだバンプの形成方法
JPS6358946A (ja) はんだバンプの形成方法
JPS6366949A (ja) はんだバンブの形成方法
JPS6358945A (ja) はんだバンプの形成方法
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
Oppermann et al. Reliability investigations of hard core solder bumps using mechanical palladium bumps and SnPb solder