KR100385870B1 - 반도체장치의 조립방법 및 반도체장치 - Google Patents

반도체장치의 조립방법 및 반도체장치 Download PDF

Info

Publication number
KR100385870B1
KR100385870B1 KR10-2000-0045206A KR20000045206A KR100385870B1 KR 100385870 B1 KR100385870 B1 KR 100385870B1 KR 20000045206 A KR20000045206 A KR 20000045206A KR 100385870 B1 KR100385870 B1 KR 100385870B1
Authority
KR
South Korea
Prior art keywords
tape
oxidation
semiconductor chip
wafer
dicing
Prior art date
Application number
KR10-2000-0045206A
Other languages
English (en)
Other versions
KR20010039787A (ko
Inventor
스기우라리키오
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20010039787A publication Critical patent/KR20010039787A/ko
Application granted granted Critical
Publication of KR100385870B1 publication Critical patent/KR100385870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

(과제) 웨이퍼로부터 다이본딩후까지에 있어서 구리패드의 산화를 방지한다.
(해결수단) 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼(1)의 표면에 산화방지용 테이프(2)를 첩부하는 산화방지용 테이프 첩부공정과, 다이싱용 테이프(3)상에 웨이퍼(1)의 이면을 첩부하여 다이싱을 행하여 홈(4)을 형성하고, 산화방지용 테이프(2)가 붙은 반도체 칩(5)으로 하는 다이싱 공정과, 산화방지용 테이프(2)가 붙은 반도체 칩(5)을 리드프레임 등(6)에 본딩하는 다이본딩공정으로 이루어진다.

Description

반도체장치의 조립방법 및 반도체장치{SEMICONDUCTOR DEVICE AND A METHOD FOR ASSEMBLING THE SAME}
(발명이 속하는 기술분야)
본 발명은 구리 또는 구리합금으로 이루어지는 패드를 갖는 반도체장치의 조립방법 및 반도체장치에 관한 것이다.
(종래의 기술)
반도체칩의 배선 및 패드의 재질은 일반적으로 알루미늄이 사용되고 있다. 그러나, 최근, 배선지연을 삭감시키기 위하여 저저항으로 미세하게 할 수 있는 구리배선 및 구리패드가 사용되게 되어 있다. 예를 들면, NIKKEI MICRO DEVICES 1999년 7월호 제 52면∼제 56면 참조.
(발명이 해결하려고 하는 과제)
반도체칩은 웨이퍼를 다이싱하여 얻어진다. 그러나, 웨이퍼의 표면의 패드가 구리의 경우, 구리패드가 노출한 채로 다이싱, 다이본딩을 행하면 산화막이 형성되고, 와이어본딩시에 와이어가 붙지 않는 등의 좋지 않는 경우가 생긴다.
본 발명의 제 1 과제는, 웨이퍼로부터 다이본딩후까지에 있어서 구리패드의 산화를 방지할 수 있는 반도체장치의 조립방법 및 반도체장치를 제공하는 것에 있다.
본 발명의 제 2 과제는, 상기 제 1 과제 외에, 더욱더 와이어본딩공정까지에 있어서 구리패드의 산화를 방지할 수 있는 반도체장치의 조립방법 및 반도체장치를 제공하는 것에 있다.
더우기, 구리패드의 경우에 적용한 것은 아니지만, 웨이퍼의 표면에 표면보호시트를 첩부(貼付)하여 다이싱을 행하는 것으로서, 예를 들면 일본특개평 5-315445호 공보를 들 수 있다. 이 방법에 있어서 표면보호시트는 웨이퍼의 표면을 보호하기 위한 것이고, 구리패드의 산화를 방지하는 것은 아니다. 또 표면보호시트를 제거한 후에 반도체칩을 리드프레임 등(패키지)에 다이본딩하므로, 이 방법을 구리패드에 적용한 경우, 표면보호시트의 제거공정과 다이본딩공정사이, 다이본딩시, 다이본딩후의 산화는 방지할 수 없다.
(과제를 해결하기 위한 수단)
상기 과제를 해결하기 위한 본 발명의 제 1 반도체장치의 조립방법은 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하는 산화방지용 테이프 첩부공정과, 다이싱용 테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하고, 산화방지용 테이프가 붙은 반도체칩으로 하는 다이싱공정과, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하는 다이공정으로 이루어지는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제 2 반도체장치의 조립방법은, 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하는 산화방지용 테이프 첩부공정과, 다이싱용 테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하고, 산화방지용 테이프가 붙은 반도체칩으로 하는 다이싱공정과, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하는 다이본딩공정과, 반도체칩상의 산화방지용 테이프를 제거하는 산화방지용 테이프 제거공정과, 이 공정의 직후에 반도체칩의 패드와 리드프레임 등의 리드에 와이어를 접속하는 와이어본딩공정으로 이루어지는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제 1 반도체장치는 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하여 다이싱용테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하여 산화방지용 테이프가 붙은 반도체칩으로 하고, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하여 이루어지는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제 2 반도체장치는 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하여, 다이싱용 테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하여 산화방지용 테이프가 붙은 반도체칩으로 하고, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하고, 반도체칩상의 산화방지용 테이프를 제거하고, 반도체칩의 패드와 리드프레임 등의 리드에 와이어를 접속하여 이루어지는 것을 특징으로 한다.
도 1은 본 발명의 반도체장치의 조립방법의 일 실시형태를 도시하는 공정설명도,
도 2는 도 1의 계속 공정설명도.
(도면의 주요부분에 대한 부호의 설명)
1: 웨이퍼 2: 산화방지용 테이프
3: 다이싱용 테이프 4: 홈
5: 반도체 칩 6: 리드프레임 등
7: 리드 8: 접착제
9: 와이어
(발명의 실시형태)
본 발명의 일 실시형태를 도 1 및 도 2에 의하여 설명한다. 우선 도 1a에 도시하는 바와 같이, 구리 또는 구리합금으로 이루어지는 패드(도시하지 않음)가 형성된 웨이퍼(1)의 표면에 산화 및 물을 방지하는 산화방지용 테이프(2)를 첩부한다. 다음에 도 1b에 도시하는 바와 같이 웨이퍼(1)의 이면에 다이싱용 테이프(3)를 첩부한다. 그 후 도 1c에 도시하는 바와 같이, 웨이퍼(1)의 표면측에서 보아 종횡으로 등간격으로 다이싱을 행하여 홈(4)을 형성하고, 산화방지용 테이프(2)가 붙어 있는 개개의 반도체칩(5)으로 한다. 그리고, 다이싱용 테이프(3)를 도시하지 않는 인신(引伸)장치로 잡아 늘리고, 산화방지용 테이프(2)가 붙은 반도체칩(5)의 간격을 넓힌다.
이와 같이 잡아 늘린 반도체칩(5)이 붙은 다이싱용 테이프(3)를 다이본딩장치의 반도체칩 픽업부에 설치한다. 도시하지 않는 다이본딩장치에 있어서는, 도 1d에 도시하는 바와 같이 리드프레임 또는 기판 등(이하, 리드프레임 등이라 함)(6)에 도포된 접착제(8)상에 산화방지용 테이프(2)가 붙은 반도체칩(5)을 다이본딩한다.
그 후, 반도체칩(5)이 다이본딩된 리드프레임 등(6)을 도시하지 않는 와이어본딩장치에 공급한다. 이 와이어본딩장치로 와이어본딩을 행하기 직전에, 표면으로부터 자외선을 조사하여 산화방지용 테이프(2)의 접착력을 저하시킨후, 콜릿 등으로 산화방지용 테이프(2)를 진공흡착하고, 도 1e에 도시하는 바와 같이, 산화방지용 테이프(2)를 제거한다. 계속하여 와이어본딩장치에서는 도 2에 도시하는 바와 같이, 반도체칩(5)의 패드(도시하지 않음)와 리드프레임 등(6)의 리드(7)에 와이어(9)를 접속한다. 더우기, 산화방지용 테이프(2)의 제거 및 와이어본딩은 환원성가스 또는 불활성가스, 그렇지 않으면 환원성가스와 불활성가스의 혼합가스의 분위기중에서 행한다.
이와 같이, 웨이퍼(1)의 표면에는 산화방지용 테이프(2)가 첩부된 상태에서 도 1c에 도시하는 바와 같이 다이싱을 행하여 홈(4)을 형성하고, 또 다이본딩공정에 있어서, 도 1d에 도시하는 바와 같이 산화방지용 테이프(2)가 붙은 반도체칩(5)을 다이본딩하므로, 다이본딩까지의 공정 및 다이본딩후에 있어서도 반도체칩(5)의 구리패드의 산화는 방지된다. 또 도 1e에 도시하는 산화방지용 테이프(2)를 제거하는 공정후에 도 2에 도시하는 와이어본딩공정을 연속하여 행함으로써 도 1e와 도 2사이에 있어서 반도체칩(5)의 구리패드의 산화는 방지된다.
본 발명의 청구항 1 및 3에 의하여, 웨이퍼로부터 다이본딩후까지에 있어서 구리패드의 산화를 방지할 수가 있다. 또 본 발명의 청구항 2 및 4에 의하여, 상기 효과 외에 다시 와이어본딩공정까지에 있어서 구리패드의 산화를 방지할 수가 있다.

Claims (4)

  1. 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하는 산화방지용 테이프 첩부공정과, 다이싱용 테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하고 산화방지용 테이프가 붙은 반도체칩으로 하는 다이싱공정과, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하는 다이본딩공정으로 이루어지는 것을 특징으로 하는 반도체장치의 조립방법.
  2. 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하는 산화방지용 테이프 첩부공정과, 다이싱용 테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하고 산화방지용 테이프가 붙은 반도체칩으로 하는 다이싱공정과, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하는 다이본딩공정과, 반도체칩상의 산화방지용 테이프를 제거하는 산화방지용 테이프 제거공정과, 이 공정의 직후에 반도체칩의 패드와 리드프레임 등의 리드에 와이어를 접속하는 와이어본딩공정으로 이루어지는 것을 특징으로 하는 반도체장치의 조립방법.
  3. 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하고, 다이싱용 테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하고 산화방지용 테이프가 붙은 반도체칩으로 하고, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하여 이루어지는 것을 특징으로 하는 반도체장치.
  4. 패드가 구리 또는 구리합금으로 이루어지는 웨이퍼의 표면에 산화방지용 테이프를 첩부하고, 다이싱용 테이프상에 상기 웨이퍼의 이면을 첩부하여 다이싱을 행하여 산화방지용 테이프가 붙은 반도체칩으로 하고, 이 산화방지용 테이프가 붙은 반도체칩을 리드프레임 등에 본딩하고, 반도체칩상의 산화방지용 테이프를 제거하고, 반도체칩의 패드와 리드프레임 등의 리드에 와이어를 접속하여 이루어지는 것을 특징으로 하는 반도체장치.
KR10-2000-0045206A 1999-08-16 2000-08-04 반도체장치의 조립방법 및 반도체장치 KR100385870B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-229556 1999-08-16
JP22955699A JP3271762B2 (ja) 1999-08-16 1999-08-16 半導体装置の組立方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20010039787A KR20010039787A (ko) 2001-05-15
KR100385870B1 true KR100385870B1 (ko) 2003-06-02

Family

ID=16894030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045206A KR100385870B1 (ko) 1999-08-16 2000-08-04 반도체장치의 조립방법 및 반도체장치

Country Status (3)

Country Link
JP (1) JP3271762B2 (ko)
KR (1) KR100385870B1 (ko)
TW (1) TW455963B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
KR101128687B1 (ko) * 2004-12-22 2012-03-26 매그나칩 반도체 유한회사 반도체 칩 제조방법
CN106132086A (zh) * 2016-07-08 2016-11-16 广东小天才科技有限公司 一种电路板结构及电子元件焊接方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204547A (ja) * 1986-03-04 1987-09-09 Toshiba Corp はんだバンプの形成方法
KR0152364B1 (ko) * 1995-06-30 1998-12-01 김주용 다이본딩방법 및 그 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204547A (ja) * 1986-03-04 1987-09-09 Toshiba Corp はんだバンプの形成方法
KR0152364B1 (ko) * 1995-06-30 1998-12-01 김주용 다이본딩방법 및 그 장치

Also Published As

Publication number Publication date
TW455963B (en) 2001-09-21
JP3271762B2 (ja) 2002-04-08
KR20010039787A (ko) 2001-05-15
JP2001053087A (ja) 2001-02-23

Similar Documents

Publication Publication Date Title
US5888847A (en) Technique for mounting a semiconductor die
JP4409014B2 (ja) 半導体装置の製造方法
JP2994510B2 (ja) 半導体装置およびその製法
JP3455762B2 (ja) 半導体装置およびその製造方法
US6700178B2 (en) Package of a chip with beveled edges
US7476565B2 (en) Method for forming filling paste structure of WL package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
SG98431A1 (en) Low profile integrated circuit packages
MY137209A (en) Method of dividing a semiconductor wafer
MY137488A (en) Method for manufacturing semiconductor device and heat-resistant pressure-sensitive adhesive tape for use therein
JP2000182995A (ja) 半導体装置の製造方法
KR100385870B1 (ko) 반도체장치의 조립방법 및 반도체장치
JPH02278740A (ja) 半導体装置のパッケージング方法
US7579680B2 (en) Packaging system for semiconductor devices
TWI230449B (en) High heat dissipation micro package of semiconductor chip
JP2686240B2 (ja) 樹脂封止型半導体装置の製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
JPH05308083A (ja) 半導体装置
KR20020063673A (ko) 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
JPH05299444A (ja) 薄型樹脂封止半導体装置の製造方法
TW445604B (en) Micro thin film packaging for semiconductor
KR19980028597A (ko) 반도체 장치
JPH0637237A (ja) 半導体装置のテーピング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090402

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee