JP3271762B2 - 半導体装置の組立方法及び半導体装置 - Google Patents

半導体装置の組立方法及び半導体装置

Info

Publication number
JP3271762B2
JP3271762B2 JP22955699A JP22955699A JP3271762B2 JP 3271762 B2 JP3271762 B2 JP 3271762B2 JP 22955699 A JP22955699 A JP 22955699A JP 22955699 A JP22955699 A JP 22955699A JP 3271762 B2 JP3271762 B2 JP 3271762B2
Authority
JP
Japan
Prior art keywords
tape
semiconductor chip
oxidation
dicing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22955699A
Other languages
English (en)
Other versions
JP2001053087A (ja
Inventor
力夫 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP22955699A priority Critical patent/JP3271762B2/ja
Priority to TW089113685A priority patent/TW455963B/zh
Priority to KR10-2000-0045206A priority patent/KR100385870B1/ko
Publication of JP2001053087A publication Critical patent/JP2001053087A/ja
Application granted granted Critical
Publication of JP3271762B2 publication Critical patent/JP3271762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、銅又は銅合金より
なるパッドを有する半導体装置の組立方法及び半導体装
置に関する。
【０００２】
【従来の技術】半導体チップの配線及びパッドの材質
は、一般にアルミニウムが用いられている。しかし、最
近、配線遅延を削減させるために、低抵抗で細くできる
銅配線及び銅パッドが使用されるようになってきた。例
えば、ＮＩＫＫＥＩ ＭＩＣＲＯＤＥＶＩＣＥＳ １９
９９年７月号第５２頁〜第５６頁参照。
【０００３】
【発明が解決しようとする課題】半導体チップは、ウェ
ーハをダイシングして得られる。しかし、ウェーハの表
面のパッドが銅の場合、銅パッドが露出したままダイシ
ング、ダイボンディングを行うと酸化膜が形成され、ワ
イヤボンディング時にワイヤ不着等の不都合が生じる。
【０００４】本発明の第１の課題は、ウェーハからダイ
ボンディング後までにおける銅パッドの酸化を防止する
ことができる半導体装置の組立方法及び半導体装置を提
供することにある。
【０００５】本発明の第２の課題は、前記第１の課題の
他に、更にワイヤボンディング工程までにおける銅パッ
ドの酸化を防止することができる半導体装置の組立方法
及び半導体装置を提供することにある。
【０００６】なお、銅パッドの場合に適用したものでは
ないが、ウェーハの表面に表面保護シートを貼り付けて
ダイシングを行うものとして、例えば特開平５−３１５
４４５号公報があげられる。この方法における表面保護
シートはウェーハの表面を保護するためのものであり、
銅パッドの酸化を防止するものではない。また表面保護
シートを除去した後に半導体チップをリードフレーム等
（パッケージ）にダイボンディングするので、この方法
を銅パッドに適用した場合、表面保護シートの除去工程
とダイボンディング工程間、ダイボンディング時、ダイ
ボンディング後の酸化は防止できない。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の本発明の第１の半導体装置の組立方法は、パッドが銅
又は銅合金よりなるウェーハの表面に酸化防止用テープ
を貼り付ける酸化防止用テープ貼り付け工程と、ダイシ
ング用テープ上に前記ウェーハの裏面を貼り付けてダイ
シングを行い、酸化防止用テープ付の半導体チップとす
るダイシング工程と、この酸化防止用テープ付の半導体
チップをリードフレーム等にボンディングするダイボン
ディング工程とからなることを特徴とする。
【０００８】上記課題を解決するための本発明の第２の
半導体装置の組立方法は、パッドが銅又は銅合金よりな
るウェーハの表面に酸化防止用テープを貼り付ける酸化
防止用テープ貼り付け工程と、ダイシング用テープ上に
前記ウェーハの裏面を貼り付けてダイシングを行い、酸
化防止用テープ付の半導体チップとするダイシング工程
と、この酸化防止用テープ付の半導体チップをリードフ
レーム等にボンディングするダイボンディング工程と、
半導体チップ上の酸化防止用テープを除去する酸化防止
用テープ除去工程と、この工程の直後に半導体チップの
パッドとリードフレーム等のリードにワイヤを接続する
ワイヤボンディング工程とからなることを特徴とする。
【０００９】上記課題を解決するための本発明の第１の
半導体装置は、パッドが銅又は銅合金よりなるウェーハ
の表面に酸化防止用テープを貼り付け、ダイシング用テ
ープ上に前記ウェーハの裏面を貼り付けてダイシングを
行って酸化防止用テープ付の半導体チップとし、この酸
化防止用テープ付の半導体チップをリードフレーム等に
ボンディングしてなることを特徴とする。
【００１０】上記課題を解決するための本発明の第２の
半導体装置は、パッドが銅又は銅合金よりなるウェーハ
の表面に酸化防止用テープを貼り付け、ダイシング用テ
ープ上に前記ウェーハの裏面を貼り付けてダイシングを
行って酸化防止用テープ付の半導体チップとし、この酸
化防止用テープ付の半導体チップをリードフレーム等に
ボンディングし、半導体チップ上の酸化防止用テープを
除去し、半導体チップのパッドとリードフレーム等のリ
ードにワイヤを接続してなることを特徴とする。
【００１１】
【発明の実施の形態】本発明の一実施の形態を図１及び
図２により説明する。まず、図１（ａ）に示すように、
銅又は銅合金よりなるパッド（図示せず）が形成された
ウェーハ１の表面に酸化及び水を防ぐ酸化防止用テープ
２を貼り付ける。次に、図１（ｂ）に示すように、ウェ
ーハ１の裏面にダイシング用テープ３を貼り付ける。そ
の後、図１（ｃ）に示すように、ウェーハ１の表面側よ
り見て縦横に等間隔にダイシングを行って溝４を形成
し、酸化防止用テープ２が付いた個々の半導体チップ５
とする。そして、ダイシング用テープ３を図示しない引
き伸ばし装置で引き伸ばし、酸化防止用テープ２が付い
た半導体チップ５の間隔を広げる。
【００１２】このように、引き伸ばした半導体チップ５
付のダイシング用テープ３をダイボンディング装置の半
導体チップピックアップ部に設置する。図示しないダイ
ボンディング装置においては、図１（ｄ）に示すように
リードフレーム又は基板等（以下、リードフレーム等と
いう）６に塗布された接着剤８上に、酸化防止用テープ
２が付いた半導体チップ５をダイボンディングする。
【００１３】その後、半導体チップ５がダイボンディン
グされたリードフレーム等６を図示しないワイヤボンデ
ィング装置に供給する。このワイヤボンディング装置で
ワイヤボンディングを行う直前に、表面より紫外線を照
射して酸化防止用テープ２の接着力を低下させた後、コ
レット等で酸化防止用テープ２を真空吸着し、図１
（ｅ）に示すように、酸化防止用テープ２を除去する。
続いてワイヤボンディング装置では、図２に示すよう
に、半導体チップ５のパッド（図示せず）とリードフレ
ーム等６のリード７にワイヤ９を接続する。なお、酸化
防止用テープ２の除去及びワイヤボンディングは、還元
性ガス又は不活性ガス若しくは還元性ガスと不活性ガス
との混合ガスの雰囲気中で行う。
【００１４】このように、ウェーハ１の表面には酸化防
止用テープ２が貼り付けられた状態で、図１（ｃ）に示
すようにダイシングを行って溝４を形成し、またダイボ
ンディング工程においても、図１（ｄ）に示すように酸
化防止用テープ２が付いた半導体チップ５をダイボンデ
ィングするので、ダイボンディングまでの工程及びダイ
ボンディング後においても半導体チップ５の銅パッドの
酸化は防止される。また図１（ｅ）に示す酸化防止用テ
ープ２を除去する工程後に図２に示すワイヤボンディン
グ工程を連続して行うことにより、図１（ｅ）と図２間
における半導体チップ５の銅パッドの酸化は防止され
る。
【００１５】
【発明の効果】本発明の請求項１及び３により、ウェー
ハからダイボンディング後までにおける銅パッドの酸化
を防止することができる。また本発明の請求項２及び４
により、前記効果の他に、更にワイヤボンディング工程
までにおける銅パッドの酸化を防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の組立方法の一実施の形態
を示す工程説明図である。
【図２】図１の続きの工程説明図である。
【符号の説明】
１ ウェーハ ２ 酸化防止用テープ ３ ダイシング用テープ ４ 溝 ５ 半導体チップ ６ リードフレーム等 ７ リード ８ 接着剤 ９ ワイヤ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 21/301

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 パッドが銅又は銅合金よりなるウェーハ
    の表面に酸化防止用テープを貼り付ける酸化防止用テー
    プ貼り付け工程と、ダイシング用テープ上に前記ウェー
    ハの裏面を貼り付けてダイシングを行い、酸化防止用テ
    ープ付の半導体チップとするダイシング工程と、この酸
    化防止用テープ付の半導体チップをリードフレーム等に
    ボンディングするダイボンディング工程とからなること
    を特徴とする半導体装置の組立方法。
  2. 【請求項２】 パッドが銅又は銅合金よりなるウェーハ
    の表面に酸化防止用テープを貼り付ける酸化防止用テー
    プ貼り付け工程と、ダイシング用テープ上に前記ウェー
    ハの裏面を貼り付けてダイシングを行い、酸化防止用テ
    ープ付の半導体チップとするダイシング工程と、この酸
    化防止用テープ付の半導体チップをリードフレーム等に
    ボンディングするダイボンディング工程と、半導体チッ
    プ上の酸化防止用テープを除去する酸化防止用テープ除
    去工程と、この工程の直後に半導体チップのパッドとリ
    ードフレーム等のリードにワイヤを接続するワイヤボン
    ディング工程とからなることを特徴とする半導体装置の
    組立方法。
  3. 【請求項３】 パッドが銅又は銅合金よりなるウェーハ
    の表面に酸化防止用テープを貼り付け、ダイシング用テ
    ープ上に前記ウェーハの裏面を貼り付けてダイシングを
    行って酸化防止用テープ付の半導体チップとし、この酸
    化防止用テープ付の半導体チップをリードフレーム等に
    ボンディングしてなることを特徴とする半導体装置。
  4. 【請求項４】 パッドが銅又は銅合金よりなるウェーハ
    の表面に酸化防止用テープを貼り付け、ダイシング用テ
    ープ上に前記ウェーハの裏面を貼り付けてダイシングを
    行って酸化防止用テープ付の半導体チップとし、この酸
    化防止用テープ付の半導体チップをリードフレーム等に
    ボンディングし、半導体チップ上の酸化防止用テープを
    除去し、半導体チップのパッドとリードフレーム等のリ
    ードにワイヤを接続してなることを特徴とする半導体装
    置。
JP22955699A 1999-08-16 1999-08-16 半導体装置の組立方法及び半導体装置 Expired - Fee Related JP3271762B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22955699A JP3271762B2 (ja) 1999-08-16 1999-08-16 半導体装置の組立方法及び半導体装置
TW089113685A TW455963B (en) 1999-08-16 2000-07-10 Semiconductor device and assembly method of the same
KR10-2000-0045206A KR100385870B1 (ko) 1999-08-16 2000-08-04 반도체장치의 조립방법 및 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22955699A JP3271762B2 (ja) 1999-08-16 1999-08-16 半導体装置の組立方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2001053087A JP2001053087A (ja) 2001-02-23
JP3271762B2 true JP3271762B2 (ja) 2002-04-08

Family

ID=16894030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22955699A Expired - Fee Related JP3271762B2 (ja) 1999-08-16 1999-08-16 半導体装置の組立方法及び半導体装置

Country Status (3)

Country Link
JP (1) JP3271762B2 (ja)
KR (1) KR100385870B1 (ja)
TW (1) TW455963B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
KR101128687B1 (ko) * 2004-12-22 2012-03-26 매그나칩 반도체 유한회사 반도체 칩 제조방법
CN106132086A (zh) * 2016-07-08 2016-11-16 广东小天才科技有限公司 一种电路板结构及电子元件焊接方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727905B2 (ja) * 1986-03-04 1995-03-29 株式会社東芝 はんだバンプの形成方法
KR0152364B1 (ko) * 1995-06-30 1998-12-01 김주용 다이본딩방법 및 그 장치

Also Published As

Publication number Publication date
JP2001053087A (ja) 2001-02-23
KR20010039787A (ko) 2001-05-15
KR100385870B1 (ko) 2003-06-02
TW455963B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
JP3455762B2 (ja) 半導体装置およびその製造方法
JP4409014B2 (ja) 半導体装置の製造方法
US5888847A (en) Technique for mounting a semiconductor die
US6882036B2 (en) Apparatuses for forming thin microelectronic dies
JP3485525B2 (ja) 半導体装置の製造方法
JP2994510B2 (ja) 半導体装置およびその製法
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
TWI384522B (zh) 半導體間隙壁結構、用於將一半導體間隙壁晶粒黏著於一支撐表面之方法及用於組合一多晶片半導體封裝之方法
US20020125557A1 (en) Package of a chip with beveled edges
JP2007088453A (ja) スタックダイパッケージを製造する方法
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JP3271762B2 (ja) 半導体装置の組立方法及び半導体装置
JPH04297056A (ja) 半導体装置の製造方法
JP2001060591A (ja) 半導体装置の製造方法
JPH0917756A (ja) 半導体用保護テープおよびその使用方法
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
JP3535968B2 (ja) チップ体の製造方法およびチップ体製造用粘着シート
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JP2004253422A (ja) 半導体装置
JP2001156028A (ja) 半導体装置の製造方法
JPH06204267A (ja) 半導体装置の製造方法
JP2004079597A (ja) 半導体チップの加工方法
JP2507968B2 (ja) 半導体装置の製造方法
JPH08172159A (ja) 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011220

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees