JP2004079597A - 半導体チップの加工方法 - Google Patents
半導体チップの加工方法 Download PDFInfo
- Publication number
- JP2004079597A JP2004079597A JP2002234393A JP2002234393A JP2004079597A JP 2004079597 A JP2004079597 A JP 2004079597A JP 2002234393 A JP2002234393 A JP 2002234393A JP 2002234393 A JP2002234393 A JP 2002234393A JP 2004079597 A JP2004079597 A JP 2004079597A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film adhesive
- adhesive
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000853 adhesive Substances 0.000 claims abstract description 122
- 230000001070 adhesive effect Effects 0.000 claims abstract description 122
- 238000010438 heat treatment Methods 0.000 claims abstract description 70
- 238000012545 processing Methods 0.000 claims description 15
- 238000007664 blowing Methods 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 102
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
【解決手段】表面に半導体素子が形成され,裏面にダイボンディング用のフィルム状接着剤が接着された半導体ウェハをダイシングして形成された半導体チップの加工方法であって,半導体チップをダイボンディングする前に,半導体チップのフィルム状接着剤を加熱処理することを特徴とする,半導体チップの加工方法が提供される。かかる構成により,フィルム状接着剤を加熱処理することにより,フィルム状接着剤の切断面に生じたバリを収縮させて低減することができる。このようなバリの低減をダイボンディング工程前に予め行っておくことにより,ワイヤボンディング工程における当該バリの悪影響を排除して,好適にワイヤボンディングすることができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は,半導体チップの加工方法にかかり,特に,フィルム状接着剤付き半導体チップの加工方法に関する。
【0002】
【従来の技術】
従来,半導体チップのダイボンディング工程では,ダイボンディング材料として樹脂ペーストなどを用いて,半導体チップをリードフレームなどの基台に接着していた。しかし,かかる手法では,半導体チップが傾いて接着されたり,半導体チップの端から樹脂ペーストがはみ出したりして,高精度にダイボンディングすることができない上に,接着層の厚さ制御も困難であるという問題があった。
【0003】
このため,近年では,裏面にダイボンディング用のフィルム状接着剤が予め貼り付けられている半導体チップを用いる手法が普及しつつある。このフィルム状接着剤は,略均一な厚さを有し,厚さ制御も容易であるので,半導体チップを高精度でダイボンディングすることができる。
【0004】
かかるフィルム状接着剤付きの半導体チップは,半導体チップのサイズに応じて切断されたフィルム状接着剤を半導体チップの裏面に貼り合わせることで製造することもできるが,かかる製造方法では,小さい半導体チップに対応しきれず,生産性も低いという問題があった。
【0005】
このような問題を解決する手法として,特開平11−219962号公報には,半導体ウェハの裏面にフィルム状接着剤を熱圧着して貼り付け,かかるフィルム状接着剤付き半導体ウェハをダイシングして,フィルム状接着剤付きの半導体チップを製造する手法が提案されている。このような手法によれば,フィルム状接着剤の貼り付けが容易になるとともに,フィルム状接着剤と半導体ウェハとを同時に切断して分割することができるので,あらゆるチップサイズにも対応することができる。
【0006】
【発明が解決しようとする課題】
しかしながら,上記従来のフィルム状接着剤付き半導体チップの製造方法では,例えばダイシングブレードなどの切断手段により,上記フィルム状接着剤を切断すると,その切断面は平滑面とはならずに,ヒゲ状のバリが多数発生してしまうという問題があった。この結果,図8に示すように,フィルム状接着剤10’付の半導体チップ14’をワイヤボンディングするときに,上記バリ40’がワイヤボンディングのパッド72’に接触してしまい,好適にワイヤボンディングすることができなかった。特に,半導体装置の小型化や高集積化が求められている現在では,1つのパッケージ内に複数の半導体チップ14’を積層して相互にワイヤボンディングするスタックドCSP(chip size package)が多用されているが,上記バリ40’があると,このスタックドCSPのワイヤボンディング工程に大きな支障を来すこととなっていた。
【0007】
従って,上記のようにして製造されたフィルム状接着剤付き半導体チップに関し,フィルム状接着剤の切断面に生じたバリを低減することの可能な半導体チップの加工方法が希求されていた。
【0008】
本発明は,上記問題点に鑑みてなされたものであり,本発明の目的は,半導体チップのフィルム状接着剤に生じたバリを低減することが可能な,新規かつ改良された半導体チップの加工方法を提供することである。
【0009】
【課題を解決するための手段】
上記課題を解決するため,本発明の第1の観点によれば,表面に半導体素子が形成され,裏面にダイボンディング用のフィルム状接着剤が接着された半導体ウェハをダイシングして形成された半導体チップの加工方法であって,半導体チップをダイボンディングする前に,半導体チップのフィルム状接着剤を加熱処理することを特徴とする,半導体チップの加工方法が提供される。
【0010】
かかる構成により,半導体チップの裏面に接着しているフィルム状接着剤の切断面には例えばヒゲ状のバリが発生するが,このフィルム状接着剤を加熱処理することにより,当該バリを収縮させて低減することができる。このようなバリの低減をダイボンディング工程前に予め行っておくことにより,ワイヤボンディング工程における当該バリの悪影響を排除して,好適にワイヤボンディングすることができる。
【0011】
また,上記加熱処理として,半導体チップのフィルム状接着剤に熱風を吹きつける,如く構成すれば,熱風を吹きつけることによりフィルム状接着剤を所定の温度に加熱することができるので,上記バリを熱収縮させて低減できる。
【0012】
また,上記加熱処理として,半導体チップのフィルム状接着剤を加熱手段に接触させる,如く構成すれば,加熱手段の発した熱をフィルム状接着剤に伝導させて,フィルム状接着剤を加熱できるので,上記バリを熱収縮させて低減できる。
【0013】
さらに,上記加熱処理の加熱温度は略140〜160℃であるようにしてもよい。これにより,上記バリを好適に収縮させることができる程度の温度にフィルム状接着剤を加熱できるとともに,高温に加熱しすぎて半導体チップを破壊してしまうこともない。
【0014】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0015】
(第1の実施の形態)
以下に,本発明の第1の実施形態にかかる半導体チップの加工方法について説明する。本実施形態にかかる半導体チップの加工方法は,特に,裏面にダイボンディング用のフィルム状接着剤が貼り付けられた半導体ウェハをダイシング加工して形成されたフィルム状接着剤付き半導体チップを,ダイボンディング加工する前に加熱処理することに特徴を有する。そこで,以下では,フィルム状接着剤の貼り付け工程からワイヤボンディング工程に至るまでの半導体装置製造プロセスについて説明しながら,本実施形態にかかる特徴である当該半導体チップの加熱処理について詳細に説明することとする。
【0016】
まず,図1〜図4に基づいて,本実施形態にかかるフィルム状接着剤の貼り付け工程かからワイヤボンディング工程に至るまでの半導体装置製造プロセスの流れについて説明する。なお,図1は,本実施形態にかかるフィルム状接着剤の貼り付け工程かからワイヤボンディング工程に至るまでの半導体装置製造プロセスを示すフローチャートである。また,図2および図3は,当該プロセスの各工程における半導体ウェハ12または半導体チップ14の状態を示す説明図である。また,図4は,フィルム状接着剤10の周囲に発生したバリ40を裏面側と側面側から示す写真図である。
【0017】
図1に示すように,まず,ステップS10では,図2(a)に示すように,半導体ウェハ12の裏面にフィルム状接着剤10が貼り付けられる(ステップS10)。
【0018】
半導体ウェハ12は,例えば,略円盤形状を有するシリコンウェハなどであり,その大きさは,外径が例えば8インチであり,厚さが例えば約0.15mmである。なお,以下では,半導体ウェハ12の表面とは,半導体素子(回路)が形成された側の面をいい,半導体ウェハ12の裏面とは,上記表面とは反対側の面をいうものとする。また,かかる半導体ウェハ12を切断して形成された半導体チップについても,表面および裏面の定義は同様とする。
【0019】
フィルム状接着剤10は,後述する半導体チップ14をダイボンディングするためのフィルム状(シート状)の接着剤であり,例えばDAF(Die Attach Film:ダイアタッチフィルム)とも呼ばれる。このフィルム状接着剤10は,例えば,主に,ポリイミド樹脂,アクリル樹脂またはエポキシ樹脂などからなり,例えば導電性を有していない。また,かかるフィルム状接着剤10は,その厚さが例えば40μm程度,幅が例えば2〜240mmとなるように成形されており,例えば,カバーフィルムやキャリアフィルムなどが貼り付けられていない。
【0020】
このようなフィルム状接着剤10は,例えば,ラミネート加工により半導体ウェハ12の裏面に貼り付けられる。より詳細には,フィルム状接着剤10は,ホットプレート20によって例えば90〜180℃に加熱された半導体ウェハ12の裏面に対して,圧着ロール24により例えば2秒間にわたり熱圧着されて,当該半導体ウェハ12の裏面に好適に貼り付けられる。なお,このようなラミネート温度および時間はかかる例に限定されず,フィルム状接着剤10の材質や厚さ,半導体ウェハ12の種類などに応じて,自由に変更可能である。
【0021】
次いで,ステップS12では,図2(b)に示すように,ダイシングブレード30などの切断手段により半導体ウェハ12がダイシングされる(ステップS12)。本ステップでは,まず,例えば,半導体ウェハ12の裏面に貼り付けられたフィルム状接着剤10の上に,さらに,ダイシングテープ32を貼り付けた後,半導体ウェハ12をチャックテーブル34に固定する。次いで,例えば,略リング形状のダイシングブレード30を高速回転させながら半導体ウェハ12に切り込ませて,半導体ウェハ12のストリートに沿って極薄のカーフを形成する。これにより,半導体ウェハ12およびフィルム状接着剤10を例えば格子状に切断(即ち,ダイシング)して,複数の半導体チップ14に分割することができる。
【0022】
かかるダイシング加工では,例えば,半導体ウェハ12を一度にフルカットしてしまうワンパスカットと,切り込み深さを変えずにダイシングブレード30を同一のカーフに複数回繰り返し通して切断する多度切り(2度切り,3度切りなど)のいずれを採用してもよい。しかし,例えば,多度切りで切断した場合の方が,ワンパスカットの場合よりも,後述するフィルム状接着剤10のバリ40の大きさを小さくできるので,多度切りの方がより好ましいといえる。
【0023】
このように,半導体ウェハ12をフィルム状接着剤10ごと切断することにより,フィルム状接着剤10付きの半導体チップ14を複数形成できる。かかる手法によれば,フィルム状接着剤10を半導体チップ14のサイズに合わせて切り出した上で貼り合わせるといった繁雑な作業がないので,貼り付け精度および生産性の面から非常に有用である。
【0024】
さらに,ステップS14では,図2(c)に示すように,フィルム状接着剤10付きの半導体チップ14が加熱処理される(ステップS14)。
【0025】
上記ステップS12において例えばダンシングブレード30などでフィルム状接着剤10を切断すると,図4に示すように,フィルム状接着剤10の切断面に,例えば,複数の略ヒゲ状のバリ40が生じてしまう。このバリ40の長さは,長いもので例えば1mm程度に達する場合もある。このようなバリ40があると,後述するワイヤボンディング工程で,例えば,ワイヤとパッドとを好適に接続できないため,LSIなどの半導体装置が不良品となったり,生産性が低下したりしてしまう。このため,かかるフィルム状接着剤10付き半導体チップ14をダイボンディングする前に,上記バリ40を低減する必要がある。
【0026】
そこで,本願発明者らは,鋭意努力して,フィルム状接着剤10を所定の温度に加熱処理することにより,その周囲に生じているバリ40を収縮させて,ワイヤボンディング工程に支障が生じない程度の大きさに低減できることに想到した。本ステップでは,かかる観点に基づいて,上記バリ40を加熱して収縮させるべく,半導体チップ14のフィルム状接着剤10に熱風を吹きつけるという加熱処理を採用した。
【0027】
詳細には,まず,上記ステップS12のダイシング加工によって形成されたフィルム状接着剤10付き半導体チップ14の1つを,ピックアップする。次いで,この半導体チップ14を,例えば,フィルム状接着剤10を上向きにしてガラスなどの平板52上に載置する。さらに,かかる状態で,例えば,ドライヤなどの熱風送風装置50を用いて,フィルム状接着剤10に向けて熱風を吹きつけて加熱する。この熱風による加熱温度は例えば140〜160℃であり,加熱時間は例えば2〜3秒程度である。なお,加熱温度は,かかる例に限定されず,バリが好適に収縮するとともに,半導体チップ14が耐えられる温度であれば,例えば,140℃以下若しくは160℃以上であってもよい。また,加熱時間も上記の例に限定されず,フィルム状接着剤10の材質や厚さなどに応じて増減させてもよい。
【0028】
このようにして,フィルム状接着剤10を加熱処理することにより,バリ40を好適に収縮させて低減することができる。かかる加熱処理は,上記のように比較的簡便で安価な熱風送風装置50を用いて実現できるとともに,その加熱方法も簡単かつ短時間で済むので,生産コストと生産性の面で優れる。
【0029】
その後,ステップS16では,図3(a)に示すように,半導体チップ14が基台60にダイボンディングされる(ステップS16)。上記ステップ14の加熱処理によってバリ40が低減されたフィルム状接着剤10付き半導体チップ14を,ピックアップ手段80にてピックアップして,例えば,ホットプレート62により加熱されたリードフレーム等の基台60の中央部(即ち,アイランド)に押圧する。この際,加熱温度は例えば160〜230℃であり,押圧力は例えば0.04〜1.3MPaであり,押圧時間は例えば1secである。
【0030】
このように,フィルム状接着剤10付き半導体チップ14を熱圧着させることにより,フィルム状接着剤10が溶融して接着剤として機能するので,半導体チップ14を基台60に接着する,即ち,ダイボンディングすることができる。かかるダイボンディングでは,接着層としてフィルム状接着剤10を用いているので,例えば,接着層の厚さが略均一となるとともに,半導体チップ14が傾いて接着されたり,接着剤が半導体チップ14の端からはみ出したりすることなく,半導体チップ14を基台60に高精度で接着できる。
【0031】
さらに,例えば,上記のようにして基台60上に接着された半導体チップ14の上面(即ち,表面)に,さらに別のフィルム状接着剤10付き半導体チップ14を同様にして接着してもよい。これにより,例えば1つのパッケージ内に複数の半導体チップ14を積層した例えばスタックドCSPなどの半導体装置を製造できる。かかるスタックドCSPを用いることにより,1つのパッケージ内に大量の回路を高集積化できるので,半導体装置の実装面積を低減することができる。
【0032】
次いで,ステップS18では,図3(b)に示すように,半導体チップ14がワイヤボンディングされる(ステップS18)。上記ステップS16でダイボンディングされた半導体チップ14のパッド(接続電極)72とパッケージの外部引き出し用端子74の間をボンディングワイヤ70で接続する。このとき,上記加熱処理によってバリ40が十分に低減されているため,ボンディングワイヤ70の接続を妨げることがない。このため,当該ワイヤボンディング処理を円滑かつ迅速に実行することができるので,ワイヤボンディング加工の精度および生産性が向上する。この結果,本ステップ後に例えばモールド成形してパッケージングすることでLSI等の半導体装置(図示せず。)が完成するが,かかる半導体装置の品質および製品歩留まりが向上する。
【0033】
以上のように,本実施形態にかかる半導体装置の製造プロセスは,ダイシング工程後,ダイボンディング工程前に,半導体チップ14を加熱処理加工している。かかる加熱処理加工を行うことにより,フィルム状接着剤10を切断した際に生じたバリ40を収縮させて十分に小さくできるので,後工程であるワイヤボンディング工程を良好に行うことができる。
【0034】
(第2の実施の形態)
次に,本発明の第2の実施形態にかかる半導体チップの加工方法について説明する。第2の実施形態にかかる半導体チップの加工方法は,第1の実施形態にかかる半導体チップの加工方法と比して,熱風を吹きつける方法が異なる点で相違するのみであり,その他の機能構成は略同一であるので,その説明は省略する。
【0035】
まず,図5に基づいて,本実施形態にかかるフィルム状接着剤10付き半導体チップ14の加熱処理の方法について説明する。なお,図5は,本実施形態にかかるフィルム状接着剤10付き半導体チップ14の加熱処理の方法を示す説明図である。
【0036】
図5(a)に示すように,上記図1のステップS12で説明したようなダイシング工程において,半導体ウェハ12は複数の半導体チップ14に分割される。この半導体チップ14は,ピックアップ手段80によってピックアップされて,ダイボンディング工程を行う装置の場所まで搬送される。
【0037】
本実施形態にかかる加熱処理は,図5(b)に示すように,上記ピックアップされ搬送途中の半導体チップ14に対し,例えば下方から熱風を吹きつけてフィルム状接着剤10を加熱する手法である。
【0038】
より詳細には,まず,例えば,ピックアップ手段80による搬送経路の例えば下方にドライヤ等の熱風送風装置50を配設しておく。次いで,ピックアップ手段80が1つの半導体チップ14の表面を例えば吸着して,半導体チップ14をピックアップして搬送する。さらに,熱風送風装置50は,自身の上部の位置まで半導体チップ14が搬送されてくると,半導体チップ14の裏面のフィルム状接着剤10に対して熱風を吹きつけて加熱する。この際の加熱温度と加熱時間は,例えば,上記第1の実施形態の場合と同様である。
【0039】
このような加熱処理により,フィルム状接着剤10の切断面に発生していたバリ40を,収縮させて低減することができる。さらに,ピックアップ手段50などの既存の装置を利用することにより,加熱処理に要する装置を簡素化できるとともに,装置数も低減できる。加えて,搬送途中に加熱処理を行うことにより,加熱処理専用の工程を設けなくて済むので,半導体装置製造プロセスの工程数を徒に増加させることがなく,作業が効率的になる。従って,上記のような加熱処理の手法を採用することにより,生産性の向上および生産コストの低減を図ることができる。
【0040】
(第3の実施の形態)
次に,本発明の第3の実施形態にかかる半導体チップの加工方法について説明する。第3の実施形態にかかる半導体チップの加工方法は,第1の実施形態にかかる半導体チップの加工方法と比して,加熱処理の手法が異なる点で相違するのみであり,その他の機能構成は略同一であるので,その説明は省略する。
【0041】
まず,図6に基づいて,本実施形態にかかるフィルム状接着剤10付き半導体チップ14の加熱処理の方法について説明する。なお,図6は,本実施形態にかかるフィルム状接着剤10付き半導体チップ14の加熱処理の方法を示す説明図である。
【0042】
図6に示すように,上記図1のステップS12で説明したようなダイシング工程後,ピックアップされた例えば1つの半導体チップ14は,例えば,フィルム状接着剤10を下向きにして,ガラスなどで形成された平板90上に載置される。さらに,この平板90は,例えば,ホットプレート92などの加熱手段上に載置されており,ホットプレート92が発する熱を半導体チップ14に伝導することができる。
【0043】
かかる構成により,ホットプレート92の発熱により例えば平板90に接触しているフィルム状接着剤10を加熱することができる。この際の,加熱温度は例えば140〜160℃であり,加熱時間は例えば2〜5秒程度である。なお,加熱温度は,かかる例に限定されず,バリが好適に収縮するとともに,半導体チップ14が耐えられる温度であれば,例えば,140℃以下若しくは160℃以上であってもよい。また,加熱時間も上記の例に限定されず,フィルム状接着剤10の材質や厚さなどに応じて増減させてもよい。
【0044】
また,かかる加熱処理では,例えば,ホットプレート92とフィルム状接着剤10を直接接触させて加熱するのではなく,双方の間に配された平板90を介して間接的に加熱処理している。これにより,フィルム状接着剤10を過度に加熱したり,溶融したフィルム状接着剤10がホットプレート92に付着したりすることを防止できるとともに,フィルム状接着剤10全体をむらなく均等に加熱できる。なお,平板90をガラス等の素材で構成するのは,例えば,ガラスが転熱性(熱伝導性)に優れた素材であるからであるが,平板90の素材はかかる例に限定されず,他の熱伝導性を有する素材であってもよい。また,ホットプレート92とフィルム状接着剤10を直接接触させて,加熱してもよい。
【0045】
上記のように,半導体チップ14のフィルム状接着剤10を加熱手段に接触させるという加熱処理によっても,フィルム状接着剤10の切断面に発生していたバリ40を,収縮させて低減することができる。さらに,かかる加熱処理方法によれば,フィルム状接着剤10を確実かつ均等に加熱することができるので,バリ40を効果的に低減することができる。
【0046】
なお,上記例では,半導体チップ14を平板90上に載置して加熱を行ったが,かかる平板90への半導体チップ14の載置およびピックアップを,上記第2の実施形態で説明したようなピックアップ手段80を用いて行ってもよい。これにより,ダンシング工程からダイボンディング工程に移行する途中で,各半導体チップ14の加熱処理を行うことができるので,生産性および生産コストの面から効率的である。
【0047】
(実施例)
次に,上記第1の実施形態にかかる半導体チップの加工方法(即ち,熱風吹きつけによる加熱処理方法)に基づいて,フィルム状接着剤10のバリ40を低減させる実験を行った結果について説明する。
【0048】
まず,本実施例にかかる加熱処理実験の実験条件について説明する。表1は,本実施例にかかる実験に用いたフィルム状接着剤10のスペックである。また,表2は,表1に示したようなフィルム状接着剤10を貼り付けた半導体ウェハ12をダイシング加工したときの加工条件である。
【0049】
【表1】
【0050】
【表2】
【0051】
本実験では,以上のような条件で切り出されたフィルム状接着剤10付きの半導体チップ14について,フィルム状接着剤10の切断面に生じたバリ40を顕微鏡で観察した。次いで,かかる半導体チップ14のフィルム状接着剤10に対して,ドライヤを用いて,加熱温度150℃,加熱時間2秒という条件で熱風を吹きつけて加熱処理を行った。さらに,このような加熱処理後に,再び,バリ40を顕微鏡で観察した。かかる観察結果を,図7に示す。なお,図7は,本実験結果として,加熱処理前および加熱処理後におけるフィルム状接着剤10のバリ40の状態変化を示す写真図である。
【0052】
図7に示すように,加熱処理前には200μm〜1mm程度もあったバリ40は,加熱処理後には,いずれも100μm以下と非常に小さくなっている。かかる実験結果によれば,熱風を吹きつけることにより,バリ40を熱収縮させて著しく小さくすることができるといえる。従って,上記第1の実施形態にかかる加熱処理により,フィルム状接着剤10のバリ40を十分に低減できることが実証されたといえる。
【0053】
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0054】
例えば,上記実施形態にかかるフィルム状接着剤10は,ポリイミド系樹脂などの粘着層のみの単層であったが,本発明はかかる例に限定されない。例えば,キャリアフィルム上にポリイミド系樹脂などの粘着剤を塗布して乾燥させた,キャリアフィルム付きのフィルム状接着剤10であってもよい。また,ダンシングテープの代用である多孔質基材上に粘着剤を塗布したものであってもよく,この場合には,上記ダイシング工程においてダイシングテープをフィルム状接着剤10上に貼り付けなくてもよい。
【0055】
また,上記第3の実施形態では,加熱手段としてホットプレート92を用いたが,本発明はかかる例に限定されない。加熱手段としては,接触させられたフィルム状接着剤10を加熱できるものであれば,いかなる装置であってもよい。なお,ここでいう接触とは,上記ガラス平板90などの中間部材を介した間接的な接触をも含むものである
【0056】
また,上記実施形態では,フィルム状接着剤10を加熱処理する方法として,熱風送風機50若しくはホットプレート92を用いた加熱処理方法であったが,本発明はかかる例に限定されない。フィルム状接着剤10の加熱方法としては,フィルム状接着剤10を所定の温度に加熱できる方法であれば,例えば,フィルム状接着剤10を熱した液体に接触させる,電磁波を用いて加熱する,ストーブなどの発熱器に接近させるなど,多様な方法であってもよい。
【0057】
【発明の効果】
以上説明したように,本発明によれば,ダイボンディング工程前に,半導体チップのフィルム状接着剤を加熱処理することにより,フィルム状接着剤を切断することによって生じたバリを収縮させて大幅に低減できる。このため,フィルム状接着剤付の半導体チップをワイヤボンディングするときに,上記バリがパッドに接触しなくなるので,ワイヤボンディングを良好に行うことができる。
【図面の簡単な説明】
【図1】図1は,第1の実施形態にかかるフィルム状接着剤の貼り付け工程かからワイヤボンディング工程に至るまでの半導体装置製造プロセスを示すフローチャートである。
【図2】図2は,第1の実施形態にかかる半導体装置製造プロセスの各工程における半導体ウェハまたは半導体チップの状態を示す説明図である。
【図3】図3は,第1の実施形態にかかる半導体装置製造プロセスの各工程における半導体ウェハまたは半導体チップの状態を示す説明図である。
【図4】図4は,フィルム状接着剤の周囲に発生したバリを裏面側と側面側から示す写真図である。
【図5】図5は,第2の実施形態にかかるフィルム状接着剤付き半導体チップの加熱処理の方法を示す説明図である。
【図6】図6は,第3の実施形態にかかるフィルム状接着剤付き半導体チップの加熱処理の方法を示す説明図である。
【図7】図7は,実験結果として,加熱処理前および加熱処理後におけるフィルム状接着剤のバリの状態変化を示す写真図である。
【図8】図8は,従来のフィルム状接着剤のバリがワイヤボンディングの妨げとなる態様を示す説明図である。
【符号の説明】
10 : フィルム状接着剤
12 : 半導体ウェハ
14 : 半導体チップ
30 : ダイシングブレード
40 : バリ
50 : 熱風送風装置
52 : 平板
60 : 基台
70 : ボンディングワイヤ
72 : パッド
74 : 外部引き出し用端子
80 : ピックアップ手段
90 : 平板
92 : ホットプレート
Claims (3)
- 表面に半導体素子が形成され,裏面にダイボンディング用のフィルム状接着剤が接着された半導体ウェハをダイシングして形成された半導体チップの加工方法であって,
前記半導体チップをダイボンディングする前に,前記半導体チップのフィルム状接着剤を加熱処理することを特徴とする,半導体チップの加工方法。 - 前記加熱処理として,前記半導体チップのフィルム状接着剤に熱風を吹きつけることを特徴とする,請求項1に記載の半導体チップの加工方法。
- 前記加熱処理として,前記半導体チップのフィルム状接着剤を加熱手段に接触させることを特徴とする,請求項1に記載の半導体チップの加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002234393A JP2004079597A (ja) | 2002-08-12 | 2002-08-12 | 半導体チップの加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002234393A JP2004079597A (ja) | 2002-08-12 | 2002-08-12 | 半導体チップの加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004079597A true JP2004079597A (ja) | 2004-03-11 |
Family
ID=32019216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002234393A Pending JP2004079597A (ja) | 2002-08-12 | 2002-08-12 | 半導体チップの加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004079597A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1146149A (ja) * | 1997-07-28 | 1999-02-16 | Alps Electric Co Ltd | 衛星放送受信用コンバーター |
JP2008187203A (ja) * | 2008-04-25 | 2008-08-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2015119068A (ja) * | 2013-12-19 | 2015-06-25 | 株式会社ディスコ | ウエーハの加工方法 |
KR20190118518A (ko) | 2018-04-10 | 2019-10-18 | 가부시기가이샤 디스코 | 피가공물의 절삭 방법 |
JP2021048150A (ja) * | 2019-09-17 | 2021-03-25 | 株式会社ディスコ | ウエーハの加工方法 |
-
2002
- 2002-08-12 JP JP2002234393A patent/JP2004079597A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1146149A (ja) * | 1997-07-28 | 1999-02-16 | Alps Electric Co Ltd | 衛星放送受信用コンバーター |
JP2008187203A (ja) * | 2008-04-25 | 2008-08-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2015119068A (ja) * | 2013-12-19 | 2015-06-25 | 株式会社ディスコ | ウエーハの加工方法 |
KR20190118518A (ko) | 2018-04-10 | 2019-10-18 | 가부시기가이샤 디스코 | 피가공물의 절삭 방법 |
JP2021048150A (ja) * | 2019-09-17 | 2021-03-25 | 株式会社ディスコ | ウエーハの加工方法 |
JP7355568B2 (ja) | 2019-09-17 | 2023-10-03 | 株式会社ディスコ | ウエーハの加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4471563B2 (ja) | 半導体装置の製造方法 | |
JP2994510B2 (ja) | 半導体装置およびその製法 | |
US7563642B2 (en) | Manufacturing method of a semiconductor device | |
US7202107B2 (en) | Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method | |
USRE42349E1 (en) | Wafer treating method for making adhesive dies | |
JP3429953B2 (ja) | 微細金属バンプの製造方法および製造装置 | |
JP4848153B2 (ja) | 半導体装置の製造方法 | |
US8124471B2 (en) | Method of post-mold grinding a semiconductor package | |
JP2004146727A (ja) | ウェーハの搬送方法 | |
JP2002076096A (ja) | 半導体素子のピックアップ方法 | |
TW201010027A (en) | Thin foil semiconductor package | |
JP2003234359A (ja) | 半導体装置の製造方法 | |
JPH09167779A (ja) | 半導体製造装置 | |
TWI320955B (en) | Method of making exposed pad ball grid array package | |
US7262114B2 (en) | Die attaching method of semiconductor chip using warpage prevention material | |
JPH10189690A (ja) | 半導体チップのピックアップ方法及びピックアップ装置 | |
JP2004079597A (ja) | 半導体チップの加工方法 | |
JP2004072037A (ja) | 半導体装置の製造方法 | |
US7028397B2 (en) | Method of attaching a semiconductor chip to a chip mounting substrate | |
JP2001313301A (ja) | ボンディング方法 | |
JP5054954B2 (ja) | 半導体装置の製造方法 | |
JP2005260154A (ja) | チップ製造方法 | |
JP2001308033A (ja) | ウエハ固定方法 | |
JP4544675B2 (ja) | 半導体装置の製造方法 | |
JP2004071608A (ja) | 半導体装置の製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |