JPH09167779A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH09167779A
JPH09167779A JP32554495A JP32554495A JPH09167779A JP H09167779 A JPH09167779 A JP H09167779A JP 32554495 A JP32554495 A JP 32554495A JP 32554495 A JP32554495 A JP 32554495A JP H09167779 A JPH09167779 A JP H09167779A
Authority
JP
Japan
Prior art keywords
chip
push
dicing tape
semiconductor
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32554495A
Other languages
English (en)
Inventor
Toyohiro Taya
谷 豊 宏 田
Koji Nishiyama
山 浩 二 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32554495A priority Critical patent/JPH09167779A/ja
Publication of JPH09167779A publication Critical patent/JPH09167779A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Die Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 低温剥離特性を有するダイシング用テープを
用いて、突き上げ機構による機械的な分離力を低減す
る。 【解決手段】 温度活性粘着剤によるダイシング用テー
プ4の上に接着された半導体ウェーハをダイシングによ
り分離して得られたチップ2を、ダイシング用テープ4
を介して押し上げる突き上げ機構7と、チップ2を真空
力により吸い上げるピックアップコレット8と、チップ
2真下のダイシング用テープ4を冷却する冷却配管9を
備え、チップ2の真下のダイシング用テープ4を冷却配
管9を介して冷却し、ダイシング用テープ4の接着力を
弱め、少ない力で、チップ2に与えられる機械的なスト
レスを低減しながら、チップ2をダイシング用テープ4
から分離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造装置に係
り、特にダイシング用の接着テープを用いて固定した半
導体ウェーハをダイシングして複数の半導体チップ(S
iペレット)となし、各半導体チップをダイボンディン
グする前にダイシングテープから分離するための装置の
構造に関する。
【0002】
【従来の技術】図2は、半導体ウェーハのダイシングの
様子を説明するための断面図である。図において示すよ
うに、半導体ウェーハのダイシング時には、半導体ウェ
ーハSWをダイシング用テープ4の上に接着固定し、こ
の状態でダイシング用カッタ1により半導体ウェーハを
ダイシングして、複数の半導体チップ2にする。この場
合、ダイシング用カッタ1により、ダイシング用テープ
4にもカット部5が形成される。
【0003】以上のようにして、半導体ウェーハはチッ
プ2に分割されるが、次のダイボンディング工程に移る
際に、チップ2をダイシング用テープ4から分離する必
要がある。
【0004】このために、従来、図3に示す装置が用い
られていた。図3に示すように、この従来の装置は、チ
ップ2をダイシング用テープ4から分離し、ピックアッ
プする機構である。
【0005】さて、ダイシング用テープ4は、通常塩化
ビニール基材を用いており、機械的にダイシング用テー
プ4とチップ2を分離することが可能なような接着剤を
用いている。
【0006】そして、ダイボンディングにおける分離過
程では、図3(A)に示すように、ダイボンダDBのと
ころまで搬送されてきた半導体ウェーハSWは、ダイシ
ングを終了し、半導体チップ2がダイシング用テープ4
上に接着されたままの状態にある。この半導体ウェーハ
SWは、ダイボンダのウェーハキャリア3に載せられ、
ピックアップコレット8の真下で、突き上げ機構6の中
央部の真上にチップ2が位置するようにセットされる。
この突き上げ機構6の平面図は図3(B)に示される。
【0007】即ち、この機構6は円球状の本体10を有
する。この本体10の中央部分にピン案内溝10Aが穿
けられており、この溝10A内に突き上げピン7が上下
動可能に配置されている。この溝10Aのまわりには、
バキューム孔10B、10Bが穿けられている。これら
の孔10Bは、図示せぬ真空装置で負圧にひかれ、ダイ
シング用テープ4を吸着、固定する。この状態におい
て、図4に示すように、ピックアップコレット8が下降
してチップ2に接触する。この後、突き上げ機構6の突
き上げピン7がチップ2の下のダイシング用テープ4を
突き破りチップ2を突き上げる。そして、ピックアップ
コレット8に接続されたバキュームの吸引力と突き上げ
ピン7による突き上げ力により、チップ2をダイシング
用テープ4より分離する。
【0008】さて、ダイシング用テープ4の接着力は、
ダイボンディングを行うチップサイズの要求で決定され
る。現在、最も多く用いられているダイシング条件は、
図2に示すように、チップ2を完全にカットし、ダイシ
ング用テープ4にもカット部5を残すようなフルカット
方式が主流である。このため、当然、大きなサイズのチ
ップは接着面積が大きいので、接着力は弱くてよく、逆
に小さなサイズのチップは接着力を強くする必要があ
る。
【0009】さて、フルカットの場合、接着力が弱い
と、ダイシングによる切削時の冷却水、ならびにダイシ
ング条件などで、ダイシング用テープ4のチップ2が飛
散する。このため、ダイシング時には、ダイシング用テ
ープ4の接着力は強い程、作業は安定する。
【0010】ところが、接着力の強いダイシング用テー
プ4を用いると、図4に示すように、ダイボンディダに
備えられる突き上げ機構6の突き上げピン7による突き
上げ力を要求されるため、ダイシング用テープ4を突き
破るに十分な鋭角を有する突き上げピン7が必要とな
る。
【0011】
【発明が解決しようとする課題】従来の半導体製造装置
は、以上のように構成されているので、以下に述べるよ
うな問題点がある。
【0012】最近の半導体装置は、パッケージが多様化
が進んでおり、これに伴い、半導体ウェーハおよびこれ
から切り出されるチップに、薄さが要求される製品も増
えている。つまり、薄いチップになると、当然、機械的
な強度は弱くなる。
【0013】したがって、ダイボンダDBにおいて、チ
ップ2をダイシング用テープ4から分離するために、突
き上げピン7によりチップ2に強い突き上げ力が加わる
と、チップ2自体が割れ易く、また割れないまでも、突
き上げピン7による突き上げ力によるストレスが残り、
後の工程のワイヤーボンディングおよびプラスチックモ
ールドでの応力の影響で、割れる可能性が高い。更に、
信頼性評価時にも、チップ割れや、電気的な特性の劣化
などに結びつき、品質や信頼性の上でも問題が多い。
【0014】更に、チップ2をダイシング用テープ4か
ら機械的に分離する場合、多くのチップ2は、裏面をラ
ップしているため、面が荒れており、ダイシング用テー
プ4の接着剤に含まれる微量の不純物がチップ2の裏面
に残渣として残り、信頼性に与える影響も無視できな
い。
【0015】本発明は、上記のような従来技術の問題点
を解消し、低温剥離特性を有するダイシング用テープを
半導体ウェーハの裏面に張りつけて、ダイシング時は接
着強度を十分に確保し、ダイボンディングに際して、チ
ップをダイシング用テープから分離する場合に、冷却機
構によりダイシング用テープ接着力を弱め、突き上げ機
構による機械的な分離力を低減することにより、半導体
チップの割れや、機械的なストレスによる信頼性低下、
ならびにダイシング用テープ4からの不純物の残渣によ
る信頼性低下を防止することを可能とした半導体製造装
置を提供することを目的とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、ダイシング用テープ上に接着剤によって接着された
半導体ウェーハをダイシングして得られた半導体チップ
を、前記ダイシング用テープを介して突き上げる突き上
げ機構を有するダイボンダを備え、このダイボンダは、
前記テープ上に接着された状態の前記半導体チップ及び
前記接着剤を冷却可能に構成されている、半導体製造装
置を提供するものである。
【0017】半導体チップをダイシング用テープから分
離する場合に、半導体チップとダイシング用テープを冷
却するようにして、ダイシング用テープの接着力を弱
め、半導体チップに与えられる機械的なストレスを低減
しながら、小さな力で、半導体チップをダイシング用テ
ープから分離することを可能にしている。
【0018】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を説明する。
【0019】図1は本発明の一実施例に係る半導体製造
装置の側面図である。図において示すように、突き上げ
機構6の中には、冷却装置10から冷却媒体を循環させ
られる冷却配管9が組み込まれている。この場合の冷却
媒体としては、水または他の溶液が用いられる。一方、
冷却装置10としては、市販の小型ハンディクーラが適
用可能である。
【0020】一方、ダイシング用テープ4としては、低
温において接着力の弱い、低温剥離性のある接着剤のも
のが用いられる。このような接着剤は、温度活性粘着剤
と呼ばれ、温度対接着力の関係は、図5に示すように、
常温および高温では接着力が強く、低温ではその接着力
が極度に低下するような特性となっている。そして、こ
のような接着剤を低密度ポリエチレン基材に塗布するこ
とによって、ダイシング用テープ4を構成する。
【0021】したがって、突き上げ機構6に冷却配管9
を組み込むことにより、チップ2の真下のダイシング用
テープ4は冷却され、その接着力を弱められる。
【0022】その結果、突き上げ機構6でダイシング用
テープ4とその上のチップ2を持ち上げ、ピックアップ
コレット8の真空吸引力でチップ2を吸い上げながら、
突き上げピン7をダイシング用テープ4を突き破りなが
ら、チップ2を突き上げる。この場合、ダイシング用テ
ープ4の接着力は冷却配管9の冷却作用により弱められ
ているため、チップ2は容易にダイシング用テープ4か
ら分離される。そして、この場合に必要な突き上げピン
7による突き上げ力も小さくてよく、また突き上げピン
7の先端部も鋭角にする必要がない。
【0023】このため、ダイシング用テープ4からチッ
プ2を分離する場合に、チップ2に係る機械的なストレ
スが低減でき、結果として、チップ2の割れを防止で
き、更にチップ2裏面への接着剤の残渣を低減できる。
【0024】その結果、チップ2の信頼性を大幅に向上
でき、チップ2の厚さも薄くできるので、様々な半導体
装置への適用が可能となる。
【0025】なお、上記実施例では、突き上げ機構6に
冷却配管9を配置して、突き上げ機構6によるダイシン
グ用テープ4の冷却を例示したが、本発明の実施はこれ
に限定されるものではなく、空冷式やその他の冷却機構
を用いた構成としてもよいことはもちろんである。ま
た、ダイシング後のシリコンウェーハをダイボンダにセ
ットすることにより、シリコンウェーハは自動的に冷却
される。この冷却を用いたものでもよい。
【0026】
【発明の効果】本発明の半導体製造装置は、以上のよう
に構成されるので、ダイボンディング工程において、半
導体チップをダイシング用テープから分離する際の、チ
ップに加わる機械的な力、ストレスを低減でき、またチ
ップ裏面に接着剤の残渣が残るのを防止できるので、チ
ップの割れを防止できると共に機械的なストレスが残る
ことによる信頼性の低下を防止でき、結果として半導体
製品の歩留を向上できる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体製造装置の側面
図である。
【図2】従来の半導体製造装置の側面図である。
【図3】図2の装置の動作状態を説明するための側面図
である。
【図4】一般的なダイシング装置の断面図である。
【図5】温度活性粘着剤の温度対接着力の特性図であ
る。
【符号の説明】
1 ダイシング用カッタ 2 チップ 3 ウェーハキャリア 4 ダイシング用テープ 5 カット部 6 突き上げ機構 7 突き上げピン 8 ピックアップコレット 9 冷却配管 10 冷却装置

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】ダイシング用テープ上に接着剤によって接
    着された半導体ウェーハをダイシングして得られた半導
    体チップを、前記ダイシング用テープを介して突き上げ
    る突き上げ機構を有するダイボンダを備え、このダイボ
    ンダは、前記テープ上に接着された状態の前記半導体チ
    ップ及び前記接着剤を冷却可能に構成されている、半導
    体製造装置。
  2. 【請求項2】前記ダイボンダは、前記冷却を積極的に行
    う冷却機構を有する、請求項1の半導体製造装置。
  3. 【請求項3】前記ダイボンダは、前記テープ上に接着さ
    れた状態の前記半導体チップ及び前記接着剤を、前記テ
    ープが前記半導体チップと共に搬送されて、セットされ
    ることによって、自動的に前記冷却を行うものである、
    請求項1の半導体製造装置。
  4. 【請求項4】温度活性粘着剤によってダイシング用テー
    プの上に接着された半導体ウェーハをダイシングにより
    分離して得られた半導体チップを、前記ダイシング用テ
    ープを通して突き上げる突き上げピンを有する突き上げ
    機構と、 前記半導体チップを真空力により吸い上げるピックアッ
    プコレットと、 前記半導体チップの真下の前記ダイシング用テープを冷
    却する冷却手段と、 を備えることを特徴とする半導体製造装置。
  5. 【請求項5】前記冷却手段が、前記突き上げ機構の中に
    組み込まれている、請求項4の半導体製造装置。
  6. 【請求項6】前記冷却手段が、前記突き上げ機構の中に
    組み込まれている冷却配管と、この冷却配管に冷媒を供
    給する冷却器とで構成される、請求項4の半導体製造装
    置。
  7. 【請求項7】前記突き上げピンが、半導体チップに機械
    的なストレスを与えない程度の鈍角状先端を有する、請
    求項4の半導体製造装置。
  8. 【請求項8】前記突き上げピンの突き上げ力が、前記半
    導体チップに機械的なストレスを与えない程度の力に抑
    制される、請求項4の半導体製造装置。
JP32554495A 1995-12-14 1995-12-14 半導体製造装置 Pending JPH09167779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32554495A JPH09167779A (ja) 1995-12-14 1995-12-14 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32554495A JPH09167779A (ja) 1995-12-14 1995-12-14 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH09167779A true JPH09167779A (ja) 1997-06-24

Family

ID=18178078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32554495A Pending JPH09167779A (ja) 1995-12-14 1995-12-14 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH09167779A (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901154A2 (en) * 1997-09-04 1999-03-10 Hitachi, Ltd. Method and system for mounting semiconductor device, semiconductor device separating system, and method for fabricating IC card
JP2001168064A (ja) * 1999-12-09 2001-06-22 Disco Abrasive Syst Ltd ペレット押上部材及びペレットピックアップ装置
US6352073B1 (en) 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
CN100452287C (zh) * 2004-08-05 2009-01-14 株式会社迪斯科 安装在晶片上的粘接膜的断裂方法及断裂装置
JP2009206134A (ja) * 2008-02-26 2009-09-10 Panasonic Corp チップのピックアップ方法
JP2010251480A (ja) * 2009-04-14 2010-11-04 Furukawa Electric Co Ltd:The 半導体装置の製造方法及びウエハ加工用テープ
JP2011077098A (ja) * 2009-09-29 2011-04-14 Disco Abrasive Syst Ltd ダイボンダ装置
JP2011119365A (ja) * 2009-12-01 2011-06-16 Citizen Electronics Co Ltd 半導体製造方法
JP2015126082A (ja) * 2013-12-26 2015-07-06 株式会社デンソー 半導体チップのピックアップ方法
CN105789127A (zh) * 2015-01-14 2016-07-20 英飞凌科技奥地利有限公司 脆化装置,拾取系统和拾取芯片的方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024990A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024971A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024991A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024989A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024970A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024987A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024966A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024968A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024969A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024986A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024988A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020202257A (ja) * 2019-06-07 2020-12-17 株式会社ディスコ ウェーハの加工方法
JP2020202230A (ja) * 2019-06-07 2020-12-17 株式会社ディスコ ウェーハの加工方法
JP2021068723A (ja) * 2019-10-17 2021-04-30 株式会社ディスコ ウェーハの加工方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901154A2 (en) * 1997-09-04 1999-03-10 Hitachi, Ltd. Method and system for mounting semiconductor device, semiconductor device separating system, and method for fabricating IC card
EP0901154A3 (en) * 1997-09-04 2002-09-11 Hitachi, Ltd. Method and system for mounting semiconductor device, semiconductor device separating system, and method for fabricating IC card
US6629553B2 (en) 1997-09-04 2003-10-07 Hitachi, Ltd. Method and system for mounting semiconductor device, semiconductor device separating system, and method for fabricating IC card
US6352073B1 (en) 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
US6739326B2 (en) 1998-11-12 2004-05-25 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
JP2001168064A (ja) * 1999-12-09 2001-06-22 Disco Abrasive Syst Ltd ペレット押上部材及びペレットピックアップ装置
CN100452287C (zh) * 2004-08-05 2009-01-14 株式会社迪斯科 安装在晶片上的粘接膜的断裂方法及断裂装置
US7602071B2 (en) 2004-08-05 2009-10-13 Disco Corporation Apparatus for dividing an adhesive film mounted on a wafer
JP2009206134A (ja) * 2008-02-26 2009-09-10 Panasonic Corp チップのピックアップ方法
JP2010251480A (ja) * 2009-04-14 2010-11-04 Furukawa Electric Co Ltd:The 半導体装置の製造方法及びウエハ加工用テープ
JP2011077098A (ja) * 2009-09-29 2011-04-14 Disco Abrasive Syst Ltd ダイボンダ装置
JP2011119365A (ja) * 2009-12-01 2011-06-16 Citizen Electronics Co Ltd 半導体製造方法
JP2015126082A (ja) * 2013-12-26 2015-07-06 株式会社デンソー 半導体チップのピックアップ方法
CN105789127A (zh) * 2015-01-14 2016-07-20 英飞凌科技奥地利有限公司 脆化装置,拾取系统和拾取芯片的方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024990A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024971A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024991A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024989A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024970A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024987A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024966A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024968A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024969A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024986A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024988A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020202257A (ja) * 2019-06-07 2020-12-17 株式会社ディスコ ウェーハの加工方法
JP2020202230A (ja) * 2019-06-07 2020-12-17 株式会社ディスコ ウェーハの加工方法
JP2021068723A (ja) * 2019-10-17 2021-04-30 株式会社ディスコ ウェーハの加工方法

Similar Documents

Publication Publication Date Title
JPH09167779A (ja) 半導体製造装置
US7563642B2 (en) Manufacturing method of a semiconductor device
US6882036B2 (en) Apparatuses for forming thin microelectronic dies
US4850780A (en) Pre-peel die ejector apparatus
US6184109B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
US6949158B2 (en) Using backgrind wafer tape to enable wafer mounting of bumped wafers
EP1465247A1 (en) Manufacturing method of semiconductor device
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
US20020037631A1 (en) Method for manufacturing semiconductor devices
TW200539302A (en) Peeling device for chip detachment
US20020025656A1 (en) Semiconductor chip pick-up method
JPH1140520A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JPH06163798A (ja) 半導体パッケージ及びその製造方法
JP2000138277A (ja) 半導体チップユニットのウェ―ハからのピックアップ方法及びピックアップシステム
JP2006191144A (ja) ピックアップ装置及びピックアップ方法
JP2000294522A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
JP2004146487A (ja) 半導体装置の製造方法
JPH10189690A (ja) 半導体チップのピックアップ方法及びピックアップ装置
JP2001060591A (ja) 半導体装置の製造方法
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
US7241642B2 (en) Mounting and dicing process for wafers
JP2000195826A (ja) ウェ―ハの分割方法及び半導体装置の製造方法