JP2001093864A - 半導体ウェーハ固定治具及び半導体装置の製造方法 - Google Patents

半導体ウェーハ固定治具及び半導体装置の製造方法

Info

Publication number
JP2001093864A
JP2001093864A JP26991499A JP26991499A JP2001093864A JP 2001093864 A JP2001093864 A JP 2001093864A JP 26991499 A JP26991499 A JP 26991499A JP 26991499 A JP26991499 A JP 26991499A JP 2001093864 A JP2001093864 A JP 2001093864A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
holes
semiconductor
fixing jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26991499A
Other languages
English (en)
Inventor
Keisuke Tokubuchi
圭介 徳渕
Hideo Numata
英夫 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26991499A priority Critical patent/JP2001093864A/ja
Publication of JP2001093864A publication Critical patent/JP2001093864A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 薄厚研削時や搬送時のウェーハの割れやチッ
ピング等による品質劣化を抑制でき、更に低コスト化が
図れる半導体ウェーハ固定治具及び半導体装置の製造方
法を提供すること。 【解決手段】 ウェーハ固定治具２２は、表面に複数の
貫通孔を有し、少なくとも半導体ウェーハ以上のサイズ
のプレート２３と、このプレート上に設けられ、プレー
トの貫通孔に対応する位置にそれぞれ設けられた貫通孔
２５及びこれらの貫通孔に隣接して設けられた複数の未
貫通孔２６とを有する樹脂２４とを具備している。この
ウェーハ固定治具を、樹脂面を下にしてウェーハ２０の
主表面２０’上に載置し、プレート上から圧力を加える
ことにより、樹脂２４を押圧して未貫通孔内の空気を押
し出し、未貫通孔に発生した負圧によりウェーハをウェ
ーハ固定治具に吸着して保持することを特徴としてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体ウェーハ
固定治具及び半導体装置の製造方法に関するもので、特
に半導体ウェーハを個々のチップに切断分離し、パッケ
ージに封止するまでの一連の工程で用いられるウェーハ
固定治具、及びこのウェーハ固定治具を用いた半導体装
置の製造方法に係り、半導体ウェーハの大口径化や薄厚
化を進める上で好適なものである。
【０００２】
【従来の技術】半導体装置の製造工程は、半導体ウェー
ハ（半導体基板）上に種々の半導体素子のパターンを形
成する工程と、このウェーハを個々のチップに切断分離
し、パッケージに封止する工程とに大別できる。近年、
製造コストの低減を図るためにウェーハの大口径化が推
進されるとともに、実装密度を高めるためにパッケージ
の小型薄厚化が望まれている。
【０００３】従来は、薄厚化したパッケージに封止する
ために、ウェーハを個々のチップに切断分離するのに先
立って、ウェーハのパターン形成面（主表面）の反対側
の面（ウェーハの裏面）を砥石による研削及び遊離砥粒
による研磨等により除去して薄くし、その後ダイシング
して切断分離している。研削時には、ウェーハのパター
ン形成面に粘着性のシートを貼り付けたり、レジスト等
を塗布することによって保護している。この後、上記ウ
ェーハの主表面に形成された切断分離（ダイシング）ラ
イン領域に溝を形成する。この溝を形成する際には、ダ
イヤモンドスクライバー、ダイヤモンドブレード、ある
いはレーザースクライバー等を用いている。上記ダイシ
ング工程には、ウェーハ単体でこのウェーハの厚さの１
／２までダイシングまたはウェーハが３０μｍ程度残る
状態までダイシングを行うハーフカット法、ウェーハの
裏面に粘着性のシートを貼り付けて同様にダイシングす
るハーフカット法、粘着性のシートを２０〜３０μｍ程
度まで切り込み、ウェーハ厚全てを切断するフルカット
法等が用いられる。上記ハーフカット法は、分割作業が
必要とされ、ウェーハ単体の場合にはウェーハを柔軟性
のあるフィルム等に挟み、ローラー等で外力を加えて分
割する。シートに貼り付けた場合には、テープ越しにロ
ーラーその他で外力を加え分割する。
【０００４】分割されたチップは、ダイボンディング装
置に設けられているピックアップニードルによってシー
ト裏面を突き上げ、このシートを貫通してチップ裏面に
ニードル（針）を直接接触させ、更に持ち上げてチップ
をシートから引き離す。引き離されたチップは、コレッ
トと呼ばれるツールでチップ表面を吸着し、リードフレ
ームのアイランドにマウントした後、ワイヤボンディン
グを行ってチップの各パッドとリードフレームのインナ
ーリード部とを電気的に接続し、パッケージに封止して
いる。上記チップのアイランドへのマウント方法として
は、アイランドへ導電性ペーストを予め塗布しておく方
法、金−シリコンの共晶を利用してマウントする方法、
及びウェーハの裏面に金属の薄膜を蒸着し、半田を用い
てマウントする方法等がある。
【０００５】図２０乃至図２５はそれぞれ、上述したよ
うな従来の半導体装置の製造方法について説明するため
のもので、図２０はウェーハに表面保護テープを貼り付
ける工程、図２１はウェーハの裏面の研削及び研磨工
程、図２２は表面保護テープを剥がす工程、図２３
（ａ）、（ｂ）はウェーハを固定用シートに固着する工
程、図２４はウェーハのダイシング工程、図２５は分離
したチップをピックアップする工程をそれぞれ示してい
る。
【０００６】図２０乃至図２５において、１は各種の半
導体素子が形成されたウェーハ、１’はパターン形成面
（ウェーハ１の主表面）、２はポーラスチャックテーブ
ル、３はパターン形成面の保護テープ、４は貼り付けロ
ーラー、５は裏面研削用のチャックテーブル、６は研削
用砥石、７は表面保護テープ３を剥がすためのテープ、
８はフラットリング、９はウェーハの固定用シート、１
０はダイシング用チャックテーブル、１１はダイシング
用ブレード、１２は切断分離後のチップ、１３はピック
アップニードルである。
【０００７】まず、図２０に示すように、素子形成が終
了したウェーハ１の裏面をポーラスチャックテーブル２
上に固定し、貼り付けローラー４を回転させながら図示
矢印方向に移動させて、表面保護テープ３をウェーハ１
のパターン形成面１’に貼り付ける。次に、図２１に示
すように、上記表面保護テープ３を貼り付けたパターン
形成面１’を下にしてチャックテーブル５に固定し、ウ
ェーハ１の裏面を研削用砥石６で所定の厚さ（完成時の
最終的なチップ厚）まで研削及び研磨する。その後、図
２２に示すように、表面保護テープ３にこのテープ３を
剥がすためのテープ７を貼り付け、パターン形成面１’
から表面保護テープ３を剥離する。次に、図２３（ａ）
に示すようなフラットリング８をウェーハの固定用シー
ト９に固着してシート９の弛みや皺などの発生を防止し
た状態で、チップが飛び散らないように及び搬送性を確
保するために、図２３（ｂ）に示す如くフラットリング
８の開口内のシート（ダイシングテープ）９上にウェー
ハ１を固着する。そして、上記チップ１を固着したシー
ト９とフラットリング８をダイシング用のチャックテー
ブル１０に固定し、ダイシング用ブレード１１でダイシ
ング（フルカット）して個々のチップ１２に切断分離す
る（図２４参照）。次に、図２５に示すようにシート９
の下方からピックアップニードル１３をチップ１２の裏
面側に当て、上方に押圧してシート９を貫通させること
により、個々のチップ１２をシート９から剥離する。そ
の後、図示しないが例えばリードフレームのアイランド
に導電性ペースト等のダイボンディング用接着剤を用い
てマウントし、リードフレームのインナーリード部とチ
ップ１２の各パッドとをワイヤボンディングし、樹脂製
やセラミック製のパッケージに封止して半導体装置を完
成する。
【０００８】しかしながら、上記のような半導体装置の
製造方法では、下記（ａ）〜（ｃ）に示すような問題が
ある。
【０００９】（ａ）薄厚研削時にウェーハが割れ易い。
保護テープを貼り付けて研削を行っても、研削時の歪み
によりウェーハが反ってしまい、このために研削装置内
での搬送時に引っ掛かったりして破損する。
【００１０】また、ウェーハが薄くなったり大口径化さ
れるに従いウェーハの強度が低下するため、現状のよう
にウェーハを薄くした後、ウェーハを単体で搬送して種
々の処理を施す方法では、ウェーハがたわんで破損する
確率が高くなる。例えば、ウェーハ外周を保持して中央
に重りを乗せた場合の耐荷重は、径が８インチ、そして
４００μｍの厚さのウェーハで約５０Ｎ、８インチ径、
２００μｍ厚では約１５Ｎと約１／３にまで低下する。
【００１１】（ｂ）パターン形成面の保護とダイシング
時のウェーハ保持用として二枚のシートを使用するた
め、これらの貼り付け、剥離、貼り付けと工程がそれぞ
れ必要となり、材料費が高くなり製造工程も増加する。
【００１２】（ｃ）ダイシングを行った場合、ウェーハ
の裏面側のチッピングが大きくなり、チップの抗折強度
の低下を招く。しかも、従来は種々の特性モニター用の
トランジスタ、抵抗、コンデンサー等（これらをＴＥ
Ｇ：Test Element Groupと称する）をチップ内に配置し
ていたが、近年は高集積化を図るためにダイシングライ
ン上に配置されるようになった。周知の通り、これらの
素子は酸化膜、アルミニウム等で構成されており、ダイ
ヤモンドブレードを用いてダイシングを行う際に、砥石
の目詰まりを起こし易く、切れ味を阻害する材料であ
る。このため、ダイシングライン上にＴＥＧが配置され
ている場合には、ウェーハの裏面側のチッピングが更に
大きくなる。一般に半導体基板として使用されている材
料はシリコンやＧａＡｓ等の脆性材であるために、クラ
ック等が存在すると抗折強度の低下を招きやすい。
【００１３】このような問題を解決する技術として、ウ
ェーハの表面パターン側から所定の深さに切り込みを入
れた後、ウェーハの裏面を研磨することにより個々のチ
ップに分割する半導体ウェーハの分割方法（先ダイシン
グ方式）が提案されている。
【００１４】この先ダイシング方式による半導体ウェー
ハの分割方法について、図２６乃至図２９を用いて説明
する。図２６はウェーハのダイシング工程、図２７はウ
ェーハに表面保護テープを貼り付ける工程、図２８はウ
ェーハの裏面の研削及び研磨工程、図２９は分離したチ
ップをピックアップする工程をそれぞれ示している。
【００１５】まず図２６に示すように、素子形成が終了
したウェーハ１の裏面をダイシング用のチャックテーブ
ル１０に固定し、ウェーハ１にダイシング用ブレード１
１で所定の深さまで切り込みを入れる。そして、裏面研
削でチップが完全に分離するため、研削後のウェーハ
（分割されたチップ）の搬送及び裏面研削時におけるウ
ェーハ表面の半導体素子の保護を兼ねて、図２７に示す
ようにウェーハ１のパターン形成面１’に表面保護テー
プ３を貼り付ける。次に、図２８に示すように、上記表
面保護テープ３を貼り付けたパターン形成面１’を下に
してチャックテーブル５に固定し、ウェーハ１の裏面を
研削用砥石６で所定の厚さ（完成時の最終的なチップ
厚）まで研削及び研磨することにより、個々のチップ１
２に切断分離する。その後、ピックアップ工程及び続く
ダイボンディング工程に受け渡すために、通常の裏面研
削工程からダイボンディング工程と同じ形態に合わせて
表面保護テープ３を剥離してフラットリングに張り替え
る（転写する）。すなわち、図２９に示すように、フラ
ットリング８の開口内のシート９上にチップ１を固着す
る。そして、シート９の下方からピックアップニードル
１３をチップ１２の裏面側に当てて上方に押圧し、シー
ト９を貫通させることにより、個々のチップ１２をシー
ト９から剥離する。その後は前述したように、リードフ
レーム等へのダイボンディング工程、ワイヤボンディン
グ工程、そしてパッケージへの封止工程を行うことによ
り半導体装置を完成する。
【００１６】しかしながら、この先ダイシング方式によ
る半導体ウェーハの分割方法でも、裏面研削を行ってか
らダイシングする方式と同様に、分割されたチップ１２
をフラットリング８のシート９から剥がす際に、シート
９の裏面から突き上げ治具（ピックアップニードル１
３）でシート９を変形させて剥がす必要がある。このシ
ート９はウェーハの素子形成面に貼り付けられており、
素子形成面を突き上げ治具で突き上げるため、半導体素
子へダメージが発生する恐れがある。
【００１７】また、表面保護テープ３やフラットリング
８に貼り付けるシート（ダイシングテープ）９などの部
材も、前述した先に裏面研削を行う方式と変わらず、間
材にかかるコストは同様である。
【００１８】
【発明が解決しようとする課題】上記のように従来の半
導体装置の製造方法は、薄厚研削時や搬送時にウェーハ
が割れやすく、ダイシングを行った場合にウェーハの裏
面側のチッピングが大きくなり、チップの抗折応力の低
下を招くという問題があった。
【００１９】この問題を解決するために、ウェーハの素
子形成面に切り込みを入れた後、裏面を研磨して個々の
チップに分割する方法が提案されているが、ピックアッ
プする際に半導体素子にダメージを与えたり、搬送時に
チップ間で干渉してチッピング等の品質劣化が発生する
という問題があった。
【００２０】また、どちらの方式にしても高価な表面保
護テープやダイシングテープが必要であり、間材にコス
トがかかるという問題もあった。
【００２１】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、薄厚研削時や搬
送時のウェーハの割れやチッピング等の品質劣化を抑制
でき、更に低コスト化が図れる半導体ウェーハ固定治具
及び半導体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】この発明の請求項１に記
載した半導体ウェーハ固定治具は、表面に複数の貫通孔
を有し、少なくとも半導体ウェーハ以上のサイズのプレ
ートと、前記プレート上に設けられ、前記プレートの貫
通孔に対応する位置にそれぞれ設けられた貫通孔と、こ
れらの貫通孔に隣接して設けられた複数の未貫通孔とを
有する吸着部材とを具備してなり、前記半導体ウェーハ
の半導体素子形成面上に、前記吸着部材が設けられた面
を下にして戴置し、前記プレートの裏面側から圧力を与
える事により該吸着部材を押圧して未貫通孔内の空気を
少なくとも一部除去し、これら未貫通孔内に発生した負
圧により該半導体ウェーハを吸着して保持することを特
徴としている。
【００２３】請求項２に示すように、請求項１記載の半
導体ウェーハ固定治具において、前記貫通孔及び未貫通
孔はそれぞれ、前記半導体ウェーハ内の１つのチップサ
イズよりも小さく、１つのチップあたり少なくともそれ
ぞれ１個設けられていることを特徴としている。
【００２４】請求項３に示すように、請求項１または２
記載の半導体ウェーハ固定治具において、前記プレート
は、鉄、ステンレス、ガラス及び樹脂からなるグループ
の中から選択された１つの材料であることを特徴として
いる。
【００２５】請求項４に示すように、請求項１乃至３い
ずれか１項記載の半導体ウェーハ固定治具において、前
記吸着部材は、樹脂系またはゴム系の材料からなること
を特徴としている。
【００２６】請求項５に示すように、請求項１乃至４い
ずれか１項記載の半導体ウェーハ固定治具において、前
記貫通孔は六角形の角と中心に位置するように配置さ
れ、前記未貫通孔は前記貫通孔の間に配置されることを
特徴としている。
【００２７】この発明の請求項６記載の半導体装置の製
造方法は、半導体素子が形成された半導体ウェーハのダ
イシングラインまたはチップ分割ラインに沿って、該半
導体素子の形成面側から完成時のチップの厚さよりも深
い溝を形成する工程と、表面に複数の貫通孔を有し、少
なくとも半導体ウェーハよりサイズが大きいプレート
と、前記プレート上に設けられ、前記プレートの貫通孔
に対応する位置にそれぞれ設けられた貫通孔と、これら
の貫通孔に隣接して設けられた複数の未貫通孔とを有す
る吸着部材とを具備してなるウェーハ固定治具を、前記
半導体ウェーハの半導体素子形成面上に、前記吸着部材
が設けられた面を下にして戴置する工程と、前記半導体
ウェーハ固定治具の裏面から圧力を印加し、前記吸着部
材を押圧して未貫通孔内の空気を少なくとも一部除去
し、これら未貫通孔内に発生した負圧により該半導体ウ
ェーハを吸着して保持する工程と、前記半導体ウェーハ
を吸着して保持した前記半導体ウェーハ固定治具を裏面
研削装置へ搬送し、該裏面研削装置のチャックテーブル
に設置する工程と、前記チャックテーブルからの真空引
きにより、前記半導体ウェーハ固定治具の貫通孔を介し
て前記半導体ウェーハを吸引し、該半導体ウェーハと前
記半導体ウェーハ固定治具とを固着する工程と、前記裏
面研削装置により前記ウェーハの裏面を前記完成時のチ
ップの厚さまで研削及び研磨し、半導体ウェーハを個々
のチップに分離する工程とを具備することを特徴として
いる。
【００２８】また、この発明の請求項７記載の半導体装
置の製造方法は、半導体素子が形成された半導体ウェー
ハのダイシングラインまたはチップ分割ラインに沿っ
て、該半導体素子の形成面側から完成時のチップの厚さ
よりも深い溝を形成する工程と、表面に複数の貫通孔を
有し、少なくとも半導体ウェーハよりサイズが大きいプ
レートと、前記プレート上に設けられ、前記プレートの
貫通孔に対応する位置にそれぞれ設けられた貫通孔と、
これらの貫通孔に隣接して設けられた複数の未貫通孔と
を有する吸着部材とを具備してなるウェーハ固定治具
を、前記半導体ウェーハの半導体素子形成面上に、前記
吸着部材が設けられた面を下にして戴置する工程と、前
記半導体ウェーハ固定治具の裏面から圧力を印加し、前
記吸着部材を押圧して未貫通孔内の空気を少なくとも一
部除去し、これら未貫通孔内に発生した負圧により該半
導体ウェーハを吸着して保持する工程と、前記半導体ウ
ェーハを吸着して保持した前記半導体ウェーハ固定治具
を裏面研削装置へ搬送し、該裏面研削装置のチャックテ
ーブルに設置する工程と、前記チャックテーブルからの
真空引きにより、前記半導体ウェーハ固定治具の貫通孔
を介して前記半導体ウェーハを吸引し、該半導体ウェー
ハと前記半導体ウェーハ固定治具とを固着する工程と、
前記裏面研削装置により前記ウェーハの裏面を前記完成
時のチップの厚さまで研削及び研磨し、半導体ウェーハ
を個々のチップに分離する工程と、前記チャックテーブ
ルからの真空引きを停止し、分離された個々のチップを
吸着して保持した前記半導体ウェーハ固定治具をピック
アップ装置へ搬送する工程と、前記半導体ウェーハ固定
治具の裏面からバックアップホルダーにより空気を供給
し、前記貫通孔を介して前記チップを剥離し、コレット
によりピックアップする工程とを具備することを特徴と
している。
【００２９】請求項８に示すように、請求項７記載の半
導体装置の製造方法において、前記コレットによりピッ
クアップする工程の後に、個々のチップをリードフレー
ムにダイボンディングする工程と、前記チップと前記リ
ードフレームのインナーリード部とをワイヤボンディン
グする工程と、前記チップと前記リードフレームのイン
ナーリード部とをパッケージに封止する工程とを更に備
えることを特徴としている。
【００３０】請求項９に示すように、請求項７記載の半
導体装置の製造方法において、前記コレットによりピッ
クアップする工程の後に、ピックアップした個々のチッ
プをトレーに格納する工程を更に備えることを特徴とし
ている。
【００３１】請求項１のような半導体ウェーハ固定治具
によれば、プレート上の吸着部材に設けた未貫通孔内に
発生した負圧によって半導体ウェーハを吸着して保持す
ることが出来るので、半導体ウェーハが個々のチップに
分割された後も互いに干渉せず十分な強度で保持でき、
チッピングの発生を抑制できる。そして、半導体ウェー
ハの半導体素子形成面に吸着部材が接するので、従来必
要とされていた表面保護テープやダイシングテープを貼
り付ける必要がなく、洗浄することにより繰り返し使用
できるのでコスト面にも優れる。また、個々のチップを
ピックアップする際には貫通孔を利用して空気で吹き上
げて剥離すれば、半導体素子へダメージを与える恐れが
ある従来のような突き上げ治具を必要としない。このた
め、チップの広い面に均等に力を加えてピックアップで
きるのでチップの破損を防止できる。更に、半導体ウェ
ーハの裏面研削によるチップ分割からダイボンディング
までの一連の工程を、この半導体ウェーハ固定治具上に
半導体ウェーハを吸着して保持した状態で行えるので、
各製造装置間の搬送時のウェーハ割れも防止できる。
【００３２】請求項２のように、貫通孔と未貫通孔はチ
ップサイズより小さくし、１つのチップあたりにそれぞ
れ１個以上設けることで、安定して半導体ウェーハや分
割された個々のチップを吸着して保持できる。
【００３３】請求項３のように、プレートの材質として
は、鉄、ステンレス、ガラス、または樹脂等を用いるこ
とにより、プレート上の半導体ウェーハ及びチップを十
分な強度で保持できる。
【００３４】請求項４のように、吸着部材には樹脂系ま
たはゴム系等の弾性変形する材料を用いることにより、
半導体ウェーハを載置して圧力を加えたときに、未貫通
孔内に半導体ウェーハやチップを保持するのに十分な負
圧を発生させることが出来る。更に半導体素子形成面に
表面保護テープを貼り付ける必要もない。
【００３５】請求項５のように、貫通孔は六角形の角と
中心に位置するように配置すると、細密に貫通孔と未貫
通孔を形成できるので望ましい。
【００３６】請求項６のような半導体装置の製造方法に
よれば、半導体ウェーハの素子形成面側から完成時のチ
ップの厚さよりも深い溝を形成し、この半導体ウェーハ
の裏面を完成時の厚さまで研削及び研磨することによっ
て半導体ウェーハを個々のチップに分割するので、半導
体ウェーハの割れやチッピングを抑制できる。また、ダ
イシングによる溝形成後は、半導体ウェーハは半導体ウ
ェーハ固定治具上に搭載され、これら未貫通孔内に発生
した負圧によって保持されるので、ダイボンディング工
程までの間、十分な強度で半導体ウェーハ及びチップを
吸着して保持でき、半導体ウェーハの割れやチップの破
損、そしてチップ間の干渉によるチッピングの発生を抑
制できる。裏面研削時には、半導体ウェーハ固定治具だ
けでなく、半導体ウェーハも貫通孔による真空吸着でき
るので、更に強い強度で半導体ウェーハを保持できる。
更には、半導体ウェーハの素子形成面は吸着部材に接す
るので高コスト化の一因となる表面保護テープやダイシ
ングテープを貼り付けたり剥離する必要が無く、付着し
た粘着剤を洗浄する工程も必要としないので、コスト面
で非常に優れた半導体装置の製造方法を提供できる。
【００３７】請求項７に記載した半導体装置の製造方法
によれば、半導体ウェーハの素子形成面側から完成時の
チップの厚さよりも深い溝を形成し、この半導体ウェー
ハの裏面を完成時の厚さまで研削及び研磨することによ
って半導体ウェーハを個々のチップに分割するので、半
導体ウェーハの割れやチッピングを抑制できる。また、
ダイシングによる溝形成後は、半導体ウェーハは半導体
ウェーハ固定治具上に搭載され、これら未貫通孔内に発
生した負圧によって保持されるので、ダイボンディング
まで十分な強度で半導体ウェーハ及びチップを吸着して
保持でき、半導体ウェーハの割れやチップの破損、そし
てチップ間の干渉によるチッピングの発生を抑制でき
る。裏面研削時には、半導体ウェーハ固定治具だけでな
く、半導体ウェーハも貫通孔による真空吸着できるの
で、更に強い強度で半導体ウェーハを保持できる。更に
は、半導体ウェーハの素子形成面は吸着部材に接するの
で表面保護テープやダイシングテープを貼り付ける必要
が無く、また付着した粘着剤を洗浄する工程も必要とし
ないので、コスト面に非常に優れている。個々のチップ
をピックアップする際には、貫通孔から空気を供給して
チップを剥離するため従来のような突き上げ治具を必要
としない。このため、チップの広い面に均等に力を加え
てピックアップできるのでチップが破損するのを防止で
きる。
【００３８】請求項８のように、半導体ウェーハ固定治
具からチップをピックアップしてダイボンディング工
程、ワイヤボンディング工程、そしてパッケージへの封
止工程を行うことにより半導体装置を完成できる。
【００３９】請求項９のように、半導体ウェーハ固定治
具からチップをピックアップした後にトレーに格納する
ことにより、チップの搬送を容易にし、その安全性を向
上できる。
【００４０】
【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。この説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。
【００４１】この発明の第１の実施形態に係る半導体ウ
ェーハ固定治具及び半導体装置の製造方法について、図
１乃至図１２を用いて説明する。ここでは、半導体ウェ
ーハ（半導体基板）上に種々の半導体素子を形成した後
の、ウェーハの分割工程、ダイボンディング工程、ワイ
ヤボンディング工程、及び樹脂封止工程について説明す
る。
【００４２】図１に示すように、先ず、半導体素子が形
成されたウェーハのパターン形成面（素子形成面）に溝
を形成する（ｓｔｅｐ１）。図２はこの工程について示
しており、（ａ）図は溝が形成された状態のウェーハの
斜視図、（ｂ）図は（ａ）図におけるＡ−Ａ’線に対応
する断面図である。すなわち、周知の製造工程にしたが
ってウェーハ表面に各種の半導体素子を形成した後、ウ
ェーハ２０をパターン形成面（主表面２０’）側を上に
して、従来と同様なダイシング装置のチャックテーブル
にバキュームその他の方法で吸着して固定する。次に、
ダイシング用ブレードを任意の回転数で回転させ、切削
水を掛けながらダイシングラインに沿って所定の深さま
で溝２０ａを切り込む。この溝２０ａの深さは、完成時
のチップ２１の厚さよりも少なくとも５μｍ深くする。
その後、ウェーハ２０の洗浄と乾燥処理を行う。
【００４３】上記溝２０ａは、上記ダイシング用ブレー
ドを用いて機械的に形成するだけでなく、エッチング等
の化学的な方法で形成しても構わない。例えば、ウェー
ハ２０の主表面２０’上にフォトレジストを塗布し、Ｐ
ＥＰ法等によりチップ分割ライン（ダイシングラインに
対応する）上を露出させた後、ＫＯＨ溶液に浸漬させる
ことによりウェーハ２０を深さ方向（ウェーハ２０の主
表面と直交する方向）に選択的にエッチングすれば溝を
形成できる。あるいは、ＫＯＨ溶液を用いたウェットエ
ッチングに代えて、ＲＩＥ(Reactive Ion Etching)等の
ドライエッチング技術の適用も考えられる。例えば、真
空度６０ｍｔｏｒｒでエッチングガスとしてＳＦ６ガス
やＳＦ６／ＣＦ系混合ガスによりシリコンのみを選択的
にエッチングすることが可能である。特に、ＳＦ６／Ｃ
Ｆ系混合ガスでは異方性エッチングが可能であり、ウェ
ーハ２０の主表面２０’に対してほぼ垂直な溝加工が可
能になる。上記エッチングを用いた溝の形成方法は、ダ
イヤモンドブレード等のダイシング用ブレードを用いる
場合に比して、溝の側壁（切断面）が機械的な応力の影
響を受けないので、切断面に発生する結晶欠陥を低減で
きる。もちろん、上述した機械的あるいは化学的な形成
方法だけでなく、レーザースクライバー等のような光学
的な方法を用いて溝を形成することもできる。この工程
で重要なのは、どのような方法で溝を形成するかではな
く、溝の深さを、完成時のチップの厚さよりも少なくと
も５μｍ深く（但し、ウェーハ２０が個々のチップ２１
に分離されないように）することである。
【００４４】次に、溝２０ａを形成したウェーハ２０を
ウェーハ固定治具に固定する（ｓｔｅｐ２）。図３はこ
のウェーハ固定治具を示しており、（ａ）図はウェーハ
固定治具の斜視図、（ｂ）図は（ａ）図における領域２
２’を拡大した平面図、（ｃ）図は（ｂ）図におけるＢ
−Ｂ’線に対応する断面図である。ウェーハ固定治具２
２は鉄、ステンレス、ガラス、または樹脂（プラスチッ
ク等）等からなり、ウェーハ２０と同じサイズのプレー
ト２３と、このプレート２３上に設けられた樹脂２４と
から構成されている。この樹脂２４の代わりにゴム系の
材料を用いても良く、弾性がシリコーンゴムとフッ素ゴ
ムの間の材料が望ましい。上記プレート２３の材質とし
ては、プレート自体に十分な強度を有するものであれば
良く、その上の樹脂２４等も吸着性を有するものであれ
ばよい。そして（ｂ）図、（ｃ）図に示すように、プレ
ート２３を貫通する貫通孔２５と、樹脂２４だけを貫通
しプレート２３を貫通しない未貫通孔２６とを有してい
る。この貫通孔２５の径は、大きすぎる（例えば８００
μｍ以上）とウェーハ２０を分割した際に各チップを平
坦に保持するのが難くなり、小さすぎる（例えば５０μ
ｍ以下）と目詰まりを起こしやすくなるため１００〜３
００μｍ程度が望ましい。ウェーハや個々のチップを吸
着する強度を考慮すると、この貫通孔２５の総面積は、
ウェーハ固定治具２２の表面積の少なくとも２０％程度
以上は必要と思われる。貫通孔２５の数は、個々のチッ
プ２１に対して少なくとも１００個程度あることが望ま
しい。上述した条件では、チップ２１のサイズが１ｍｍ
角程度まで平坦に吸着固定して搬送可能である。更に、
貫通孔２５は、六角形の角と中心に位置するように配置
すると、細密に貫通孔を形成できるので望ましい。無
論、半導体ウェーハを保持するのに十分な強度が得られ
れば、貫通孔２５はどのような配置でもかまわない。
【００４５】このウェーハ固定治具２２を、樹脂２４面
を下にしてウェーハ２０の主表面２０’上に載置する。
この様子を示しているのが図４であり、（ａ）図が斜視
図、（ｂ）図が両者を固定したときの（ａ）図における
Ｃ−Ｃ’線に対応する断面図である。（ｂ）図のように
ウェーハ２０上にウェーハ固定治具２２を戴置した後、
上から圧力を加える。それによりウェーハ固定治具の樹
脂２４が押圧され未貫通孔２６内の空気の少なくとも一
部が追い出され、未貫通孔２６に発生した負圧によりウ
ェーハ２０がウェーハ固定治具２２に吸着して固定され
る。
【００４６】この状態で、ウェーハ固定治具２２に吸着
固定されたウェーハ２０を裏面研削装置へ搬送する（ｓ
ｔｅｐ３）。この際、ウェーハ２０はウェーハ固定治具
２２に、未貫通孔２６内に発生した負圧により十分な強
度で固定されているので、搬送中にウェーハ２０が落下
するようなことはない。
【００４７】次に、真空吸着により研削装置にウェーハ
と治具を固定し（ｓｔｅｐ４）、ウェーハ２０の裏面研
削及び研磨を行ってウェーハの切断分離を行い、個々の
チップに分割する（ｓｔｅｐ５）。図５はこの工程につ
いて示した断面図である。ウェーハ固定治具２２は、研
削装置のチャックテーブル２７にセラミックポーラスに
よる真空全面吸着等の方法で固定される。この際、ウェ
ーハ２０は治具２２の貫通孔２５を介して直接チャック
テーブル２７に吸着固定されるため、裏面研削時の負荷
によりウェーハ２０がチャックテーブルから外れ、ズレ
等の不良を起こすことはない。そして、チャックテーブ
ル２７と研削用砥石２８を回転させ、砥石２８を降下さ
せながらウェーハ２０の裏面を削る。一般にこの研削方
法はインフィード研削と呼ばれるものであるが、別の方
法としてスルーフィード研削またはクリープフィード研
削と呼ばれ、ウェーハ２０と砥石２８を回転させながら
削る方法を用いても良い。上記ウェーハ２０の裏面を、
溝２０ａに達するまで削ると、ウェーハ２０は個々のチ
ップ２１に分割される。ウェーハ２０が個々のチップ２
１に分割された後も研削及び研磨を続け、少なくとも５
μｍ以上研削及び研磨する。これによって、ダイシング
によって形成された面と研削及び研磨によって形成され
た面とが交わる部分にチッピングが発生しても、この領
域を研削及び研磨によって除去できる。研削及び研磨す
る量を増加させれば、より大きなチッピングを除去でき
るが、この研削及び研磨量はウェーハ２０の厚さや完成
時のチップ２１の厚さ等必要に応じて設定すれば良い。
これによって、チップ２１の完成時の厚さは、例えば３
０〜５０μｍまで薄厚化が可能となる。
【００４８】なお、上記ウェーハ２０の裏面を、溝２０
ａに達するまで削って個々のチップ２１に分割する際、
１種類の砥粒径の研削砥石を用いても良いが、研削時間
の短縮とチッピングの発生の防止との両方を考慮する
と、次のように少なくとも２種類の砥粒径の研削砥石を
用いて２段階、あるいはそれ以上で行うことが好まし
い。すなわち、まず＃３６０（主要な砥粒径が４０〜６
０μｍ）程度の砥粒径の大きい研削砥石により研削及び
研磨した後、＃２０００（主要な砥粒径が４〜６μｍ）
程度の砥粒径の小さい研削砥石により研削及び研磨して
個々のチップ２１に分離すれば、ウェーハ２０を個々の
チップ２１に分離するまでの時間短縮が図れ、且つ最終
的に分離する際には砥粒径の小さい研削砥石を用いるの
でチッピングの発生も低減できる。
【００４９】また、チップ２１は未貫通孔２６に発生し
た負圧と貫通孔２５を介したチャックテーブル２７から
の真空により固定するので、研削時のチップ２１間の干
渉を抑制できる。そのため、従来のように研削装置のチ
ャックテーブル２７に、表面保護テープで保護されたウ
ェーハ２１をポーラス吸着して固定する際、チップ２１
間の干渉を低減するためにチャックテーブル２７の吸着
面を凸面状にするなどの対策を施す必要もない。
【００５０】次に、裏面研削により分割したチップ２１
とウェーハ固定治具２２とを次の工程で用いられるピッ
クアップ装置あるいはダイボンディング装置のピックア
ップ部へ搬送する（ｓｔｅｐ６）。図６は裏面研削後の
様子を示しており、チップ２１を所望の厚さに研削した
後、砥石２８を上昇させる。そして、チャックテーブル
２７による真空引きを停止する。真空引きを停止して
も、個々のチップ２１は未貫通孔２６の負圧によって固
定されているため、互いに干渉し合うことはない。
【００５１】そして、チップ２１をダイボンディングす
るために個々のチップ２１を剥離（ピックアップ）する
（ｓｔｅｐ７）。この様子を図７、図８に示している。
図７は断面図、図８はピックアップ装置の概略を示す全
体図である。分割されたチップ２１が固着されたウェー
ハ固定治具２２は、Ｘ−Ｙステージ３１上に設置され
る。このＸ−Ｙステージ３１の上面側にはコレット３０
が設けられ、下面側にはバックアップホルダー２９が設
けられている。上記バックアップホルダー２９にはポン
プ３２からエアーが供給されるようになっている。未貫
通孔２６の負圧により吸着されている個々のチップ２１
は、バックアップホルダー２９から貫通孔２５を介して
供給されるエアーによって剥離される。剥離された個々
のチップ２１は、コレット３０によりピックアップされ
る。
【００５２】次に、例えばリードフレームのアイランド
にチップ２１がダイボンディングされる（ｓｔｅｐ
８）。すなわち、図９に示すようにリードフレーム３５
のアイランド３４には導電性ペースト３３等のダイボン
ディング用接着剤が塗布されている。コレット３０によ
りピックアップされたチップ２１は図示しないチップ反
転機構により、下向きのパターン形成面が上向きになる
ように１８０度回転する。この状態で、チップ受け渡し
機構を用いて別のコレットに持ち替える。これによって
チップ２１の表裏が反転して主表面（パターン形成面）
が上向きとなる。このコレット３０によりチップ２１を
リードフレーム３５のアイランド３４上に移動させてマ
ウントする（この状態を図１０に拡大して示す）。この
際、金−シリコンの共晶を利用してマウントしたり、ウ
ェーハの裏面に金属の薄膜を蒸着し、半田を用いてマウ
ントすることもできる。
【００５３】その後、ワイヤボンディング工程（ｓｔｅ
ｐ９）、樹脂封止工程（ｓｔｅｐ１０）を行う。すなわ
ち、チップ２１の各パッドとリードフレーム３５のイン
ナーリード部とをボンディングワイヤ３６で電気的に接
続する。そして、チップ２１、アイランド３４及びリー
ドフレーム３５のインナーリード部を樹脂３８により封
止し、リードフォーミングを行って図１１に示すような
半導体装置を完成する。
【００５４】図１２には、ＬＯＣ(Lead On Chip)パッケ
ージに実装する例を示す。ＬＯＣパッケージの場合に
は、図７または図８に示したピックアップ工程の後、次
のような工程で封止する。まず、チップ２１上に接着テ
ープ３９を介在させてリード３７の一端を接着する。そ
の後、ワイヤボンディングを行ってチップ２１の各パッ
ドとリード３７とをボンディングワイヤ３６で接続す
る。そして、樹脂３８により封止することで、図１２に
示したような半導体装置が完成する。
【００５５】上記のような構成並びに方法によれば、半
導体ウェーハ２０の素子形成面２０酎、から完成時のチ
ップ２１の厚さよりも深い溝２０ａを形成し、この半導
体ウェーハ２０の裏面を完成時の厚さまで研削及び研磨
することによって半導体ウェーハ２０を個々のチップ２
１に分割するので、半導体ウェーハ２０の割れやチッピ
ングを抑制できる。また、ダイシングによる溝２０ａの
形成後、半導体ウェーハ２０は半導体ウェーハ固定治具
２２に固着され、未貫通孔２６内の負圧によって吸着し
て保持されるので、ダイボンディング工程までの間、十
分な強度で半導体ウェーハ２０及びチップ２１を保持で
き、半導体ウェーハ２０の割れやチップ２１の破損、そ
してチップ２１間の干渉によるチッピングの発生を抑制
できる。裏面研削時には、半導体ウェーハ固定治具２２
だけでなく、半導体ウェーハ２０も貫通孔２５により真
空吸着できるので、更に強い強度で半導体ウェーハ２０
を保持できる。更には、半導体ウェーハ２０の素子形成
面２０’は吸着部材に接するので表面保護テープを貼り
付ける必要が無く、ダイシングシートも不要であり、ま
た付着した粘着剤の洗浄工程も必要としないので、コス
ト面で非常に優れている。個々のチップ２１をピックア
ップする際には、貫通孔２５からエアーを供給してチッ
プ２１を剥離するため、従来のような突き上げ治具を必
要としない。この時、貫通孔２５は１つのチップ２１あ
たり多数存在するため、チップ２１全体に均等に力を加
えてピックアップできるのでチップ２１を破損させるこ
とがない。
【００５６】以上のように、薄厚研削時や搬送時のウェ
ーハの割れやチッピング等の品質劣化を抑制でき、更に
低コスト化が図れる半導体ウェーハ固定治具及び半導体
装置の製造方法を提供できる。
【００５７】図１３、図１４はそれぞれ、この発明の第
２の実施形態に係る半導体装置の製造方法について説明
するためのもので、コレットでピックアップしたチップ
をリードフレームにマウントする工程を示している。
【００５８】まず、第１の実施形態と同様に、図１のｓ
ｔｅｐ１からｓｔｅｐ７、及び図２乃至図７に示した工
程に従ってウェーハ２０を個々のチップ２１に分割し、
チップ２１のピックアップを行う。そして、チップ反転
機構により主表面（パターン形成面）を上向きにして図
１３に示すようにトレー４０に収容する。その後、上記
トレー４０をダイボンディング装置に搬送する。そし
て、図１４に示すようにコレット３０でチップトレー４
０から各チップ２１を吸着し、上記コレット３０で保持
しているチップ２１をリードフレーム３５のアイランド
３４上に移動させてダイボンディングする。
【００５９】上記のような方法によれば、各チップ２１
をチップトレー４０に収容した状態で離れた位置にある
製造装置、別の部屋や別の工場等に容易に輸送でき、種
々の製造装置や製造方法に柔軟に対応できる。
【００６０】図１５乃至図１８はそれぞれ、本実施形態
で示したウェーハ固定治具の変形例を示している。図１
５（ａ）、（ｂ）はそれぞれウェーハ固定治具の断面図
である。（ａ）図に示す治具は、未貫通孔を樹脂２４に
形成したくぼみ２６によって形成しており、（ｂ）図に
示す治具は、樹脂２４を点状に塗布したものである。す
なわち、未貫通孔は樹脂２４を押圧する事でウェーハを
吸着するための負圧が発生するものであればその形状な
どは問わない。
【００６１】図１６は、ウェーハ固定治具の別の例につ
いて説明するための斜視図である。このウェーハ固定治
具２２は、四角形の板状になっている。ウェーハ固定治
具２２の平面形状は、ウェーハと同様な円形に限るもの
ではなく、上記のような四角形や六角形でもかまわな
い。
【００６２】また、ウェーハ固定治具２２だけでなく貫
通孔や未貫通孔の形状も円形以外のものでもかまわな
い。図１７はウェーハ固定治具２２の拡大図を示してお
り、図示するように貫通孔２５と未貫通孔２６がそれぞ
れ四角形をしている。もちろん、貫通孔２５や未貫通孔
２６は六角形でも良い。
【００６３】更に、ウェーハ固定治具２２は必ずしもウ
ェーハと同じサイズでなくても良い。搬送性を向上させ
るためには、むしろウェーハより大きいものが好まし
い。図１８にはウェーハより大きな径のウェーハ固定治
具２２を示している。この場合は、ウェーハのサイズに
合わせてウェーハを吸着する領域にのみ貫通孔と未貫通
孔を形成すれば良い。この場合の裏面研削後のチャック
テーブル２７からのウェーハ固定治具２２の取り外しに
ついて、図１９に示した。ウェーハ固定治具２２の縁部
には貫通孔２５が形成されていないため、この縁部にの
みエアーや水ブローを集中して行うことで、ウェーハ固
定治具２２をチャックテーブル２７から取り外すことが
できる。この方法によれば、未貫通孔２６によるチップ
２１の吸着力が弱くてもチップ２１がウェーハ固定治具
２２から外れることが無い。
【００６４】また、ウェーハ固定治具は第１、第２の実
施形態で述べた形状に限らず、本発明の主旨を逸脱しな
い範囲で適宜変形して実施することが出来る。
【００６５】
【発明の効果】以上説明したように、この発明によれ
ば、薄厚研削時や搬送時のウェーハの割れやチッピング
等による品質劣化を抑制でき、更に低コスト化が図れる
半導体ウェーハ固定治具及び半導体装置の製造方法を提
供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態について説明するた
めのもので、半導体装置の製造工程のフローチャート。
【図２】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、（ａ）図は第
１の製造工程の斜視図、（ｂ）図はその断面図。
【図３】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、（ａ）図は半
導体ウェーハ固定治具の斜視図、（ｂ）図は（ａ）図の
一部を拡大して示す平面図、（ｃ）図は（ｂ）図の断面
図。
【図４】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、（ａ）図は第
２の製造工程の斜視図、（ｂ）図はその断面図。
【図５】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、第３の製造工
程の断面図。
【図６】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、第４の製造工
程の断面図。
【図７】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、第５の製造工
程の断面図。
【図８】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、第５の製造工
程で用いられるピックアップ装置の概略構成を示す斜視
図。
【図９】この発明の第１の実施形態に係る半導体装置の
製造方法について説明するためのもので、第６の製造工
程の断面図。
【図１０】この発明の第１の実施形態に係る半導体装置
の製造方法について説明するためのもので、第７の製造
工程の断面図。
【図１１】この発明の第１の実施形態に係る半導体装置
の製造方法について説明するためのもので、第８の製造
工程の断面図。
【図１２】この発明の第１の実施形態に係る半導体装置
の製造方法について説明するためのもので、第８の製造
工程の別の例について示す断面図。
【図１３】この発明の第２の実施形態に係る半導体装置
の製造方法について説明するためのもので、第１の実施
形態における第５の工程に続く第１の製造工程の断面
図。
【図１４】この発明の第２の実施形態に係る半導体装置
の製造方法について説明するためのもので、第２の製造
工程の断面図。
【図１５】この発明の第１、第２の実施形態の変形例に
係る半導体ウェーハ固定治具について説明するためのも
ので、（ａ）図は樹脂にくぼみを形成したもの、（ｂ）
図は樹脂を点状に塗布した断面図。
【図１６】この発明の第１、第２の実施形態の変形例に
係る半導体ウェーハ固定治具について説明するためのも
ので、平面形状が四角形の半導体ウェーハ固定治具の斜
視図。
【図１７】この発明の第１、第２の実施形態の変形例に
係る半導体ウェーハ固定治具について説明するためのも
ので、貫通孔、未貫通孔が四角形の半導体ウェーハ固定
治具を拡大して示す平面図。
【図１８】この発明の第１、第２の実施形態の変形例に
係る半導体ウェーハ固定治具について説明するためのも
ので、ウェーハより大きな径の半導体ウェーハ固定治具
の斜視図。
【図１９】この発明の第１、第２の実施形態の変形例に
係る半導体ウェーハ固定治具について説明するためのも
ので、ウェーハより大きな径の半導体ウェーハ固定治具
を裏面研削装置から取り外す際の断面図。
【図２０】従来の半導体装置の製造方法について説明す
るためのもので、第１の製造工程の断面図。
【図２１】従来の半導体装置の製造方法について説明す
るためのもので、第２の製造工程の断面図。
【図２２】従来の半導体装置の製造方法について説明す
るためのもので、第３の製造工程の断面図。
【図２３】従来の半導体装置の製造方法について説明す
るためのもので、第４の製造工程の断面図。
【図２４】従来の半導体装置の製造方法について説明す
るためのもので、第５の製造工程の断面図。
【図２５】従来の半導体装置の製造方法について説明す
るためのもので、第６の製造工程の断面図。
【図２６】従来の先ダイシングによる半導体装置の製造
方法について説明するためのもので、第１の製造工程の
断面図。
【図２７】従来の先ダイシングによる半導体装置の製造
方法について説明するためのもので、第２の製造工程の
断面図。
【図２８】従来の先ダイシングによる半導体装置の製造
方法について説明するためのもので、第３の製造工程の
断面図。
【図２９】従来の先ダイシングによる半導体装置の製造
方法について説明するためのもので、第４の製造工程の
断面図。
【符号の説明】
１、２０…ウェーハ １’、２０’…ウェーハ主表面 ２０ａ…溝 ２…ポーラスチャックテーブル ３…表面保護テープ ４…貼付ローラー ５、２７…裏面研削用チャックテーブル ６、２８…研削用砥石 ７…表面保護テープを剥がすためのテープ ８…フラットリング ９…ウェーハ固定用シート １０…ダイシング用チャックテーブル １１…ダイシング用ブレード １２、２１…チップ １３…ピックアップニードル ２２…ウェーハ固定治具 ２２’…ウェーハ固定治具の表面一部領域 ２３…プレート ２４、３８…樹脂 ２５…貫通孔 ２６…未貫通孔 ２９…バックアップホルダー ３０…コレット ３１…Ｘ−Ｙステージ ３２…ポンプ ３３…ペースト ３４…アイランド ３５…リードフレーム ３６…ボンディングワイヤ ３７…リード ３９…粘着テープ ４０…トレー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/68 Ｈ０１Ｌ 21/78 Ｍ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 表面に複数の貫通孔を有し、少なくとも
    半導体ウェーハ以上のサイズのプレートと、 前記プレート上に設けられ、前記プレートの貫通孔に対
    応する位置にそれぞれ設けられた貫通孔と、これらの貫
    通孔に隣接して設けられた複数の未貫通孔とを有する吸
    着部材とを具備してなり、 前記半導体ウェーハの半導体素子形成面上に、前記吸着
    部材が設けられた面を下にして戴置し、前記プレートの
    裏面側から圧力を与える事により該吸着部材を押圧して
    未貫通孔内の空気を少なくとも一部除去し、これら未貫
    通孔内に発生した負圧により該半導体ウェーハを吸着し
    て保持することを特徴とする半導体ウェーハ固定治具。
  2. 【請求項２】 前記貫通孔及び未貫通孔はそれぞれ、前
    記半導体ウェーハ内の１つのチップサイズよりも小さ
    く、１つのチップあたり少なくともそれぞれ１個設けら
    れていることを特徴とする請求項１記載の半導体ウェー
    ハ固定治具。
  3. 【請求項３】 前記プレートは、鉄、ステンレス、ガラ
    ス及び樹脂からなるグループの中から選択された１つの
    材料であることを特徴とする請求項１または２記載の半
    導体ウェーハ固定治具。
  4. 【請求項４】 前記吸着部材は、樹脂系またはゴム系の
    材料からなることを特徴とする請求項１乃至３いずれか
    １項記載の半導体ウェーハ固定治具。
  5. 【請求項５】 前記貫通孔は六角形の角と中心に位置す
    るように配置され、前記未貫通孔は前記貫通孔の間に配
    置されることを特徴とする請求項１乃至４いずれか１項
    記載の半導体ウェーハ固定治具。
  6. 【請求項６】 半導体素子が形成された半導体ウェーハ
    のダイシングラインまたはチップ分割ラインに沿って、
    該半導体素子の形成面側から完成時のチップの厚さより
    も深い溝を形成する工程と、 表面に複数の貫通孔を有し、少なくとも半導体ウェーハ
    よりサイズが大きいプレートと、前記プレート上に設け
    られ、前記プレートの貫通孔に対応する位置にそれぞれ
    設けられた貫通孔と、これらの貫通孔に隣接して設けら
    れた複数の未貫通孔とを有する吸着部材とを具備してな
    るウェーハ固定治具を、前記半導体ウェーハの半導体素
    子形成面上に、前記吸着部材が設けられた面を下にして
    戴置する工程と、 前記半導体ウェーハ固定治具の裏面から圧力を印加し、
    前記吸着部材を押圧して未貫通孔内の空気を少なくとも
    一部除去し、これら未貫通孔内に発生した負圧により該
    半導体ウェーハを吸着して保持する工程と、 前記半導体ウェーハを吸着して保持した前記半導体ウェ
    ーハ固定治具を裏面研削装置へ搬送し、該裏面研削装置
    のチャックテーブルに設置する工程と、 前記チャックテーブルからの真空引きにより、前記半導
    体ウェーハ固定治具の貫通孔を介して前記半導体ウェー
    ハを吸引し、該半導体ウェーハと前記半導体ウェーハ固
    定治具とを固着する工程と、 前記裏面研削装置により前記ウェーハの裏面を前記完成
    時のチップの厚さまで研削及び研磨し、半導体ウェーハ
    を個々のチップに分離する工程とを具備することを特徴
    とする半導体装置の製造方法。
  7. 【請求項７】 半導体素子が形成された半導体ウェーハ
    のダイシングラインまたはチップ分割ラインに沿って、
    該半導体素子の形成面側から完成時のチップの厚さより
    も深い溝を形成する工程と、 表面に複数の貫通孔を有し、少なくとも半導体ウェーハ
    よりサイズが大きいプレートと、前記プレート上に設け
    られ、前記プレートの貫通孔に対応する位置にそれぞれ
    設けられた貫通孔と、これらの貫通孔に隣接して設けら
    れた複数の未貫通孔とを有する吸着部材とを具備してな
    るウェーハ固定治具を、前記半導体ウェーハの半導体素
    子形成面上に、前記吸着部材が設けられた面を下にして
    戴置する工程と、 前記半導体ウェーハ固定治具の裏面から圧力を印加し、
    前記吸着部材を押圧して未貫通孔内の空気を少なくとも
    一部除去し、これら未貫通孔内に発生した負圧により該
    半導体ウェーハを吸着して保持する工程と、 前記半導体ウェーハを吸着して保持した前記半導体ウェ
    ーハ固定治具を裏面研削装置へ搬送し、該裏面研削装置
    のチャックテーブルに設置する工程と、 前記チャックテーブルからの真空引きにより、前記半導
    体ウェーハ固定治具の貫通孔を介して前記半導体ウェー
    ハを吸引し、該半導体ウェーハと前記半導体ウェーハ固
    定治具とを固着する工程と、 前記裏面研削装置により前記ウェーハの裏面を前記完成
    時のチップの厚さまで研削及び研磨し、半導体ウェーハ
    を個々のチップに分離する工程と、 前記チャックテーブルからの真空引きを停止し、分離さ
    れた個々のチップを吸着して保持した前記半導体ウェー
    ハ固定治具をピックアップ装置へ搬送する工程と、 前記半導体ウェーハ固定治具の裏面からバックアップホ
    ルダーにより空気を供給し、前記貫通孔を介して前記チ
    ップを剥離し、コレットによりピックアップする工程と
    を具備することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 前記コレットによりピックアップする工
    程の後に、 個々のチップをリードフレームにダイボンディングする
    工程と、 前記チップと前記リードフレームのインナーリード部と
    をワイヤボンディングする工程と、 前記チップと前記リードフレームのインナーリード部と
    をパッケージに封止する工程とを更に備えることを特徴
    とする請求項７記載の半導体装置の製造方法。
  9. 【請求項９】 前記コレットによりピックアップする工
    程の後に、 ピックアップした個々のチップをトレーに格納する工程
    を更に備えることを特徴とする請求項７記載の半導体装
    置の製造方法。
JP26991499A 1999-09-24 1999-09-24 半導体ウェーハ固定治具及び半導体装置の製造方法 Pending JP2001093864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26991499A JP2001093864A (ja) 1999-09-24 1999-09-24 半導体ウェーハ固定治具及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26991499A JP2001093864A (ja) 1999-09-24 1999-09-24 半導体ウェーハ固定治具及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001093864A true JP2001093864A (ja) 2001-04-06

Family

ID=17478987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26991499A Pending JP2001093864A (ja) 1999-09-24 1999-09-24 半導体ウェーハ固定治具及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001093864A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175207A (ja) * 2003-12-11 2005-06-30 Sharp Corp 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
JP2006303329A (ja) * 2005-04-22 2006-11-02 Fuji Electric Holdings Co Ltd シリコン基板の薄板加工方法およびそれに用いられる加工装置
JP2007065229A (ja) * 2005-08-31 2007-03-15 Sharp Corp 接合用部材、被接合部材どうしの接合方法、分解方法および表示装置
KR100750630B1 (ko) * 2005-05-12 2007-08-20 다이닛뽕스크린 세이조오 가부시키가이샤 기판 열처리 장치
WO2007105611A1 (ja) * 2006-03-15 2007-09-20 Shin-Etsu Polymer Co., Ltd. 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
JP2008218599A (ja) * 2007-03-02 2008-09-18 Disco Abrasive Syst Ltd ウェーハの加工方法および加工装置
CN100453269C (zh) * 2006-12-12 2009-01-21 友达光电股份有限公司 基板支架及其固定构件
US7757363B2 (en) 2003-12-31 2010-07-20 Intel Corporation Support system for semiconductor wafers
JP2013021303A (ja) * 2011-07-13 2013-01-31 Hanol Fei Co Ltd 複数枚の金属薄板を接合して構成されたキャリアプレート及びその製造方法
US8624153B2 (en) 2004-01-09 2014-01-07 Hamamatsu Photonics K.K. Laser processing method and device
JP2014086485A (ja) * 2012-10-22 2014-05-12 Disco Abrasive Syst Ltd 搬送方法
US8993922B2 (en) 2004-01-09 2015-03-31 Hamamatsu Photonics K.K. Laser processing method and device
JP2015207714A (ja) * 2014-04-22 2015-11-19 株式会社ディスコ 保持治具および被加工物の加工方法
US9352414B2 (en) 2004-01-09 2016-05-31 Hamamatsu Photonics K.K. Laser processing method and device
KR20170123247A (ko) * 2016-04-28 2017-11-07 가부시기가이샤 디스코 디바이스의 제조 방법 및 연삭 장치
JP2019055436A (ja) * 2017-09-20 2019-04-11 株式会社ディスコ 被加工物保持装置及び被加工物脱着方法
WO2020024984A1 (zh) * 2018-08-01 2020-02-06 北京北方华创微电子装备有限公司 非接触式衬底操作设备和外延反应器
CN112018017A (zh) * 2020-08-11 2020-12-01 四川旭茂微科技有限公司 一种跳线框架上的芯片放置装置及方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175207A (ja) * 2003-12-11 2005-06-30 Sharp Corp 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
JP4574980B2 (ja) * 2003-12-11 2010-11-04 シャープ株式会社 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
US7757363B2 (en) 2003-12-31 2010-07-20 Intel Corporation Support system for semiconductor wafers
US10293433B2 (en) 2004-01-09 2019-05-21 Hamamatsu Photonics K.K. Laser processing method and device
US8993922B2 (en) 2004-01-09 2015-03-31 Hamamatsu Photonics K.K. Laser processing method and device
US9352414B2 (en) 2004-01-09 2016-05-31 Hamamatsu Photonics K.K. Laser processing method and device
US9511449B2 (en) 2004-01-09 2016-12-06 Hamamatsu Photonics K.K. Laser processing method and device
US11241757B2 (en) 2004-01-09 2022-02-08 Hamamatsu Photonics K.K. Laser processing method and device
US8624153B2 (en) 2004-01-09 2014-01-07 Hamamatsu Photonics K.K. Laser processing method and device
JP2006303329A (ja) * 2005-04-22 2006-11-02 Fuji Electric Holdings Co Ltd シリコン基板の薄板加工方法およびそれに用いられる加工装置
KR100750630B1 (ko) * 2005-05-12 2007-08-20 다이닛뽕스크린 세이조오 가부시키가이샤 기판 열처리 장치
JP2007065229A (ja) * 2005-08-31 2007-03-15 Sharp Corp 接合用部材、被接合部材どうしの接合方法、分解方法および表示装置
US8212345B2 (en) 2006-03-15 2012-07-03 Shin-Etsu Polymer Co., Ltd. Holding jig, semiconductor wafer grinding method, semiconductor wafer protecting structure and semiconductor wafer grinding method and semiconductor chip fabrication method using the structure
US7875501B2 (en) 2006-03-15 2011-01-25 Shin-Etsu Polymer Co., Ltd. Holding jig, semiconductor wafer grinding method, semiconductor wafer protecting structure and semiconductor wafer grinding method and semiconductor chip fabrication method using the structure
WO2007105611A1 (ja) * 2006-03-15 2007-09-20 Shin-Etsu Polymer Co., Ltd. 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
CN100453269C (zh) * 2006-12-12 2009-01-21 友达光电股份有限公司 基板支架及其固定构件
JP2008218599A (ja) * 2007-03-02 2008-09-18 Disco Abrasive Syst Ltd ウェーハの加工方法および加工装置
JP2013021303A (ja) * 2011-07-13 2013-01-31 Hanol Fei Co Ltd 複数枚の金属薄板を接合して構成されたキャリアプレート及びその製造方法
JP2014086485A (ja) * 2012-10-22 2014-05-12 Disco Abrasive Syst Ltd 搬送方法
JP2015207714A (ja) * 2014-04-22 2015-11-19 株式会社ディスコ 保持治具および被加工物の加工方法
KR20170123247A (ko) * 2016-04-28 2017-11-07 가부시기가이샤 디스코 디바이스의 제조 방법 및 연삭 장치
KR102238572B1 (ko) 2016-04-28 2021-04-08 가부시기가이샤 디스코 디바이스의 제조 방법 및 연삭 장치
JP2019055436A (ja) * 2017-09-20 2019-04-11 株式会社ディスコ 被加工物保持装置及び被加工物脱着方法
WO2020024984A1 (zh) * 2018-08-01 2020-02-06 北京北方华创微电子装备有限公司 非接触式衬底操作设备和外延反应器
CN112018017A (zh) * 2020-08-11 2020-12-01 四川旭茂微科技有限公司 一种跳线框架上的芯片放置装置及方法

Similar Documents

Publication Publication Date Title
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR100318551B1 (ko) 웨이퍼의분할방법및반도체장치의제조방법
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
US6184109B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
US6121118A (en) Chip separation device and method
JP4040819B2 (ja) ウェーハの分割方法及び半導体装置の製造方法
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
KR20030035763A (ko) 반도체 칩의 박리 방법 및 장치
JP2004311576A (ja) 半導体装置の製造方法
KR20050067019A (ko) 반도체 집적회로장치의 제조방법
US20050098887A1 (en) Using backgrind wafer tape to enable wafer mounting of bumped wafers
JP2002076096A (ja) 半導体素子のピックアップ方法
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP2002141392A (ja) 半導体チップのピックアップ方法及び装置、並びに該装置を有するダイボンド装置
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JP4574980B2 (ja) 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
JP2000195826A (ja) ウェ―ハの分割方法及び半導体装置の製造方法
JP4801644B2 (ja) 基板保持装置、基板処理装置および基板処理方法
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
JP2004273639A (ja) 半導体装置の製造方法
JP2013219245A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902