JP2507968B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2507968B2 JP2507968B2 JP17852393A JP17852393A JP2507968B2 JP 2507968 B2 JP2507968 B2 JP 2507968B2 JP 17852393 A JP17852393 A JP 17852393A JP 17852393 A JP17852393 A JP 17852393A JP 2507968 B2 JP2507968 B2 JP 2507968B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- tape
- reinforcing tape
- semiconductor chip
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に薄型パッケージの半導体装置の製造を可能と
した製造方法に関する。
関し、特に薄型パッケージの半導体装置の製造を可能と
した製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において、
半導体ウェハから切断分離されたチップをリードフレー
ム等のマウント部材に搭載する際には、エキスパンドテ
ープを用いた方法が採用されている。この方法は、図３
に示すように、先ず（ａ）のように半導体ウェハ１１を
所要の厚さになるまで裏面を研削した後、裏面にエキス
パンドテープ１３を貼付ける。次いで、（ｂ）のよう
に、このエキスパンドテープ１３で半導体ウェハ１１を
保持しながら半導体ウェハ１１を全厚さにわたって切断
し（フルダイシング）、個々の半導体チップ１１Ａに分
離する。しかる上で、（ｃ）のように、個々の半導体チ
ップ１１Ａをエキスパンドテープ１３から剥がし、リー
ドフレーム１４に搭載している。ここではＬＯＣの例を
示しており、半導体チップ１１Ａの表面を両面接着テー
プ１５によりリードフレーム１４に接着し、かつリード
フレーム１４と半導体チップ１１Ａとをワイヤ１６によ
り電気接続している。
半導体ウェハから切断分離されたチップをリードフレー
ム等のマウント部材に搭載する際には、エキスパンドテ
ープを用いた方法が採用されている。この方法は、図３
に示すように、先ず（ａ）のように半導体ウェハ１１を
所要の厚さになるまで裏面を研削した後、裏面にエキス
パンドテープ１３を貼付ける。次いで、（ｂ）のよう
に、このエキスパンドテープ１３で半導体ウェハ１１を
保持しながら半導体ウェハ１１を全厚さにわたって切断
し（フルダイシング）、個々の半導体チップ１１Ａに分
離する。しかる上で、（ｃ）のように、個々の半導体チ
ップ１１Ａをエキスパンドテープ１３から剥がし、リー
ドフレーム１４に搭載している。ここではＬＯＣの例を
示しており、半導体チップ１１Ａの表面を両面接着テー
プ１５によりリードフレーム１４に接着し、かつリード
フレーム１４と半導体チップ１１Ａとをワイヤ１６によ
り電気接続している。
【０００３】ところで、近年におけるパッケージの薄型
化の要求により、ＴＳＯＰやＶＳＯＰのようにパッケー
ジ厚が１ｍｍ厚から０．５ｍｍ厚の製品が開発されるに
至り、半導体チップ自体を薄くすることが要求されてき
ている。しかしながら、半導体ウェハは単結晶固有のへ
き開性が強いことから、製造工程で大きな外力が作用す
るとウェハ割れ、クラック、チッピングが生じ易いた
め、ウェハ厚を薄くする上で限界が生じている。特に、
半導体チップをパッケージにダイボンディングする際に
は、エキスパンドテープからの剥離を行うために突き上
げピンが下方から当接し、この応力で半導体チップに割
れを生じる率が高いものになっている。また、ＬＯＣ構
造の半導体装置においては、ダイボンディングが半導体
チップ上面にて行われるため、半導体下面がダイボンデ
ィングのステージに直接接触する為、ステージ上の異物
等により半導体チップ下面に傷が発生しやすく、割れを
生じる率が増大している。このようなことから、半導体
チップ厚を３００μｍ以下にすることは困難であり、前
記した薄型化パッケージを実現する上での障害となって
いる。
化の要求により、ＴＳＯＰやＶＳＯＰのようにパッケー
ジ厚が１ｍｍ厚から０．５ｍｍ厚の製品が開発されるに
至り、半導体チップ自体を薄くすることが要求されてき
ている。しかしながら、半導体ウェハは単結晶固有のへ
き開性が強いことから、製造工程で大きな外力が作用す
るとウェハ割れ、クラック、チッピングが生じ易いた
め、ウェハ厚を薄くする上で限界が生じている。特に、
半導体チップをパッケージにダイボンディングする際に
は、エキスパンドテープからの剥離を行うために突き上
げピンが下方から当接し、この応力で半導体チップに割
れを生じる率が高いものになっている。また、ＬＯＣ構
造の半導体装置においては、ダイボンディングが半導体
チップ上面にて行われるため、半導体下面がダイボンデ
ィングのステージに直接接触する為、ステージ上の異物
等により半導体チップ下面に傷が発生しやすく、割れを
生じる率が増大している。このようなことから、半導体
チップ厚を３００μｍ以下にすることは困難であり、前
記した薄型化パッケージを実現する上での障害となって
いる。
【０００４】
【発明が解決しようとする課題】このため、特開昭６３
−２５３６４１号公報では、少なくとも半導体チップ搭
載時におけるクラック等を防止するために、半導体ウェ
ハの裏面に補強板を一体化し、この補強板と共にウェハ
を切断し、補強板と一体の半導体チップを得るようにし
たものが提案されている。しかしながら、この対策で
は、半導体ウェハを薄く形成しても、最終的に構成され
る半導体装置では、半導体チップの厚さに補強板の厚さ
が加えられるため、パッケージの薄型化には有効ではな
い。本発明の目的は、製造工程におけるチップの割れ等
を防止するとともに、製造される半導体装置のパッケー
ジの薄型化を可能にした半導体装置の製造方法を提供す
ることにある。
−２５３６４１号公報では、少なくとも半導体チップ搭
載時におけるクラック等を防止するために、半導体ウェ
ハの裏面に補強板を一体化し、この補強板と共にウェハ
を切断し、補強板と一体の半導体チップを得るようにし
たものが提案されている。しかしながら、この対策で
は、半導体ウェハを薄く形成しても、最終的に構成され
る半導体装置では、半導体チップの厚さに補強板の厚さ
が加えられるため、パッケージの薄型化には有効ではな
い。本発明の目的は、製造工程におけるチップの割れ等
を防止するとともに、製造される半導体装置のパッケー
ジの薄型化を可能にした半導体装置の製造方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面に半導体素子回路が形成された半導体ウ
ェハの裏面を研削して所要の厚さとした後、その裏面に
溶剤で溶解可能な補強テープを貼付ける工程と、この補
強テープを貼付けたままで半導体ウェハにエキスパンド
テープを貼付ける工程と、このエキスパンドテープで保
持しながら半導体ウェハをフルカットダイシングして個
々の半導体チップに分割する工程と、個々のチップをエ
キスパンドテープから剥がし、かつ補強テープを貼付け
た状態のままでリードフレーム等のマウント部材にマウ
ントする工程と、補強テープを溶剤により溶解して半導
体チップの裏面から除去する工程を含んでいる。ここ
で、補強テープは、半導体チップやマウント部材を溶解
しない溶剤で溶解される素材で形成する。
造方法は、表面に半導体素子回路が形成された半導体ウ
ェハの裏面を研削して所要の厚さとした後、その裏面に
溶剤で溶解可能な補強テープを貼付ける工程と、この補
強テープを貼付けたままで半導体ウェハにエキスパンド
テープを貼付ける工程と、このエキスパンドテープで保
持しながら半導体ウェハをフルカットダイシングして個
々の半導体チップに分割する工程と、個々のチップをエ
キスパンドテープから剥がし、かつ補強テープを貼付け
た状態のままでリードフレーム等のマウント部材にマウ
ントする工程と、補強テープを溶剤により溶解して半導
体チップの裏面から除去する工程を含んでいる。ここ
で、補強テープは、半導体チップやマウント部材を溶解
しない溶剤で溶解される素材で形成する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を工程順に示す断面図であ
り、本発明をＬＯＣに適用した例である。先ず、（ａ）
のように、表面に所要の集積回路素子、即ち回路素子パ
ターンが形成された半導体ウェハ１の裏面を研削する。
通常の半導体ウェハは拡散工程等の回路素子パターンの
形成工程中の割れ防止のために、６００〜７００μｍと
比較的に厚く形成されているが、これを薄型化パッケー
ジを実現するために１００μｍ程度の厚さになるまで研
削する。因みに、従来では３００〜４００μｍの厚さ程
度までの研削である。次いで、（ｂ）のように、半導体
ウェハ１の裏面に有機溶剤に可溶な補強テープ２を貼付
ける。この補強テープ２としてはポリシランフィルムが
用いられ、接着剤にて貼付ける。また、この補強テープ
２の厚さは半導体ウェハ１の割れやクラックを防止する
のに十分な厚さに設定される。
る。図１は本発明の一実施例を工程順に示す断面図であ
り、本発明をＬＯＣに適用した例である。先ず、（ａ）
のように、表面に所要の集積回路素子、即ち回路素子パ
ターンが形成された半導体ウェハ１の裏面を研削する。
通常の半導体ウェハは拡散工程等の回路素子パターンの
形成工程中の割れ防止のために、６００〜７００μｍと
比較的に厚く形成されているが、これを薄型化パッケー
ジを実現するために１００μｍ程度の厚さになるまで研
削する。因みに、従来では３００〜４００μｍの厚さ程
度までの研削である。次いで、（ｂ）のように、半導体
ウェハ１の裏面に有機溶剤に可溶な補強テープ２を貼付
ける。この補強テープ２としてはポリシランフィルムが
用いられ、接着剤にて貼付ける。また、この補強テープ
２の厚さは半導体ウェハ１の割れやクラックを防止する
のに十分な厚さに設定される。
【０００７】次いで、（ｃ）のように、半導体ウェハ１
の裏面、即ち補強テープ２の裏面には、これまでと同様
にエキスパンドテープ３を貼付ける。そして、このエキ
スパンドテープ３で半導体ウェハ１を保持しながら、半
導体ウェハ１をフルダイシングし、複数の個々の半導体
チップ１Ａに分割する。このとき、半導体ウェハ１と共
に補強テープ２を一体的にダイシングして分割する。し
かる後、図示は省略するが、エキスパンドテープ３の拡
張、及び半導体チップ１Ａのピックアップが行われる。
ピックアップにおいては下方から突き上げピンの突き上
げによる方式が採用されるが、この際の衝撃が半導体チ
ップ１Ａに作用しても、この衝撃は補強テープ２に作用
するので半導体チップ１Ａに直接作用することがなく、
半導体チップ１Ａの割れやクラック発生が防止され、不
良率が低減する。
の裏面、即ち補強テープ２の裏面には、これまでと同様
にエキスパンドテープ３を貼付ける。そして、このエキ
スパンドテープ３で半導体ウェハ１を保持しながら、半
導体ウェハ１をフルダイシングし、複数の個々の半導体
チップ１Ａに分割する。このとき、半導体ウェハ１と共
に補強テープ２を一体的にダイシングして分割する。し
かる後、図示は省略するが、エキスパンドテープ３の拡
張、及び半導体チップ１Ａのピックアップが行われる。
ピックアップにおいては下方から突き上げピンの突き上
げによる方式が採用されるが、この際の衝撃が半導体チ
ップ１Ａに作用しても、この衝撃は補強テープ２に作用
するので半導体チップ１Ａに直接作用することがなく、
半導体チップ１Ａの割れやクラック発生が防止され、不
良率が低減する。
【０００８】次いで、（ｄ）のように、ピックアップさ
れた個々の半導体チップ１Ａはリードフレーム４にマウ
ントされる。ここでは、ＬＯＣパッケージの例を示して
おり、両面に接着剤を有し、かつ有機溶剤に溶解されな
い素材の両面接着テープ、ここではポリイミド接着テー
プ５を用いてリードフレーム４の下面に半導体チップ１
Ａの表面を接着する。更に、半導体チップ１Ａの表面の
電極パッド１ａとリードフレーム４とを極細線のワイヤ
６で電気接続する。しかる上で、（ｅ）のように、半導
体チップ１Ａの裏面に貼付けた補強テープ２を有機溶剤
により除去する。このとき、半導体チップ１Ａ、リード
フレーム４、ポリイミド接着テープ５は有機溶剤に対し
不溶なため、補強テープ２のみを除去することが可能で
ある。その上で、樹脂成形を行ない、リードを曲げ形成
することで、図２のようなＬＯＣの薄型パッケージが完
成される。同図において、７は封止樹脂である。
れた個々の半導体チップ１Ａはリードフレーム４にマウ
ントされる。ここでは、ＬＯＣパッケージの例を示して
おり、両面に接着剤を有し、かつ有機溶剤に溶解されな
い素材の両面接着テープ、ここではポリイミド接着テー
プ５を用いてリードフレーム４の下面に半導体チップ１
Ａの表面を接着する。更に、半導体チップ１Ａの表面の
電極パッド１ａとリードフレーム４とを極細線のワイヤ
６で電気接続する。しかる上で、（ｅ）のように、半導
体チップ１Ａの裏面に貼付けた補強テープ２を有機溶剤
により除去する。このとき、半導体チップ１Ａ、リード
フレーム４、ポリイミド接着テープ５は有機溶剤に対し
不溶なため、補強テープ２のみを除去することが可能で
ある。その上で、樹脂成形を行ない、リードを曲げ形成
することで、図２のようなＬＯＣの薄型パッケージが完
成される。同図において、７は封止樹脂である。
【０００９】したがって、この製造方法では、半導体ウ
ェハ１を裏面研削して所要の厚さに形成した後の処理工
程では、その裏面に貼付けた補強テープ２によって半導
体ウェハ１及び半導体チップ１Ａは機械的に補強される
ため、半導体ウェハ１のダイシング、半導体チップ１Ａ
のピックアップ及びマウント等の処理によっても半導体
ウェハ１及び半導体チップ１Ａの割れやクラック等の発
生を防止することができ、不良率を低減することができ
る。また、半導体チップ１Ａをマウントした後は、補強
テープ２を除去するため、最終的には半導体ウェハ時に
研削された時の厚さの半導体チップとしてリードフレー
ムに搭載されることになるため、薄型化のパッケージを
実現することが可能になる。ここで、前記した実施例で
は本発明をＬＯＣに適用した例を示しているが、他の薄
型化パッケージにおいても同様に適用できることは言う
までもない。また、補強テープとして有機溶剤に溶解さ
れるポリシランを用いた例を示しているが、半導体チッ
プ、リードフレーム、マウント用両面接着テープとの溶
解に選択性のあるものであれば、他の素材の補強テープ
及び溶剤の組み合わせであってもよい。
ェハ１を裏面研削して所要の厚さに形成した後の処理工
程では、その裏面に貼付けた補強テープ２によって半導
体ウェハ１及び半導体チップ１Ａは機械的に補強される
ため、半導体ウェハ１のダイシング、半導体チップ１Ａ
のピックアップ及びマウント等の処理によっても半導体
ウェハ１及び半導体チップ１Ａの割れやクラック等の発
生を防止することができ、不良率を低減することができ
る。また、半導体チップ１Ａをマウントした後は、補強
テープ２を除去するため、最終的には半導体ウェハ時に
研削された時の厚さの半導体チップとしてリードフレー
ムに搭載されることになるため、薄型化のパッケージを
実現することが可能になる。ここで、前記した実施例で
は本発明をＬＯＣに適用した例を示しているが、他の薄
型化パッケージにおいても同様に適用できることは言う
までもない。また、補強テープとして有機溶剤に溶解さ
れるポリシランを用いた例を示しているが、半導体チッ
プ、リードフレーム、マウント用両面接着テープとの溶
解に選択性のあるものであれば、他の素材の補強テープ
及び溶剤の組み合わせであってもよい。
【００１０】
【発明の効果】以上説明したように本発明は、所要の厚
さに研削した半導体ウェハの裏面に溶剤で溶解可能な補
強テープを貼付け、この補強テープを貼付けたままで半
導体ウェハを個々の半導体チップに分割し、かつ個々の
チップを補強テープを貼付けた状態のままでマウント部
材にマウントし、その後に補強テープを溶剤により溶解
して除去しているので、製造工程中に半導体ウェハにお
ける割れやクラック等が発生することを防止し、不良率
を低減させることができる。また、補強テープを除去す
ることで最終的には薄い半導体チップとなるため、パッ
ケージの薄形化を実現することができる。また、補強テ
ープを、半導体チップやマウント部材を溶解しない溶剤
で溶解される素材で形成することで、半導体装置に影響
を与えることなく補強テープを簡単に除去することが可
能となる。
さに研削した半導体ウェハの裏面に溶剤で溶解可能な補
強テープを貼付け、この補強テープを貼付けたままで半
導体ウェハを個々の半導体チップに分割し、かつ個々の
チップを補強テープを貼付けた状態のままでマウント部
材にマウントし、その後に補強テープを溶剤により溶解
して除去しているので、製造工程中に半導体ウェハにお
ける割れやクラック等が発生することを防止し、不良率
を低減させることができる。また、補強テープを除去す
ることで最終的には薄い半導体チップとなるため、パッ
ケージの薄形化を実現することができる。また、補強テ
ープを、半導体チップやマウント部材を溶解しない溶剤
で溶解される素材で形成することで、半導体装置に影響
を与えることなく補強テープを簡単に除去することが可
能となる。
【図１】本発明の製造方法の一実施例を製造工程順に示
す断面図である。
す断面図である。
【図２】図１の製造方法で製造されたＬＯＣ構造のパッ
ケージの一例を示す断面図である。
ケージの一例を示す断面図である。
【図３】従来の製造方法の一例を工程順に示す断面図で
ある。
ある。
１ 半導体ウェハ １Ａ 半導体チップ ２ 補強テープ ３ エクスパンドテープ ４ リードフレーム ５ 両面接着テープ ６ ワイヤ ７ 封止樹脂
Claims (2)
- 【請求項１】 表面に半導体素子回路が形成された半導
体ウェハの裏面を研削して所要の厚さとした後、その裏
面に溶剤で溶解可能な補強テープを貼付ける工程と、前
記補強テープを貼付けたままで前記半導体ウェハにエキ
スパンドテープを貼付ける工程と、前記エキスパンドテ
ープで保持しながら半導体ウェハをフルカットダイシン
グして個々の半導体チップに分割する工程と、個々のチ
ップをエキスパンドテープから剥がし、かつ前記補強テ
ープを貼付けた状態のままでリードフレーム等のマウン
ト部材にマウントする工程と、前記補強テープを溶剤に
より溶解して半導体チップの裏面から除去する工程を含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】 補強テープは、半導体チップやマウント
部材を溶解しない溶剤で溶解される素材で形成されてな
る請求項１の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17852393A JP2507968B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17852393A JP2507968B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0778792A JPH0778792A (ja) | 1995-03-20 |
| JP2507968B2 true JP2507968B2 (ja) | 1996-06-19 |
Family
ID=16049966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17852393A Expired - Fee Related JP2507968B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507968B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4312419B2 (ja) * | 2002-05-09 | 2009-08-12 | リンテック株式会社 | 半導体ウエハの加工方法 |
-
1993
- 1993-06-28 JP JP17852393A patent/JP2507968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778792A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399415B1 (en) | Electrical isolation in panels of leadless IC packages | |
| KR100762208B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 | |
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| JP3485525B2 (ja) | 半導体装置の製造方法 | |
| US20080014719A1 (en) | Semiconductor device and manufacturing method for the same | |
| JPH0722358A (ja) | 半導体装置の製造方法 | |
| US20070202665A1 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
| JP2000228465A (ja) | 半導体装置及びその製造方法 | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| JP2507968B2 (ja) | 半導体装置の製造方法 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| US8476109B2 (en) | Semiconductor workpiece carriers and methods for processing semiconductor workpieces | |
| JP2003318205A (ja) | ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法 | |
| JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
| JP3271762B2 (ja) | 半導体装置の組立方法及び半導体装置 | |
| US6528354B1 (en) | Method of manufacturing a semiconductor device | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP2002208571A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2890855B2 (ja) | 半導体チップの製造方法 | |
| JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH08172159A (ja) | 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置 | |
| JP2006140303A (ja) | 半導体装置の製造方法 | |
| KR100475313B1 (ko) | 접착테이프를 이용한 이중칩 반도체 패키지 조립방법 | |
| JP2002134641A (ja) | 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |