JPH08172159A - 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置 - Google Patents

半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置

Info

Publication number
JPH08172159A
JPH08172159A JP6313005A JP31300594A JPH08172159A JP H08172159 A JPH08172159 A JP H08172159A JP 6313005 A JP6313005 A JP 6313005A JP 31300594 A JP31300594 A JP 31300594A JP H08172159 A JPH08172159 A JP H08172159A
Authority
JP
Japan
Prior art keywords
semiconductor
integrated circuit
circuit device
semiconductor chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6313005A
Other languages
English (en)
Inventor
Yoshiyuki Abe
由之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6313005A priority Critical patent/JPH08172159A/ja
Publication of JPH08172159A publication Critical patent/JPH08172159A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 ＬＯＣ（Lead On Chip）構造を有する半導体
集積回路装置において半導体チップ裏面とパッケージと
の接触界面が剥離するのを防止する。 【構成】 ＬＯＣ構造を有する半導体集積回路装置１に
おいて、半導体チップ２の裏面に、パッケージ３の構成
樹脂と密着性の良好な材料からなる保護膜４を設けた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法、それに用いる搬送治具および半導体集積回路
装置技術に関し、特に、半導体チップの主面（回路形成
面）上に絶縁膜を介してリードを配置する、いわゆるリ
ード・オン・チップ（Lead On Chip；以下、ＬＯＣと略
す）構造を有する半導体集積回路装置の製造技術に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】ＬＯＣ構造を有する半導体集積回路装置
については、例えば特開昭５９−９２５５６号公報に記
載があり、半導体チップの主面上外周に絶縁層を介して
リードの先端部を重ねて配置し、そのリードの先端と、
半導体チップの主面上に配置されたボンディングパッド
とをボンディングワイヤによって電気的に接続した構造
の半導体集積回路装置について説明されている。
【０００３】
【発明が解決しようとする課題】ところが、上記した従
来技術においては、以下の問題があることを本発明者は
見い出した。
【０００４】第１の問題は、半導体チップとこれを封止
する樹脂封止形パッケージとの接触界面が剥離し、耐湿
性が劣化する問題である。
【０００５】すなわち、近年は、製品の製造コストを低
減する観点から安価で、生産性の高い樹脂封止形パッケ
ージが使用されているが、これをＬＯＣ構造を有する半
導体集積回路装置に用いた場合、半導体チップの裏面と
封止樹脂とが直接接触する構造になるため、その場合に
半導体チップの裏面に異物等が付着していると、半導体
チップの裏面と封止樹脂との密着性が低下する結果、半
導体集積回路装置の実装時等における急激な熱ストレス
によって半導体チップと封止樹脂との接触界面が剥離
し、耐湿性が劣化する問題が生じる。
【０００６】第２の問題は、上記第１の問題を防止する
観点から半導体ウエハの裏面管理に細心の注意が必要と
なる問題である。
【０００７】すなわち、例えば半導体ウエハをウエハリ
ングを用いて搬送した場合に半導体ウエハの裏面に被着
したウエハシートの糊の残りや搬送ベルトを用いて搬送
した場合に半導体ウエハの裏面に被着した搬送ベルトの
異物等について、常に細心の注意を払って検査する必要
が生じていた。
【０００８】第３の問題は、ＬＯＣ構造を有する半導体
集積回路装置に限られないが、ダイシング工程によって
半導体ウエハから切り離し分割した個々の半導体チップ
を取り出す際に、チップ突き上げピンによって、半導体
チップの裏面にキズやクラック等が生じる問題である。
【０００９】すなわち、半導体集積回路装置の組立工程
に際して、ダイシング工程の終了した半導体ウエハから
個々の半導体チップを取り出す場合、突き上げピンを半
導体チップの裏面側から突き当てることにより、半導体
チップをウエハシートから分離し取り出すようにしてい
たが、この際、突き上げピンによって半導体ウエハの裏
面が損傷する問題である。
【００１０】本発明の目的は、半導体チップの裏面とパ
ッケージの封止樹脂との接触界面が剥離するのを防止す
ることのできる技術を提供することにある。
【００１１】本発明の目的は、半導体ウエハの裏面管理
を簡略化することのできる技術を提供することにある。
【００１２】本発明の目的は、半導体ウエハから切り離
し分割した半導体チップをピックアップする際に半導体
チップの裏面が損傷するのを防止することのできる技術
を提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、本発明の半導体集積回路装置の
製造方法は、半導体チップの主面上に絶縁膜を介してリ
ードを配置するＬＯＣ構造を有する半導体集積回路装置
の製造工程に際して、前記半導体チップを封止する工程
前に、前記半導体チップの裏面に保護膜を設ける工程を
有するものである。
【００１６】また、本発明の半導体集積回路装置の製造
方法は、前記保護膜が前記半導体チップを封止する封止
樹脂と密着性の良好な材料によって構成されているもの
である。
【００１７】
【作用】上記した本発明の半導体集積回路装置の製造方
法によれば、半導体チップの裏面に封止樹脂と密着性の
良好な保護膜を設けたことにより、半導体チップの裏面
と封止樹脂との密着性を向上させることができるので、
半導体集積回路装置の実装時等における急激な熱ストレ
スに起因する半導体チップ裏面と封止樹脂との剥離現象
を防止することができ、パッケージの耐湿性の劣化を防
止することが可能となる。
【００１８】また、上記した本発明の半導体集積回路装
置の製造方法によれば、半導体チップの裏面に封止樹脂
と密着性の良好な保護膜を設けたことにより、半導体チ
ップの裏面と封止樹脂との密着性を向上させることがで
き、半導体ウエハの裏面に付着した異物等に起因する半
導体チップ裏面と封止樹脂との密着性の低下を防止する
ことができるので、半導体ウエハの裏面管理を簡略化す
ることが可能となる。
【００１９】また、上記した本発明の半導体集積回路装
置の製造方法によれば、半導体ウエハの裏面に保護膜を
設けることにより、半導体ウエハから切り離され分割さ
れた半導体チップを突き上げピンによって突き上げてピ
ックアップする際に、その突き上げピンの先端が半導体
チップの裏面に直接接触せず保護膜に接触するようにな
るので、突き上げピンの接触に起因するキズやクラック
等が半導体チップの裏面に形成されるのを防止すること
が可能となる。
【００２０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２１】図１は本発明の一実施例である半導体集積
回路装置の要部断面図、図２は図１の半導体集積回路装
置の製造工程で用いるウエハ搬送治具の平面図、図３は
図２のＩＩＩ−ＩＩＩ線の断面図、図４は半導体ウエハ
の分割工程の説明図、図５は半導体チップのピックアッ
プ工程の説明図、図６は半導体チップ上にリードフレー
ムを配置した段階における半導体集積回路装置の断面
図、図７は樹脂封止後の半導体集積回路装置の断面図で
ある。
【００２２】図１に示す本実施例の半導体集積回路装置
１は、ＬＯＣ構造を有するＳＯＪ（Small Outline J-le
ad Package）形の半導体集積回路装置である。
【００２３】半導体チップ２は、例えばシリコン（Ｓ
ｉ）単結晶からなり、例えばエポキシ系の樹脂からなる
パッケージ３によって封止されている。
【００２４】半導体チップ２の主面には、例えばＤＲＡ
Ｍ（Dynamic RAM)やＳＲＡＭ（Static RAM）等のような
メモリ回路（図示せず）またはマイクロプロセッサ等の
ような論理回路（図示せず）あるいは論理付きＤＲＡＭ
や論理付きＳＲＡＭ等のような混成回路（図示せず）が
形成されている。
【００２５】半導体チップ２の裏面には厚さ数μｍ程度
の保護膜４が接着されている。保護膜４は、例えばポリ
イミド樹脂等、パッケージ３の構成材料と密着性の良好
な材料によって構成されている。
【００２６】これにより、半導体チップ２の裏面とパッ
ケージ３との密着性を向上させることができるので、半
導体集積回路装置の実装時等における急激な熱ストレス
に起因する半導体チップ２裏面とパケージ４との剥離現
象等を防止することができ、パッケージ３の耐湿性の劣
化を防止することが可能となっている。
【００２７】また、半導体チップ２の裏面とパッケージ
３との密着性を向上させることができ、半導体ウエハ段
階にその裏面に付着した異物等に起因する半導体チップ
２裏０００面とパッケージ３との密着性の低下を防止す
ることができるので、半導体集積回路装置１の組立段階
において半導体ウエハの裏面管理を簡略化することが可
能となっている。
【００２８】半導体チップ２の主面上には、例えばポリ
イミド樹脂からなる絶縁膜５を介して、例えば４２アロ
イからなるリード６が配置されている。リード６の内方
端は、例えば金（Ａｕ）からなるボンディングワイヤ７
を介して半導体チップ２の主面のボンディングパッド
（図示せず）と電気的に接続されている。リード６の外
方端は、パッケージ３から突出されており、その突出部
分が略Ｊ字状に成形されている。
【００２９】次に、本実施例の半導体集積回路装置１の
組立工程における製造方法を図２〜図７によって説明す
る。
【００３０】まず、図２および図３に示すように、ウエ
ハプロセスおよびウエハテストが終了した半導体ウエハ
２Ｗをウエハ搬送治具８に装着する。
【００３１】この半導体ウエハ２Ｗは、例えばＳｉ単結
晶からなり、この段階の半導体ウエハ２Ｗには既に複数
の半導体チップ２が形成されている。ただし、この段階
の半導体チップ２は個々が分割領域（図示せず）を隔て
て一体となって半導体ウエハ２Ｗに形成されている。
【００３２】ウエハ搬送治具８は、半導体ウエハ２Ｗを
所定の工程から所定の工程まで安全に搬送するための治
具であり、ウエハリング８ａとそれに接着されたウエハ
シート８ｂとから構成されている。
【００３３】本実施例においては、ウエハシート８ｂの
ウエハ張り付け面に、半導体ウエハ２Ｗとほぼ同じ大き
さに形成された保護膜４が予め接着されている。そし
て、半導体ウエハ２Ｗは、保護膜４上に接着された状態
でウエハ搬送治具８に装着されている。
【００３４】この保護膜４は、例えばポリイミド樹脂
等、パッケージ３の構成材料と密着性の良好な材料から
なり、スピン塗布法または保護膜形成用フィルムの張り
付けによってウエハシート８ｂ上に設けられている。保
護膜４の主面には接着剤（図示せず）が塗布されてお
り、これにより、半導体ウエハ２Ｗの裏面と保護膜４と
が接着されている。
【００３５】すなわち、本実施例においては、半導体ウ
エハ２Ｗをウエハ搬送治具８に装着すると同時に半導体
ウエハ２Ｗの裏面に保護膜４が設けられるようになって
いる。したがって、保護膜４を設けるのに際して、面倒
な作業を付加することなく簡単に設けることが可能とな
っている。
【００３６】なお、上記したウエハプロセスは、鏡面研
磨ウエハの段階から出発して、その上に電極配線パター
ンを形成し、さらに、表面保護膜を被覆し、プローブ等
により電気的試験を行える状態にするまでの工程であ
り、また、上記したウエハテストは、ウエハプロセス終
了後の半導体ウエハをプローバに掛けて、所定の仕様に
従ってＤＣ項目やＡＣ項目上の半導体チップの良否を試
験し、不良の半導体チップにフェイルマークを付ける工
程である。
【００３７】続いて、ダイシング工程においては、図４
に示すように、半導体ウエハ２Ｗの分割領域（図示せ
ず）に、ダイシング刃９を回転させた状態で当てること
により、個々の半導体チップ２を半導体ウエハ２Ｗから
切り離す。この際、保護膜４も個々の半導体チップ２毎
に切り離す。
【００３８】その後、ダイレクトピックアップ工程にお
いては、図５に示すように、ニードル１０を半導体チッ
プ２の裏面に突き当てることにより半導体チップ２を図
５の上方に押し上げると同時に、その半導体チップ２を
その上方に配置された角錘状のコレット１１によって真
空吸着した状態で引き上げ所定の位置に搬送する。
【００３９】この際、本実施例においては、半導体チッ
プ２の裏面に保護膜４が設けられていることにより、半
導体チップ２を押し上げるためのニールド１０の先端が
半導体チップ２の裏面に直接接触せず保護膜４に接触す
るようになるので、ニードル１０の接触に起因するキズ
やクラック等が半導体チップ２の裏面に形成されるのを
防止することが可能となっている。
【００４０】次いで、図６に示すように、その半導体チ
ップ２の主面上に絶縁膜５を介してリード６を配置す
る。絶縁膜５は、例えばポリイミド樹脂からなり、リー
ド６と半導体チップ２のボンディングパッド（図示せ
ず）等との接触不良を防止するために配置されている。
【００４１】続いて、図７に示すように、リード６の先
端と、半導体チップ２上のボンディングパッドとを、例
えばＡｕからなるボンディングワイヤ７によって電気的
に接続した後、半導体チップ２を、例えばエポキシ系の
樹脂からなるパッケージ３によって封止する。
【００４２】この際、本実施例においては、半導体チッ
プ２の裏面に保護膜４を設けたことにより、半導体チッ
プ２の裏面とパッケージ３との密着性を向上させること
ができるので、半導体集積回路装置の実装時等における
急激な熱ストレスに起因する半導体チップ２裏面とパケ
ージ４との剥離現象を防止することができ、パッケージ
の耐湿性の劣化を防止することが可能となっている。
【００４３】また、半導体チップ２の裏面とパッケージ
３との密着性を向上させることができ、組立工程中に半
導体ウエハ２Ｗの裏面に付着した異物等に起因する半導
体チップ２裏面とパッケージ３との密着性の低下を防止
することができるので、半導体集積回路装置１の組立段
階において半導体ウエハ２Ｗの裏面管理を簡略化するこ
とが可能となっている。
【００４４】その後、パッケージ３から突出するリード
６を、例えば略Ｊ字状に成形することにより、図１に示
した半導体集積回路装置１の組み立てを終了する。
【００４５】このように、本実施例によれば、以下の効
果を得ることが可能となる。
【００４６】(1).ＬＯＣ構造を有する半導体集積回路装
置１において、半導体チップ２の裏面に保護膜４を設
け、その保護膜４をパッケージ３の構成樹脂と密着性の
良好な材料によって構成したことにより、半導体チップ
２の裏面とパッケージ３との密着性を向上させることが
できるので、半導体集積回路装置の実装時等における急
激な熱ストレスに起因する半導体チップ２裏面とパッケ
ージ３との剥離現象等を防止することができ、パッケー
ジ３の耐湿性の劣化を防止することが可能となる。
【００４７】(2).上記(1) により、半導体チップ２の裏
面とパッケージ３との密着性を向上させることができ、
半導体ウエハ段階にその裏面に付着した異物等に起因す
る半導体チップ２裏面とパッケージ３との密着性の低下
を防止することができるので、半導体集積回路装置１の
組立段階において半導体ウエハ２Ｗの裏面管理を簡略化
することが可能となる。
【００４８】(3).ダイレクトピクアップ工程に先立っ
て、半導体チップ２の裏面に保護膜４を設けたことによ
り、ダイレクトピクアップ工程に際して半導体チップ２
を押し上げるためのニールド１０の先端が半導体チップ
２の裏面に直接接触せず保護膜４に接触するようになる
ので、ニードル１０の接触に起因するキズやクラック等
が半導体チップ２の裏面に形成されるのを防止すること
が可能となる。
【００４９】(4).保護膜４をウエハ搬送治具８のウエハ
張り付け面に予め設けておき、半導体ウエハ２Ｗをウエ
ハ搬送治具８に装着した際に半導体ウエハ２Ｗの裏面に
保護膜４が接着されるようにしたことにより、保護膜４
を、面倒な作業を付加することなく簡単に設けることが
可能となる。
【００５０】(5).上記(1) 、(3) により、ＬＯＣ構造を
有する半導体集積回路装置１の信頼性および歩留りを向
上させることが可能となる。
【００５１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００５２】例えば前記実施例においては、ＬＯＣ構造
を有する半導体集積回路装置に本発明を適用した場合に
ついて説明したが、これに限定されるものではなく、例
えば半導体チップを実装するチップ実装領域の大きさが
半導体チップの裏面の大きさよりも小さい、いわゆる小
タブ構造を有する半導体集積回路装置のように、半導体
チップの裏面とパッケージ樹脂とが直接接触する構造を
有する半導体集積回路装置に適用することが可能であ
る。
【００５３】また、例えば半導体チップを実装するチッ
プ実装領域の大きさが半導体チップの裏面の大きさと同
等の通常の半導体集積回路装置やリード上に絶縁膜を介
して半導体チップを搭載する、いわゆるＣＯＬ（Chip O
n Lead）構造を有する半導体集積回路装置に適用するこ
とも可能である。これらの場合は、半導体チップの裏面
に保護膜を設けることにより、ダイレクトピックアップ
工程時における半導体チップ裏面の損傷を防止すること
が可能となる。
【００５４】また、前記実施例においては、保護膜をウ
エハ搬送治具に予め設けておき、半導体ウエハをウエハ
搬送治具に装着する際に同時に半導体ウエハの裏面に保
護膜を接着する方法を採用したが、これに限定されるも
のではなく、例えばＬＯＣ構造を有する半導体集積回路
装置の組立に際して、半導体ウエハから分割された個々
の半導体チップをピックアップした後、そのピックアッ
プした半導体チップの裏面に保護膜を接着剤等によって
接着するようにしても良い。この場合は、半導体チップ
とパッケージとの密着性を向上させることができるの
で、半導体ウエハの裏面管理を簡略化することができる
とともに、半導体チップとパッケージとの剥離現象を防
止でき、パッケージの耐湿性劣化を防止することが可能
となる。
【００５５】また、半導体ウエハをウエハ搬送治具に張
り付ける前に、半導体ウエハの裏面に保護膜を設けるよ
うにしても良い。この場合は、前記実施例の(1) 〜(3),
(5)と同様の効果を得ることが可能となる。
【００５６】また、前記実施例においては、保護膜をポ
リイミド樹脂とした場合について説明したが、これに限
定されるものではなく種々変更可能であり、例えばポリ
エチレン樹脂またはポリエステル樹脂としても良い。
【００５７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＳＯＪ
形の半導体集積回路装置に適用した場合について説明し
たが、これに限定されず種々適用可能であり、例えばＳ
ＯＰ（Small Outline Package)形の半導体集積回路装置
やＱＦＰ（Quad Flat Package)形の半導体集積回路装置
等のような他の半導体集積回路装置に適用することも可
能である。
【００５８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５９】(1).本発明の半導体集積回路装置の製造方
法によれば、半導体チップの裏面に封止樹脂と密着性の
良好な保護膜を設けたことにより、半導体チップの裏面
と封止樹脂との密着性を向上させることができるので、
半導体集積回路装置の実装時等における急激な熱ストレ
スに起因する半導体チップ裏面と封止樹脂との剥離現象
を防止することができ、パッケージの耐湿性の劣化を防
止することが可能となる。この結果、半導体集積回路装
置の信頼性および歩留りを向上させることが可能とな
る。
【００６０】(2).上記した本発明の半導体集積回路装置
の製造方法によれば、半導体チップの裏面に封止樹脂と
密着性の良好な保護膜を設けたことにより、半導体チッ
プの裏面と封止樹脂との密着性を向上させることがで
き、半導体ウエハの裏面に付着した異物等に起因する半
導体チップ裏面と封止樹脂との密着性の低下を防止する
ことができるので、半導体ウエハの裏面管理を簡略化す
ることが可能となる。
【００６１】(3).上記した本発明の半導体集積回路装置
の製造方法によれば、半導体ウエハの裏面に保護膜を設
けることにより、半導体ウエハから切り離され分割され
た半導体チップを突き上げピンによって突き上げてピッ
クアップする際に、その突き上げピンの先端が半導体チ
ップに直接接触せず保護膜に接触するようになるので、
突き上げピンの接触に起因するキズやクラック等が半導
体チップの裏面に形成されるのを防止することが可能と
なる。この結果、半導体集積回路装置の信頼性および歩
留りを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
要部断面図である。
【図２】図１の半導体集積回路装置の製造工程で用いる
ウエハ搬送治具の平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線の断面図である。
【図４】半導体ウエハの分割工程の説明図である。
【図５】半導体チップのピックアップ工程の説明図であ
る。
【図６】半導体チップ上にリードフレームを配置した段
階における半導体集積回路装置の断面図である。
【図７】樹脂封止後の半導体集積回路装置の断面図であ
る。
【符号の説明】
１ 半導体集積回路装置 ２ 半導体チップ ２Ｗ 半導体ウエハ ３ パッケージ ４ 保護膜 ５ 絶縁膜 ６ リード ７ ボンディングワイヤ ８ ウエハ搬送治具 ８ａ ウエハリング ８ｂ ウエハシート ９ ダイシング刃 １０ ニードル １１ コレット

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの主面上に絶縁膜を介して
    リードを配置するリード・オン・チップ構造を有する半
    導体集積回路装置の製造工程に際して、前記半導体チッ
    プを封止する工程前に、前記半導体チップの裏面に保護
    膜を設ける工程を有することを特徴とする半導体集積回
    路装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法において、前記半導体チップを半導体ウエハから
    切り離し分割するチップ分割工程に先立って、前記半導
    体ウエハの裏面に保護膜を設ける工程を有することを特
    徴とする半導体集積回路装置の製造方法。
  3. 【請求項３】 半導体ウエハに形成された半導体チップ
    を半導体ウエハから切り離し分割するチップ分割工程に
    先立って、前記半導体ウエハの裏面に保護膜を形成する
    工程を有することを特徴とする半導体集積回路装置の製
    造方法。
  4. 【請求項４】 請求項２または３記載の半導体集積回路
    装置の製造方法において、前記保護膜がウエハシートの
    ウエハ張り付け面に予め設けられているウエハ搬送治具
    に、前記半導体ウエハを張り付けることにより、前記保
    護膜を前記半導体ウエハの裏面に設けることを特徴とす
    る半導体集積回路装置の製造方法。
  5. 【請求項５】 請求項１〜４のいずれか１項に記載の半
    導体集積回路装置の製造方法において、前記保護膜が前
    記半導体チップを封止する封止樹脂と密着性の良好な材
    料によって構成されていることを特徴とする半導体集積
    回路装置の製造方法。
  6. 【請求項６】 請求項１〜５のいずれか１項に記載の半
    導体集積回路装置の製造方法において、前記保護膜がポ
    リイミドからなることを特徴とする半導体集積回路装置
    の製造方法。
  7. 【請求項７】 請求項１〜６のいずれか１項に記載の半
    導体集積回路装置の製造方法に用いるウエハ搬送治具で
    あって、ウエハリングと前記ウエハリングに接着された
    ウエハシートとを備え、前記ウエハシートのウエハ張り
    付け面に、前記保護膜を設けたことを特徴とするウエハ
    搬送治具。
  8. 【請求項８】 請求項７記載のウエハ搬送治具におい
    て、前記保護膜が前記半導体チップを封止する封止樹脂
    と密着性の良好な材料によって構成されていることを特
    徴とするウエハ搬送治具。
  9. 【請求項９】 請求項７または８記載のウエハ搬送治具
    において、前記保護膜がポリイミドからなることを特徴
    とするウエハ搬送治具。
  10. 【請求項１０】 半導体チップの主面上に絶縁膜を介し
    てリードを配置してなるリード・オン・チップ構造を有
    する半導体集積回路装置であって、前記半導体チップの
    裏面に保護膜を設けたことを特徴とする半導体集積回路
    装置。
  11. 【請求項１１】 請求項１０記載の半導体集積回路装置
    において、前記保護膜が前記半導体チップを封止する封
    止樹脂と密着性の良好な材料によって構成されているこ
    とを特徴とする半導体集積回路装置。
  12. 【請求項１２】 請求項１０または１１記載の半導体集
    積回路装置において、前記保護膜がポリイミドからなる
    ことを特徴とする半導体集積回路装置。
JP6313005A 1994-12-16 1994-12-16 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置 Pending JPH08172159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6313005A JPH08172159A (ja) 1994-12-16 1994-12-16 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6313005A JPH08172159A (ja) 1994-12-16 1994-12-16 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH08172159A true JPH08172159A (ja) 1996-07-02

Family

ID=18036091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6313005A Pending JPH08172159A (ja) 1994-12-16 1994-12-16 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH08172159A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888230B1 (en) 1998-10-28 2005-05-03 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
JP2007180512A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007180513A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7871899B2 (en) 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888230B1 (en) 1998-10-28 2005-05-03 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
US7217992B2 (en) 1998-10-28 2007-05-15 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
JP2007180512A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007180513A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7871899B2 (en) 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US8643177B2 (en) 2006-01-11 2014-02-04 Amkor Technology, Inc. Wafers including patterned back side layers thereon

Similar Documents

Publication Publication Date Title
JP3485525B2 (ja) 半導体装置の製造方法
US6429028B1 (en) Process to remove semiconductor chips from a plastic package
JP3462026B2 (ja) 半導体装置の製造方法
TW200303071A (en) Manufacturing method of semiconductor device
JP2004014930A (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2007096196A (ja) 半導体装置の製造方法
JP2000299425A (ja) 修復可能なマルチチップモジュールパッケージ
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
KR100600690B1 (ko) 반도체장치및그제조방법
TWI284990B (en) Universal chip package structure
JPH08172159A (ja) 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置
US8476109B2 (en) Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US7960213B2 (en) Electronic package structure and method
JPH08293530A (ja) 半導体装置の製造方法
JP2004186323A (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US7579680B2 (en) Packaging system for semiconductor devices
JP2001308036A (ja) 半導体装置の製造方法
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JP4025490B2 (ja) 半導体装置の製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP3271762B2 (ja) 半導体装置の組立方法及び半導体装置
JP2567870B2 (ja) 半導体記憶装置
JP2507968B2 (ja) 半導体装置の製造方法
JP3989796B2 (ja) 半導体装置の製造方法
JP2003258022A (ja) 半導体装置およびその製造方法