JP3989796B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3989796B2
JP3989796B2 JP2002233715A JP2002233715A JP3989796B2 JP 3989796 B2 JP3989796 B2 JP 3989796B2 JP 2002233715 A JP2002233715 A JP 2002233715A JP 2002233715 A JP2002233715 A JP 2002233715A JP 3989796 B2 JP3989796 B2 JP 3989796B2
Authority
JP
Japan
Prior art keywords
chip
wafer
adhesive
lower chip
cured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002233715A
Other languages
English (en)
Other versions
JP2004079575A (ja
Inventor
幸典 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002233715A priority Critical patent/JP3989796B2/ja
Publication of JP2004079575A publication Critical patent/JP2004079575A/ja
Application granted granted Critical
Publication of JP3989796B2 publication Critical patent/JP3989796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は複数のチップを積層した半導体装置の製造方法に関するものである。近年、半導体装置は小型化及び高機能化が要求され、一つのパッケージ内に複数のチップを積層して搭載するスタック型マルチチップパッケージ（スタックＭＣＰ）技術が開発されている。
【０００２】
スタックＭＣＰの製造においては、先ずダイシングした半導体チップ（下チップ）をＦＰＣ（Flexible Print Circuit）等の基板上に搭載する。次に、搭載した半導体チップ上に更に半導体チップ（上チップ）を搭載する。そして、複数段にて搭載された各半導体チップはワイヤーボンディングされた後に封止される。配線基板と半導体チップとの間、各半導体チップ間の接続は、接着テープ又は接着ペーストを用いて行われる。そして、配線基板と下チップとの接着、下チップと上チップとの接着はシリーズに行われている。
【０００３】
【従来の技術】
図１７は、従来の製造工程を示す説明図である。
ウェーハプロセス（前工程）により作成されたウェーハ１には、複数の下チップ２が作り込まれている。ウェーハ検査工程においてプローブ３を用いて各下チップ２を検査し（図１７（ａ））、不良と判断した下チップ２ａに不良マーク４を施す（図１７（ｂ））。図１６は、不良マーク４を施したウェーハ１の平面図である。
【０００４】
次に、ウェーハ１の裏面にダイス付け用テープ材５を貼付する（図１７（ｃ））。このダイス付け用テープ材５は、ＵＶテープ（基材）６と接着剤７とからなる。ダイサにてウェーハ１をダイシングし（図１７（ｄ））、良品の下チップ２を基板８の上に載置する（図１７（ｅ））。この時、下チップ２の裏面には接着剤７が付着している。これをオーブン９に入れて所定温度にて所定時間加熱し、接着剤７を略硬化させる（図１７（ｆ））。この時、完全に硬化させるとその後の上チップのダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なうため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【０００５】
図１７（ａ）〜図１７（ｄ）の処理と同様の処理にて作成した上チップ１０を下チップ２の上に載置する（図１７（ｇ））。この時、上チップ１０の裏面には接着剤１１が付着している。これをオーブン９に入れて所定温度にて所定時間加熱し、接着剤７，１１を硬化させる（図１７（ｈ））。
【０００６】
次に、上チップ１０及び下チップ２のパッド（図示略）と基板８のパッド（図示略）とをそれぞれ金（Ａｕ）ワイヤ１２，１３にて接合する（図１７（ｉ））。上チップ１０，下チップ２及びワイヤ１２，１３をモールドし、基板８にバンプ等の接続部を形成して半導体装置が完成する。この半導体装置は検査工程を経て出荷される。
【０００７】
図１８は、基板８及びチップ２，１０の接合にテープ材を用いた製造方法のフロー図である。
先ず、上チップウェーハプロセスにて上チップ１０を作り込んだウェーハを作成し（ステップ２１）、ＩＣテスタを用いたプローブテストにて各チップを検査し（ステップ２２）、マーキング装置を用いて不良チップにインクマーキングを施す（ステップ２３）。次に、ウェーハテープマウンタを用いてウェーハの裏面にダイス付け用テープ材５を貼付し（ステップ２４）、ダイサを用いてウェーハをダイシングして上チップ１０を個片化する（ステップ２５）。
【０００８】
同様に、下チップウェーハプロセスにて下チップ２を作り込んだウェーハを作成し（ステップ２６）、ＩＣテスタを用いたプローブテストにて各下チップ２を検査し（ステップ２７）、マーキング装置を用いて不良と判断した下チップ２ａにインクマーキングを施す（ステップ２８）。次に、ウェーハテープマウンタを用いてウェーハの裏面にダイス付け用テープ材５を貼付し（ステップ２９）、ダイサを用いてウェーハをダイシングして下チップ２を個片化する（ステップ３０）。
【０００９】
次に、ダイボンダにて基板８上に下チップ２をダイス付けし（ステップ３１）、オーブンにて下チップ２を接合する接着剤をキュア（硬化）する（ステップ３２）。その下チップ２上にダイボンダを用いて上チップ１０をダイス付けし（ステップ３３）、オーブンにて上チップ１０を接合する接着剤をキュア（硬化）する（ステップ３４）。
【００１０】
次に、ワイヤボンダを用いて上チップ１０，下チップ２と基板８とをワイヤにて接合し（ステップ３５）、モールド装置を用いて樹脂封止又は気密封止を行い（ステップ３６）、バリ取り装置，リード加工機等を用いて仕上げ処理（樹脂バリの除去、リードフレームの切断，曲げ等のリード加工，等）を行い（ステップ３７）、検査評価装置を用いて検査を実施する（ステップ３８）。
【００１１】
図１９は、基板８及びチップ２，１０の接合にペースト材を用いた製造方法のフロー図である。尚、図１８と実質的に同じ処理を行うステップには同じ符号を付して説明を省略する。
【００１２】
この処理工程では、ダイス付け用テープ材５に代えてＵＶテープ材とダイス付け用ペーストを用いる。即ち、ステップ２４ａにおいて上チップ１０を作り込んだウェーハの裏面にＵＶテープ材を貼付し、ステップ２９ａにおいて下チップ２を作り込んだウェーハの裏面にＵＶテープ材を貼付する。そして、ステップ３０，３１間において基板８の上面にダイス付け用ペーストを塗布し（ステップ３９）、ステップ３２，３３間において下チップ２の上面にダイス付け用ペーストを塗布する（ステップ４０）。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記した従来の製造方法では、従来のワンチップ方式の製造方法の繰り返しのため、工程と部材の無駄があった。例えば、ダイス付け用テープ材５は、全てのチップの裏面に貼付される。即ち、不良と判断し下チップ２ａの裏面にも貼付されるため、そのダイス付け用テープ材５は無駄になってしまう。
【００１４】
本発明は上記問題点を解決するためになされたものであって、その目的は積層型マルチチップである半導体装置の製造工程における無駄を省くことのできる半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、第１のチップが形成された第１のウェーハのプローブテスト時に、該プローブテストの結果に基づいて良品と判断した前記第１のチップのおもて面にのみ接合部材を形成する工程と、第２のチップが形成された第２のウェーハのプローブテスト時に、該プローブテストの結果に基づいて不良品と判断した前記第２のチップにマーキングする工程と、前記第２のウェーハの裏面にＵＶテープ材を貼付し、前記第２のウェーハをダイシングし、複数の第２のチップに個片化する工程と、前記第１のチップ上に前記接合部材を介して前記第２のチップを接合する工程と、を有する。従って、第１のチップの良否を識別するためのマーキングと接合部材の形成が同時に行われ、工程の数が少なくなり、マーキングのためのインキが不要となる。また、第１のウェーハにおけるプローブテストの結果に基づいて良品と判断した第１のチップのおもて面にのみ接合部材を形成するようにしたため、不良チップの分、接合部材の量が少なくなる。
【００１６】
請求項２に記載の発明のように、前記接合部材は、前記第１のチップのおもて面と前記第２のチップの裏面とを接合する接着剤であり、該第２のチップが形成された前記第２のウェーハの裏面にはダイシングのためのテープ材が貼付される。従って、高価な接合及びダイシングのためのテープ材が不要となる。
【００１８】
請求項３に記載の発明は、前記ウェーハの有効領域の前記第１のチップに前記接合部材を形成し、前記プローブテストの結果に基づいて不良と判断した前記第１のチップのおもて面に形成した前記接合部材を加工して良品の前記第１のチップと識別可能とする。従って、チップが形成されない領域の分、接合部材の量が少なくなる。
【００１９】
請求項４に記載の発明は、前記基板と接合される前記第１のチップが形成された前記第１のウェーハを切断する切断工程の前に、前記第２のチップを積層して接合した。従って、基板に接合するダイス付けの工程において複数のチップでありながらダイス付けが一度で済む。
【００２０】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１〜図４に従って説明する。
図１は、スタックＭＣＰの概略構造図である。
【００２１】
このスタックＭＣＰ４１は、基板４２上に２つのチップ４３，４４が上下に積層して実装された半導体装置である。下チップ４３は基板４２と接着剤４５により接合され、上チップ４４は下チップ４３と接着剤４６により接合されている。下チップ４３及び上チップ４４は、基板４２と接続される複数のパッド（図示略）をそれぞれ有し、各パッドは基板４２上に設けられた端子（図示略）とワイヤ４７を介して電気的に接続されている。即ち、上チップ４４は、下チップ４３と基板４２とを接合するワイヤ４７のボンディングを妨げない大きさに形成されている。下チップ４３，上チップ４４，ワイヤ４７は、基板４２のおもて面とともにモールド材４８にて覆われている。基板４２には、ＭＣＰ４１を実装する基板（図示略）に接続するための複数の電極（バンプ）４９が設けられている。
【００２２】
次に、上記のように構成されたスタックＭＣＰ４１の製造工程を説明する。
図３は、一実施形態の製造工程を示す説明図である。
ウェーハプロセス（前工程）を経て供給されるウェーハ５１には、複数の下チップ４３が作り込まれている。ウェーハテスト工程においてプローブ５２を用いて各下チップ４３を検査し（図３（ａ））、良品と判断した下チップ４３をマーキングする。具体的には、良品と判断した下チップ４３の上面に接着剤４６として接着テープ（以下、接着テープ４６として説明する）を貼付し、不良と判断したチップ４３ａには何も処理を施さない（図３（ｂ））。即ち、後の工程に必要な下チップ４３にのみ接着テープ４６を貼付し、不要なチップ４３ａには接着テープ４６を貼付しない。従って、必要な接着テープ４６の量は、ウェーハ５１の面積に比べて少なくなる。また、この貼付された接着テープ４６は、良品として判断された下チップ４３のおもて面を保護する保護膜として作用する。
【００２３】
図２（ａ）は、接着テープ４６を貼付したウェーハ５１の平面図である。接着テープ４６は、図１に示す上チップ４４の大きさ（チップ面積）に対応する大きさに形成され、下チップ４３の略中央に貼付されている。従って、図２（ｂ）に示すように、下チップ４３に設けられたパッド４３ｂは露出している。そして、接着テープ４６の大きさ（面積）は、下チップ４３の大きさ（チップ面積）に比べて小さい。
【００２４】
ダイシング工程（ウェーハ切断工程）において、図３（ｃ）に示すように、ウェーハ５１の裏面にダイス付け用テープ材５３を貼付する。このダイス付け用テープ材５３は、ＵＶテープ（基材）５４と接着剤４５とからなる。ダイサにてウェーハ５１をダイシングする（図３（ｄ））。
【００２５】
ダイス付け工程において、ＵＶテープ５４に紫外線を照射して接着力を低下させてそのＵＶテープ５４から良品の下チップ４３を剥離して基板４２の上に載置する（図３（ｅ））。この時、下チップ４３の裏面には接着剤４５が付着している。これをオーブン５５に入れて所定温度にて所定時間加熱し、接着剤４５，４６を略硬化させる（図３（ｆ））。この時、接着剤４５を完全に硬化させるとその後の上チップのダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なう。また、接着テープ４６を硬化させると、次の上チップ４４を接合することができなくなる。このため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００２６】
図３（ａ）〜図３（ｄ）の処理と同様の工程を経て作成した上チップ４４を下チップ４３の上に載置する（図３（ｇ））。この時、下チップ４３の上面には接着剤として接着テープ４６が貼付されている。即ち、下チップ４３と上チップ４４とを接合する接着剤が、下チップ４３のマーキング時（図３（ｂ））に行われている。上チップこれをオーブン５５に入れて所定温度にて所定時間加熱し、接着剤４５及び接着テープ４６を完全硬化させる（図３（ｈ））。
【００２７】
次に、上チップ４４及び下チップ４３のパッド（図示略）と基板４２のパッド（図示略）とをそれぞれ金（Ａｕ）ワイヤ４７にて接合する（図３（ｉ））。上チップ４４，下チップ４３及びワイヤ４７をモールド材４８（図１参照）にてモールドし、基板４２に接続部としての電極４９（図１参照）を形成して半導体装置が完成する。この半導体装置は検査工程を経て出荷される。
【００２８】
図４は、上記スタックＭＣＰ４１の製造方法を示すフロー図である。尚、部材の符号は図３を参照されたい。
先ず、上チップウェーハプロセスにて上チップ４４を作り込んだウェーハが作成される（ステップ６１ａ）。ウェーハテスト工程において、ＩＣテスタを用いたプローブテストにて各チップを検査し（ステップ６１ｂ）、マーキング装置を用いて不良チップにインクマーキングを施す（ステップ６１ｃ）。
【００２９】
次に、ダイシング工程（ウェーハ切断工程）において、ウェーハテープマウンタを用いてウェーハの裏面にＵＶテープ材を貼付し（６１ｄ）、ダイサを用いてウェーハをダイシングして上チップ４４を個片化する（ステップ６１ｅ）。
【００３０】
同様に、下チップウェーハプロセスにて下チップ４３を作り込んだウェーハが作成される（ステップ６２ａ）。ウェーハテスト工程において、ＩＣテスタを用いたプローブテストにて各下チップ４３をテストし（ステップ６２ｂ）、その検査結果に基づいて、ウェーハ対応のテーピングマシンを用いて良品と判断した下チップ４３のおもて面にテープ材（接着テープ４６）を貼付する（ステップ６２ｃ）。
【００３１】
次に、ダイシング工程（ウェーハ切断工程）において、ウェーハテープマウンタを用いてウェーハの裏面にダイス付け用テープ材５３を貼付し（ステップ６２ｄ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６２ｅ）。
【００３２】
次に、ダイス付け工程において、ダイボンダにて接着テープ４６がおもて面に貼付された下チップ４３をピックアップしそれを基板４２上にダイス付けする（ステップ６２ｆ）。そして、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６２ｇ）。この時、接着剤４５を完全に硬化させるとその後の上チップのダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なう。また、接着テープ４６を硬化させると、次の上チップ４４を接合することができなくなる。このため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００３３】
次に、下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６２ｈ）、オーブンにて上チップ４４を下チップ４３と接合する接着テープ４６と、下チップ４３を基板４２と接合する接着剤４５とをキュア（硬化）する（ステップ６２ｉ）。
【００３４】
次に、ワイヤボンダを用いて上チップ４４，下チップ４３と基板４２とをワイヤにて接合し（ステップ６２ｊ）、モールド装置を用いて樹脂封止又は気密封止を行い（ステップ６２ｋ）、バリ取り装置，リード加工機等を用いて仕上げ処理（樹脂バリの除去、リードフレームの切断，曲げ等のリード加工，等）を行い（ステップ６２ｌ）、検査評価装置を用いて検査を実施する（ステップ６２ｍ）。
【００３５】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）下チップ４３のプローブテスト結果に基づいて、良品と判断した下チップ４３のおもて面に上チップ４４を接合するための接着テープ４６を貼付し、不良と判断した下チップ４３ａのおもて面には何も施さないこととした。そして、下チップ４３を作り込んだウェーハ５１の裏面にはダイス付け用テープ材５３を貼付し、上チップ４４を作り込んだウェーハの裏面にはダイシングのためのＵＶテープ材を貼付した。従って、不良と判断した下チップ４３に接着テープ４６を貼付しない分の無駄を省くことができる。
【００３６】
（２）ＵＶテープ材はダイス付け用テープ材５３よりも遙かに安価であり、その価格と良品と判断した全ての下チップ４３に貼付する接着テープ４６の価格の合計は、ダイス付け用テープ材の価格よりも低い。従って、製造コストを低減することができる。
【００３７】
尚、前記実施形態は、以下の態様に変更してもよい。
・上記実施形態において、基板４２、下チップ４３、上チップ４４を接合する接着剤、工程の順序、を適宜変更して実施しても良い。その形態を図面に従って説明する。尚、以下の説明において、上チップ４４を形成する工程（図４のステップ６１ａ〜６１ｅ）とワイヤボンディング工程以降（ステップ６２ｊ〜６２ｍ）は上記実施形態と同じであるため、符号（一部図面における図示）及び説明を省略する。
【００３８】
図５は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ６３ａ）、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査する（ステップ６３ｂ）。その検査結果に基づいて、ウェーハ対応のディスペンサを用いて良品と判断した下チップ４３のおもて面に接着剤４６として熱可塑性ペーストを塗布する（ステップ６３ｃ）。この導電性ペーストは、貼付された接着テープ４６と同様に、良品として判断された下チップ４３のおもて面を保護する保護膜として作用する。
【００３９】
次に、ウェーハテープマウンタを用いてウェーハの裏面にＵＶテープ材を貼付し（ステップ６３ｄ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６３ｅ）。
【００４０】
次に、ディスペンサを用いて基板４２の上面に下チップ４３のために接着剤４５としてダイス付け用ペーストを塗布し（ステップ６３ｆ）、ダイボンダにて基板４２上に下チップ４３をダイス付けし（ステップ６３ｇ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６３ｈ）。下チップ４３のおもて面には熱可塑性ペーストが塗布されている。この時、接着剤４５を完全に硬化させるとその後の上チップのダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なう。また、接着テープ４６を硬化させると、次の上チップ４４を接合することができなくなる。このため、通常の硬化条件の半分程度の時間と温度で硬化させる。接着剤４６として高温時にはエラストマーとしての性質（高温時にも弾力性を失わず、温度低下後にも接着性を有する性質）を持つ材質を用いる。
【００４１】
次に、下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６３ｉ）、オーブンにて上チップ４４を下チップ４３と接合する接着テープ４６と、下チップ４３を基板４２と接合する接着剤４５とをキュア（硬化）する（ステップ６３ｊ）。
【００４２】
この方法によれば、下チップ４３に対する対するマーキングと接着ペーストの塗布を同時に行うため、図１９の従来例に比べて工程の無駄を省くことができる。
【００４３】
図６は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ６４ａ）、ウェーハに対応するテーピングマシンを用いて、図７に示すように、ウェーハ５７の有効チップ５７ａ表面に接着剤４６としてテープ材を貼付する（ステップ６４ｂ）。有効チップ５７ａは、略円盤状に形成されたウェーハ５７に対して、集積回路を形成することができる矩形領域を持つチップである。従って、ステップ６４ｂでは、非矩形領域にテープ材を貼付しないため、ウェーハ５７の面積に比べて貼付するテープ材の面積は小さい。
【００４４】
次に、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査する（ステップ６４ｃ）。その検査結果に基づいて、不良と判断した下チップ４３ａのおもて面に貼付したテープ材をスクラッチして傷つける（ステップ６４ｄ）。
【００４５】
次に、ウェーハテープマウンタを用いてウェーハの裏面にダイス付け用テープ材５３を貼付し（ステップ６４ｅ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６４ｆ）。
【００４６】
次に、ダイボンダにてテープ材に傷がついていない下チップ４３を基板４２上にダイス付けし（ステップ６４ｇ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６４ｈ）。下チップ４３のおもて面には熱可塑性ペーストが塗布されている。この時、接着剤４５を完全に硬化させるとその後の上チップのダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なう。また、接着テープ４６を硬化させると、次の上チップ４４を接合することができなくなる。このため、通常の硬化条件の半分程度の時間と温度で硬化させる。接着剤４６として高温時にはエラストマーとしての性質（高温時にも弾力性を失わず、温度低下後にも接着性を有する性質）を持つ材質を用いる。
【００４７】
次に、下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６４ｉ）、オーブンにて上チップ４４を下チップ４３と接合する接着テープ４６と、下チップ４３を基板４２と接合する接着剤４５とをキュア（硬化）する（ステップ６４ｊ）。
【００４８】
この方法によれば、有効な下チップ４３のおもて面に上チップ４４を接合するためのテープ材を貼付し、該テープ材をスクラッチして傷つけることによりマーキングを行うため、従来例に比べて工程の無駄を省く（製造時間の短縮、製造コストの低減）ことができるとともに、材料の無駄を減少させることができる。
【００４９】
図８は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ６５ａ）、ディスペンサを用いて図６の工程と同様にウェーハ５７の有効チップ５７ａ表面に接着剤４６として熱可塑性ペーストを塗布する（ステップ６５ｂ）。接着剤４６には、上記実施形態と同様に、高温時にはエラストマーとしての性質（高温時にも弾力性を失わず、温度低下後にも接着性を有する性質）を持つ材質を用いる。
【００５０】
次に、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査し（ステップ６５ｃ）、その検査結果に基づいて、不良と判断した下チップ４３ａのおもて面に塗布したペーストをスクラッチして傷つける（ステップ６５ｄ）。
【００５１】
次に、ウェーハテープマウンタを用いてウェーハの裏面にＵＶテープ材を貼付し（ステップ６５ｅ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６５ｆ）。
【００５２】
次に、ディスペンサを用いて基板４２の上面に下チップ４３のために接着剤４５としてダイス付け用ペーストを塗布し（ステップ６５ｇ）、ダイボンダにて基板４２上に下チップ４３をダイス付けし（ステップ６５ｈ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６５ｉ）。
【００５３】
次に、下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６５ｊ）、オーブンにて上チップ４４を下チップ４３と接合する接着テープ４６と、下チップ４３を基板４２と接合する接着剤４５とをキュア（硬化）する（ステップ６５ｋ）。
【００５４】
この方法によれば、不良品を識別するために下チップ４３のマーキングに上チップ４４を接合するペーストを用いたため、マーキングインクを使用することなくスタックＭＣＰ４１を製造することができるとともに、製造工程を減らすことができて製造時間の短縮（製造コストの低減）を図ることができる。
【００５５】
図９は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ６６ａ）、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査する（ステップ６６ｂ）。その検査結果に基づいて、テーピングマシンを用いて良品と判断した下チップ４３のおもて面に接着剤４６としてテープ材を貼付する（ステップ６６ｃ）。
【００５６】
次に、ウェーハ状態（ダイシング前であって複数の下チップ４３が一体化している状態））の下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６６ｄ）、オーブンにて上チップ４４を下チップ４３と接合する接着剤４６をキュア（硬化）する（ステップ６６ｅ）。この時、接着剤４６を完全に硬化させるとその後の下チップ４３のダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なうため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００５７】
次に、ウェーハテープマウンタを用いてウェーハの裏面にダイス付け用テープ材５３を貼付し（ステップ６６ｆ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６６ｇ）。
【００５８】
次に、ダイボンダにて基板４２上に、上チップ４４が接合された下チップ４３をダイス付けし（ステップ６６ｈ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６６ｉ）。
【００５９】
この方法によれば、更に、基板４２に対して一体化した下チップ４３及び上チップ４４のダイス付けを行う、即ちダイス付け工程にてダイスボンディングが一度で済むため、ダイス付け工程を簡略化（処理時間を短縮）することができる。尚、下チップ４３に対する上チップ４４のダイス付けはウェーハダイシング（ステップ６６ｇ）の前に実施するため、このダイス付けはウェーハ処理工程で実施される。ウェーハ処理工程とダイス付け工程は別々の場所・管理で実施される。
【００６０】
図１０は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ６７ａ）、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査する（ステップ６７ｂ）。その検査結果に基づいて、テーピングマシンを用いて良品と判断した下チップ４３のおもて面に接着剤４６として熱可塑性ペーストを塗布する（ステップ６７ｃ）。
【００６１】
次に、ウェーハ状態（ダイシング前であって複数の下チップ４３が一体化している状態））の下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６７ｄ）、オーブンにて上チップ４４を下チップ４３と接合する接着剤４６をキュア（硬化）する（ステップ６７ｅ）。この時、接着剤４６を完全に硬化させるとその後の下チップ４３のダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なうため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００６２】
次に、ウェーハテープマウンタを用いてウェーハの裏面にＵＶテープ材を貼付し（ステップ６７ｆ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６７ｇ）。
【００６３】
次に、ディスペンサを用いて基板４２の上面に下チップ４３のために接着剤４５としてダイス付け用ペーストを塗布し（ステップ６７ｈ）、ダイボンダにて基板４２上に、上チップ４４が接合された下チップ４３をダイス付けし（ステップ６７ｉ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６７ｊ）。
【００６４】
この方法によれば、図９の方法と同様に、基板４２に対して一体化した下チップ４３及び上チップ４４のダイス付けを行う、即ちダイス付け工程にてダイスボンディングが一度で済むため、ダイス付け工程を簡略化（処理時間を短縮）することができる。
【００６５】
図１１は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ６８ａ）、ウェーハに対応するテーピングマシンを用いて、図７に示すように、ウェーハ５７の有効チップ５７ａ表面に接着剤４６としてテープ材を貼付する（ステップ６８ｂ）。
【００６６】
次に、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査する（ステップ６８ｃ）。その検査結果に基づいて、不良と判断した下チップ４３ａのおもて面に貼付したテープ材をスクラッチして傷つける（ステップ６８ｄ）。
【００６７】
次に、ウェーハ状態（ダイシング前であって複数の下チップ４３が一体化している状態））の下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６８ｅ）、オーブンにて上チップ４４を下チップ４３と接合する接着剤４６をキュア（硬化）する（ステップ６８ｆ）。この時、接着剤４６を完全に硬化させるとその後の下チップ４３のダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なうため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００６８】
次に、ウェーハテープマウンタを用いてウェーハの裏面にダイス付け用テープ材５３を貼付し（ステップ６８ｇ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６８ｈ）。
【００６９】
次に、ダイボンダにて基板４２上に、上チップ４４が接合された下チップ４３をダイス付けし（ステップ６８ｉ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６８ｊ）。
【００７０】
この方法によれば、更に、基板４２に対して一体化した下チップ４３及び上チップ４４のダイス付けを行う、即ちダイス付け工程にてダイスボンディングが一度で済むため、ダイス付け工程を簡略化（処理時間を短縮）することができる。
【００７１】
図１２は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ６９ａ）、ディスペンサを用いて図６の工程と同様にウェーハ５７の有効チップ５７ａ表面に接着剤４６として熱可塑性ペーストを塗布する（ステップ６９ｂ）。接着剤４６には、上記実施形態と同様に、高温時にはエラストマーとしての性質（高温時にも弾力性を失わず、温度低下後にも接着性を有する性質）を持つ材質を用いる。
【００７２】
次に、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査し（ステップ６９ｃ）、その検査結果に基づいて、不良と判断した下チップ４３ａのおもて面に塗布したペーストをスクラッチして傷つける（ステップ６９ｄ）。
【００７３】
次に、ウェーハ状態（ダイシング前であって複数の下チップ４３が一体化している状態））の下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ６９ｅ）、オーブンにて上チップ４４を下チップ４３と接合する接着剤４６をキュア（硬化）する（ステップ６９ｆ）。この時、接着剤４６を完全に硬化させるとその後の下チップ４３のダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なうため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００７４】
次に、ウェーハテープマウンタを用いてウェーハの裏面にＵＶテープ材を貼付し（ステップ６９ｇ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ６９ｈ）。
【００７５】
次に、ディスペンサを用いて基板４２の上面に下チップ４３のために接着剤４５としてダイス付け用ペーストを塗布し（ステップ６９ｉ）、ダイボンダにて基板４２上に、上チップ４４が接合された下チップ４３をダイス付けし（ステップ６９ｊ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ６９ｋ）。
【００７６】
この方法によれば、図９の方法と同様に、基板４２に対して一体化した下チップ４３及び上チップ４４のダイス付けを行う、即ちダイス付け工程にてダイスボンディングが一度で済むため、ダイス付け工程を簡略化（処理時間を短縮）することができる。
【００７７】
図１３は、別の製造方法のフロー図である。
先ず、上チップウェーハプロセスにて上チップ４４を作り込んだウェーハを作成し（ステップ７０ａ）、ＩＣテスタを用いたプローブテストにて各チップを検査し（ステップ７０ｂ）、マーキング装置を用いて不良チップにインクマーキングを施す（ステップ７０ｃ）。次に、ウェーハテープマウンタを用いてウェーハの裏面にＵＶテープ材を貼付し（ステップ７０ｄ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ７０ｅ）。
【００７８】
次に、ディスペンサを用いて基板４２の上面に下チップ４３のために接着剤４５としてダイス付け用ペーストを塗布し（ステップ７０ｆ）、ダイボンダにて基板４２上に下チップ４３をダイス付けし（ステップ７０ｇ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ７０ｈ）。この時、接着剤４５を完全に硬化させるとその後の上チップのダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なう。また、接着テープ４６を硬化させると、次の上チップ４４を接合することができなくなる。このため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００７９】
次に、下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ７０ｉ）、オーブンにて上チップ４４を下チップ４３と接合する接着テープ４６と、下チップ４３を基板４２と接合する接着剤４５とをキュア（硬化）する（ステップ７０ｊ）。
【００８０】
図１４は、別の製造方法のフロー図である。
下チップウェーハプロセスにて下チップ４３を作り込んだウェーハを作成し（ステップ７１ａ）、ＩＣテスタを用いたプローブテストにて各下チップ４３を検査する（ステップ７１ｂ）。その検査結果に基づいて、ウェーハ対応のディスペンサを用いて良品と判断した下チップ４３のおもて面に接着剤４６として熱可塑性ペーストを塗布する（ステップ７１ｃ）。
【００８１】
次に、ウェーハテープマウンタを用いてウェーハの裏面にダイス付け用テープ材５３を貼付し（ステップ７１ｄ）、ダイサを用いてウェーハをダイシングして下チップ４３を個片化する（ステップ７１ｅ）。
【００８２】
次に、ダイボンダにて基板４２上に下チップ４３をダイス付けし（ステップ７１ｆ）、オーブンにて下チップ４３を接合する接着剤４５をキュア（硬化）する（ステップ７１ｇ）。下チップ４３のおもて面には接着テープ４６が貼付されている。この時、接着剤４５を完全に硬化させるとその後の上チップのダイスキュア時に硬化が進み過ぎて、接着材そのものの性能を損なう。また、接着テープ４６を硬化させると、次の上チップ４４を接合することができなくなる。このため、通常の硬化条件の半分程度の時間と温度で硬化させる。
【００８３】
次に、下チップ４３上にダイボンダを用いて上チップ４４をダイス付けし（ステップ７１ｈ）、オーブンにて上チップ４４を下チップ４３と接合する接着テープ４６と、下チップ４３を基板４２と接合する接着剤４５とをキュア（硬化）する（ステップ７１ｉ）。
【００８４】
即ち、図１３に示す方法は、上チップ４４と下チップ４３の接合にテープ材を用い、下チップ４３と基板４２の接合に接着ペーストを用い、図１４に示す方法は、上チップ４４と下チップ４３の接合に接着ペーストを用い、下チップ４３と基板４２の接合にテープ材（ダイス付け用テープ材５３）を用いる。これらのように、上チップ４４と下チップ４３とを接合する接着剤と、下チップ４３と基板４２とを接合する接着剤とを異なる物を用いて実施しても良い。
【００８５】
・上記各実施形態では、接着剤４５を用いて下チップ４３と基板４２とを接合したが、その他の方法、例えば図１５に示すように、バンプ８１を用いて下チップ４３と基板４２とを接合するようにしてもよい。即ち、プローブテスト時に、判定結果に基づいてバンプ８１を形成する。そして、ダイス付け工程において、バンプ８１が形成された下チップ４３を基板４２に接合する。従って、下チップ４３のパッドを一括して基板４２に電気的に接合することができ、ワイヤボンディングの時間を短くすることができる。更に、下チップ４３の上面（この場合は裏面）全面を上チップ４４との接合に利用することができるため、上チップ４４の面積の制約（図１ではパッドを避ける必要がある）がなく、更に集積化したスタックＭＣＰを具体化することができる。尚、下チップ４３と基板４２とをワイヤにて電気的に接合し、下チップ４３と上チップ４４とをバンプを用いて電気的に接合するようにしてもよい。
【００８６】
・上記各実施形態では、図２（ｂ）に示すように、パッド４３ｂを避けて接着テープ４６を貼付したが、パッド４３ｂを露出する工程を加えることで、下チップ４３のおもて面全面に接着テープ４６を貼付してもよい。同様に、導電性ペーストをウェーハ全面に塗布する（例えばスピンコータを用いる）ようにしても良い。
【００８７】
・上記各実施形態では、接着ペーストとして熱可塑性ペーストを用いたが、熱効果性ペーストを用いて実施しても良い。
・上記各実施形態では、基板４２の上面に２つのチップ（下チップ４３と上チップ４４）を積層したスタックＭＣＰ４１に適用したが、３つ以上のチップを積層した半導体装置の製造に適用して実施しても良い。その場合、上記実施形態では、ウェーハテストの時に基板４２にダイス付けされる下チップ４３のおもて面に識別のための接着剤を貼付又は塗布したが、チップ上に載置され接合されるチップのおもて面に識別のための接着剤を貼付又は塗布してもよい。
【００８８】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１） 複数のチップが基板上に積層され、該基板及び複数のチップが互いに接合された半導体装置の製造方法であって、
前記複数のチップに含まれる第１のチップが形成されたウェーハのプローブテスト時に、該第１のチップと基板又は第２のチップとを接合する接合部材を該第１のチップのおもて面に形成したことを特徴とする半導体装置の製造方法。
（付記２） ダイス付け工程において、前記接合部材に基づいて判断した良品の第１のチップを前記基板又は第２のチップにダイス付けすることを特徴とする請求項１記載の半導体装置の製造方法。
（付記３） 前記接合部材は、前記第１のチップのおもて面と前記第２のチップの裏面とを接合する接着剤であり、該第２のチップが形成されたウェーハの裏面にはダイシングのためのテープ材が貼付されることを特徴とする請求項１記載の半導体装置の製造方法。
（付記４） 前記接合部材は、前記第１のチップと前記基板又は前記第２のチップとを電気的に接合する接続部であり、前記第１のチップは前記接続端子が形成されたおもて面を前記基板又は前記第２のチップに向けて載置されることを特徴とする請求項１記載の半導体装置の製造方法。
（付記５） 前記プローブテストの結果に基づいて良品と判断した前記第１のチップのおもて面に前記接合部材を形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
（付記６） 前記ウェーハの有効領域のチップに前記接合部材を形成し、前記プローブテストの結果に基づいて不良と判断したチップのおもて面に形成した前記接合部材を加工して良品のチップと識別可能とすることを特徴とする請求項１又は２記載の半導体装置の製造方法。
（付記７） 前記基板と接合されるチップが形成されたウェーハを切断する切断工程の前に、前記複数のチップを積層して接合したことを特徴とする請求項１〜４のうちの何れか一項に記載の半導体装置の製造方法。
【００８９】
【発明の効果】
以上詳述したように、本発明によれば、半導体装置の製造工程における無駄を省いた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】 一実施形態の半導体装置の概略断面図である。
【図２】 （ａ）はウェーハの平面図、（ｂ）はチップの平面図である。
【図３】 一実施形態の製造工程を示す説明図である。
【図４】 一実施形態の製造工程のフロー図である。
【図５】 別の製造方法のフロー図である。
【図６】 別の製造方法のフロー図である。
【図７】 有効領域の説明図である。
【図８】 別の製造方法のフロー図である。
【図９】 別の製造方法のフロー図である。
【図１０】 別の製造方法のフロー図である。
【図１１】 別の製造方法のフロー図である。
【図１２】 別の製造方法のフロー図である。
【図１３】 別の製造方法のフロー図である。
【図１４】 別の製造方法のフロー図である。
【図１５】 別の半導体装置の概略断面図である。
【図１６】 従来のウェーハの平面図である。
【図１７】 従来の製造工程を示す説明図である。
【図１８】 従来例の製造方法のフロー図である。
【図１９】 従来例の製造方法のフロー図である。
【符号の説明】
４１ 半導体装置（スタックＭＣＰ）
４２ 基板
４３ 第１のチップ（下チップ）
４４ 第２のチップ（上チップ）
４５，４６ 接合部材（接着剤）
５１ ウェーハ

Claims (4)

  1. 複数のチップが基板上に積層され、該基板及び複数のチップが互いに接合された半導体装置の製造方法であって、
    第１のチップが形成された第１のウェーハのプローブテスト時に、該プローブテストの結果に基づいて良品と判断した前記第１のチップのおもて面にのみ接合部材を形成する工程と、
    第２のチップが形成された第２のウェーハのプローブテスト時に、該プローブテストの結果に基づいて不良品と判断した前記第２のチップにマーキングする工程と、
    前記第２のウェーハの裏面にＵＶテープ材を貼付し、前記第２のウェーハをダイシングし、複数の第２のチップに個片化する工程と、
    前記第１のチップ上に前記接合部材を介して前記第２のチップを接合する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記接合部材は、前記第１のチップのおもて面と前記第２のチップの裏面とを接合する接着剤であり、該第２のチップが形成された前記第２のウェーハの裏面にはダイシングのためのテープ材が貼付されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記ウェーハの有効領域の前記第１のチップに前記接合部材を形成し、前記プローブテストの結果に基づいて不良と判断した前記第１のチップのおもて面に形成した前記接合部材を加工して良品の前記第１のチップと識別可能とすることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記基板と接合される前記第１のチップが形成された前記第１のウェーハを切断する切断工程の前に、前記第２のチップを積層して接合したことを特徴とする請求項１〜３のうちの何れか一項に記載の半導体装置の製造方法。
JP2002233715A 2002-08-09 2002-08-09 半導体装置の製造方法 Expired - Fee Related JP3989796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002233715A JP3989796B2 (ja) 2002-08-09 2002-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002233715A JP3989796B2 (ja) 2002-08-09 2002-08-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004079575A JP2004079575A (ja) 2004-03-11
JP3989796B2 true JP3989796B2 (ja) 2007-10-10

Family

ID=32018779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002233715A Expired - Fee Related JP3989796B2 (ja) 2002-08-09 2002-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3989796B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2099031A1 (fr) * 2008-03-07 2009-09-09 Axalto S.A. Procédés pour fabriquer un empilement de circuits mémoire et pour adresser un circuit mémoire, empilement et dispositif correspondants

Also Published As

Publication number Publication date
JP2004079575A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
JP3485525B2 (ja) 半導体装置の製造方法
US7833836B2 (en) Stack MCP and manufacturing method thereof
JP3906962B2 (ja) 半導体装置の製造方法
JP3831287B2 (ja) 半導体装置の製造方法
JP2003234359A (ja) 半導体装置の製造方法
US20050260829A1 (en) Manufacturing method of a semiconductor device
US20070275543A1 (en) Manufacturing method of a semiconductor device
JPH11204551A (ja) 半導体装置の製造方法
JP5798834B2 (ja) 半導体装置の製造方法
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JP2007048876A (ja) 半導体装置の製造方法
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
JP3262728B2 (ja) 半導体装置及びその製造方法
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
JP3989796B2 (ja) 半導体装置の製造方法
JP5054954B2 (ja) 半導体装置の製造方法
JP5286303B2 (ja) 半導体装置の製造方法
JP2004128339A (ja) 半導体装置の製造方法
KR0167457B1 (ko) 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
JP4207696B2 (ja) 半導体パッケージの製造方法
JPH11330010A (ja) 半導体装置の製造方法
KR20100093356A (ko) 퓨즈박스를 구비한 반도체 장치의 제조방법
JP2005045041A (ja) 半導体パッケージおよびその製造方法
KR100370840B1 (ko) 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법
JP2001358287A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees