JPH11330010A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11330010A
JPH11330010A JP13339898A JP13339898A JPH11330010A JP H11330010 A JPH11330010 A JP H11330010A JP 13339898 A JP13339898 A JP 13339898A JP 13339898 A JP13339898 A JP 13339898A JP H11330010 A JPH11330010 A JP H11330010A
Authority
JP
Japan
Prior art keywords
tape
dicing tape
sealing resin
dicing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13339898A
Other languages
English (en)
Inventor
Yutaka Yamada
山田  豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13339898A priority Critical patent/JPH11330010A/ja
Publication of JPH11330010A publication Critical patent/JPH11330010A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 テープファインピッチボールグリッドアレイ
によるCSP型半導体装置の製造方法において、ダイシ
ングテープと封止樹脂との間に気泡が発生することを防
止し、歩留りを向上させる。 【解決手段】 一方の面側に複数の半導体チップが搭載
され、他方の面側に半田ボールが形成されたポリイミド
テープ10を、シリコンゴムシート22上に載置する。
その上に、ダイシングテープ26を取り付けたフレーム
25を配置し、シリコンゴムローラーをダイシングテー
プ26の上に押し当てて一方向に移動させ、ダイシング
テープ26を封止樹脂14に接合する。この場合、フレ
ーム25を支持する圧縮ばね23a〜23cは、ローラ
ー移動方向に沿って順次ばね定数が大きいものを配置す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パッケージサイズ
を半導体チップサイズとほぼ同じとしたチップサイズパ
ッケージ型半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、半導体装置の高密度実装の要求か
ら、QFP(quad flat package )に替わってテープフ
ァインピッチボールグリッドアレイ(tape fine-pitch
ball grid array :以下、「TFBGA」という)やプ
ラスチックファインピッチボールグリッドアレイ(plas
tic fine-pitch ball grid array:PFBGA)等の技
術を使用した半導体装置が広く使用されるようになっ
た。これらの技術では、半導体チップを搭載したエポキ
シ基板又はポリイミドテープの裏面側に多数の微細な半
田ボールをグリッド状に設けて、これらの半田ボールに
より半導体装置をプリント基板上に実装する。
【0003】また、近年、半導体装置のパッケージのよ
り一層の小型化が要求されており、半導体チップサイズ
とほぼ同じ大きさのパッケージ(chip scale package:
以下、CSPという)の半導体装置の製造方法が開発さ
れている。図6(a)は従来のTFBGAによるCSP
型半導体装置の製造方法の一例を示す断面図、図6
(b)は同じくその平面図である。
【0004】まず、所定の配線パターン、電極パッド
(いずれも図示せず)及び半田ボール31が形成された
ポリイミドテープ30上に半導体チップ32を搭載す
る。なお、ポリイミドテープ30には、図6(b)に示
すように、半導体チップ32を囲むようにして開口部3
0a設けられている。次に、半導体チップ32の電極パ
ッドとポリイミドテープ30上に形成された電極パッド
とをボンディングワイヤ33により電気的に接続する。
そして、エポキシ樹脂等の封止樹脂34により、半導体
チップ32及びボンディングワイヤ33を封止する。
【0005】次いで、プレス金型により、ポリイミドテ
ープ30の開口部30a間を切断する。これにより、C
SP型半導体装置が完成する。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
方法では、プレス金型によりポリイミドテープ30を切
断する際に、ポリイミドテープ30がプレス金型により
押圧されて湾曲し、図7に示すようにチップ周辺部でポ
リイミドテープ30と封止樹脂34とが剥離してしまう
ことがある。このため、プレス金型で各半導体装置を分
離する方法では、歩留りが低いという問題点がある。
【0007】上記の問題点を解消するために、ウェハの
切断に使用するダイシング装置を用いてポリイミドテー
プを切断することも考えられる。この場合、各封止樹脂
34にダイシングテープを貼り付ける必要があるが、T
FBGAの場合は剛性が低いポリイミドテープを使用し
ており、且つ、各半導体チップを封止する封止樹脂が連
続していないため、ダイシングテープを封止樹脂に密着
させることが難しく、ダイシングテープと封止樹脂との
間に気泡が発生しやすい。ダイシングテープと封止樹脂
との間に気泡が発生すると、ダイシングブレードの破損
の原因になったり、ダイシングテープを剥離した後に封
止樹脂の表面にしみが残るなどの不具合が発生する。
【0008】本発明は、TFBGAによるCSP型半導
体装置の製造方法において、ダイシングテープと封止樹
脂との間に気泡が発生することが回避でき、歩留りを向
上できる半導体装置の製造方法を提供することを目的と
する。
【0009】
【課題を解決するための手段】上記した課題は、一方の
面側に複数の接合用ボールが形成され、他方の面側に封
止樹脂で封止された複数の半導体チップが搭載された樹
脂テープを用意する工程と、前記樹脂テープをシート上
に載置し、その上に複数の弾性体により支持されたダイ
シングテープ付きフレームを配置する工程と、前記ダイ
シングテープの上からローラーを押し当て一方向に移動
させて、前記ダイシングテープを前記封止樹脂に接合す
る工程と、ダイシングブレードにより各半導体チップ間
を切断する工程とを有し、前記複数の弾性体は前記ロー
ラーの移動する方向に沿って順次弾性係数が大きいもの
を配置することを特徴とする半導体装置の製造方法によ
り解決する。
【0010】以下、作用について説明する。本発明にお
いては、封止樹脂で封止された半導体チップを搭載した
樹脂テープの上方に、ばね又はゴム等の弾性体により支
持されたダイシングテープ付きフレームを配置する。そ
して、ダイシングテープの上側からローラーを押し当て
て該ローラーを一方向に移動させることにより、ダイシ
ングテープと封止樹脂とを接合する。このとき、前記フ
レームを支持する複数の弾性体の弾性係数が、ローラー
の移動する方向に沿って順次大きくなるように設定され
ているので、ローラーの移動にしたがってダイシングテ
ープが一方の側から封止樹脂の表面に徐々に接触し、ダ
イシングテープと封止樹脂との間の空気を押し出すよう
にしてダイシングテープが封止樹脂に接合する。これに
より、ダイシングテープと封止樹脂との間に気泡が発生
することが回避される。
【0011】なお、樹脂テープを載置するシートは、ロ
ーラー移動時の樹脂テープのずれを防止するために、シ
リコンゴムからなることが好ましい。また、前記シート
には、接合用ボールの形成領域に対応する位置に凹部を
設けておくことが好ましい。これにより、ダイシングテ
ープを接合する際に接合用ボールがシートに擦れて脱落
することを確実に防止できる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 (第1の実施の形態)図1,図2は本発明の第1の実施
の形態の半導体装置の製造方法を工程順に示す断面図で
ある。また、図3は図2の工程における平面図である。
【0013】まず、図1に示すように、半導体チップ1
2をポリイミドテープ10上に接合する。ポリイミドテ
ープ10には、所定のパターンで配線及び電極パッド
(いずれも図示せず)が形成されている。また、ポリイ
ミドテープ10の裏面側には、直径が約0.5mmの多
数の半田ボール11が0.8mm以下のピッチでグリッ
ド状に配列して形成されている。このポリイミドテープ
10上に半導体チップ12を接合した後、半導体チップ
12の表面に設けられた電極パッドとポリイミドテープ
10の表面上に設けられた電極パッドとをボンディング
ワイヤ13により電気的に接続する。
【0014】その後、半導体チップ12を封止樹脂14
によりモールドする。封止樹脂14は例えばエポキシ樹
脂を使用することができる。この場合、半導体チップ1
2の上面と封止樹脂14の表面との間隔は約0.1〜
0.15mmである。次に、図2に断面図、図3に平面
図を示すように、半導体チップ12を搭載したポリイミ
ドテープ10をダイシング治具20に取り付ける。ダイ
シング治具20は、厚さが約5mmのアクリル又は塩化
ビニル樹脂からなる板(以下、「アクリル板」という)
21と、ポリイミドテープ10が載置されるシリコンゴ
ムシート22と、複数の圧縮ばね23a〜23cと、こ
れらの圧縮ばね23a〜23cにより支持されるアクリ
ル又は塩化ビニルからなるフレーム(以下、「アクリル
フレーム」という)24と、フレーム24上に着脱自在
に配置されるステンレス製のフレーム(以下、「ステン
レスフレーム」という)25と、ステンレスフレーム2
5に取り付けられたダイシングテープ26とにより構成
される。
【0015】シリコンゴムシート22はアクリル板21
の中央部に配置され、その上に載置されるポリイミドテ
ープ10がダイシングテープ接合時にずれないようにす
るためのものである。シリコンゴムシート22の厚さは
約2mmであり、該シリコンゴムシート22の中央部に
はポリイミドテープ10の裏面側の半田ボール形成領域
に対応する大きさの凹部22aが設けられている。
【0016】圧縮ばね23a〜23cはアクリル板21
の周縁部に立設されており、図3の下側に配置されたば
ね23aのばね定数をk1 、縁部中央に配置されたばね
23bのばね定数をk2 、上側に配置されたばね23c
のばね定数をk3 とすると、k1 <k2 <k3 となるよ
うに設定されている。ステンレスフレーム25はアクリ
ルフレーム24に対し着脱自在であり、アクリルフレー
ム24上に配置したときには該ステンレスフレーム25
もばね23a〜23cにより支持される。このステンレ
スフレーム25に取り付けられたダイシングテープ26
の下面側には、紫外線(UV)の照射により接着力が低
下する接着剤が塗布されている。
【0017】図2に示すように、ダイシング治具20の
シリコンゴムシート21上にポリイミドテープ10を載
置し、ステンレスフレーム25をアクリルフレーム24
上に配置して、シリコンゴムローラーを一方向(図3の
下側から上側に向かう方向)に移動させて、ダイシング
テープ26を封止樹脂14に貼り付ける。このとき、シ
リコンゴムローラーの移動方向に沿って圧縮ばね23a
〜23cのばね定数が順次大きくなるように設定されて
いるので、ローラーを封止樹脂14に一定の圧力で押し
付けるためには、ローラーの移動に伴ってローラーの押
下力を徐々に強くする必要がある。そうすると、図4に
示すように、シリコンゴムローラー27によりダイシン
グテープ26が一方の側から封止樹脂14に徐々に接触
し、ダイシングテープ26と封止樹脂14との間の空気
が押し出されるようにしてダイシングテープ26が封止
樹脂14に接合する。従って、ダイシングテープ26と
封止樹脂14との間に気泡が入ることが回避される。ま
た、シリコンゴムシート22に凹部22aが設けられて
いるので、シリコンゴムローラー27でダイシングテー
プ26を貼り付けるときに半田ボール11に加えられる
応力が低減され、半田ボール11の脱落が確実に防止さ
れる。
【0018】このようにして、ダイシングテープ26を
各封止樹脂14に接合した後、ダイシングブレードによ
り各半導体チップ12間のポリイミドテープ10を切断
し、各半導体装置を相互に分離する。この場合、ブレー
ドの回転数は例えば30000〜60000rpm、切
断速度は50mm/秒とする。次いで、封止樹脂14に
接合しているダイシングテープ26に紫外線を約450
mW/cm2 の強度で照射する。一般的なダイシングテ
ープの接着力は25mm当り300gであるが、紫外線
照射により接着力は25mm当り8g程度に低下する。
このようにしてダイシングテープ26の接着力を低下さ
せた後、封止樹脂14からダイシングテープ26を剥離
する。このようにして、CSP型半導体装置が完成す
る。
【0019】本実施の形態においては、ダイシング治具
20の圧縮ばね23a〜23cのばね定数がシリコンゴ
ムローラー27の移動方向に沿って順次に大きくなるよ
うに設定されているので、封止樹脂14にダイシングテ
ープ26を接合する際にダイシングテープ26が一方の
側から封止樹脂14に徐々に接触し、両者の間の空気が
押し出されるようにして接合させる。これにより、ダイ
シングテープ26と封止樹脂14との間に気泡が入るこ
とが回避される。従って、半導体チップ12間のポリイ
ミドテープ10を切断するときにブレードが破損するこ
とが回避されるとともに、封止樹脂14の表面にしみが
発生する等の不具合が防止される。また、本実施の形態
においては、ダイシング装置を使用して各半導体装置を
分離するので、プレス金型を使用する方法に比べて約3
0〜50%の製造時間の短縮が可能である。
【0020】(第2の実施の形態)図5は本発明の第2
の実施の形態の半導体装置の製造方法を示す図である。
なお、図5において、図1と同一物には同一符号を付し
てその詳しい説明は省略する。本実施の形態において
は、ポリイミドテープ10上に搭載された複数の半導体
チップを、封止樹脂14aにより一括して封止する。そ
して、第1の実施の形態と同様にダイシング治具20を
使用し、ダイシングテープ26と封止樹脂14aとを接
合する。
【0021】次いで、ダイシングブレードにより各半導
体チップ間の封止樹脂14a及びポリイミドテープ10
を切断する。これにより、CSP型半導体装置が完成す
る。本実施の形態においては、各半導体チップ12間の
封止樹脂14aが連続しているので、第1の実施の形態
に比べてダイシングテープ10の接合性が向上し、気泡
の発生をより確実に防止することができる。また、複数
の半導体チップを一括して封止樹脂14aに封止し、そ
の後ダイシングブレードで切断するので、チップサイズ
とパッケージサイズとを同じにすることができて、第1
の実施の形態に比べて半導体装置のサイズのより一層の
小型化が達成されるという利点がある。
【0022】なお、上記第1及び第2の実施の形態で
は、いずれも弾性体として圧縮ばね23a〜23cを使
用した場合について説明したが、圧縮ばねに替えて他の
弾性体、例えば、ゴム、スポンジ及びその他の弾力性を
有する材料により形成された部材を使用してもよい。ま
た、上記第1及び第2の実施の形態においては、いずれ
もシリコンゴムシート22に凹部22aが設けられてい
る場合について説明したが、シリコンゴムシートの表面
は平坦であってもよく、また、シリコンゴムシートの表
面全体又は半田ボール形成領域に対応する部分に微細な
凹凸が設けられていてもよい。
【0023】
【発明の効果】以上説明したように、本発明によれば、
ダイシングテープ付きフレームを複数の弾性体により支
持し、ローラーの移動する方向に沿って順次弾性係数が
大きい弾性体を配置しているので、ローラーの移動にし
たがってダイシングテープが封止樹脂に徐々に接触し、
ダイシングテープと封止樹脂との間の空気を押し出すよ
うにしてダイシングテープを封止樹脂に接合することが
できる。これにより、ダイシングテープと封止樹脂との
間に気泡が発生することが回避され、ダイシングブレー
ドの破損や封止樹脂の表面のしみの発生が回避される。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置の製造
方法を示す断面図(その1)である。
【図2】本発明の第1の実施の形態の半導体装置の製造
方法を示す断面図(その2)である。
【図3】図2の工程における平面図である。
【図4】シリコンゴムローラーの移動にともないダイシ
ングテープが封止樹脂に接合される状態を示す模式図で
ある。
【図5】本発明の第2の実施の形態の半導体装置の製造
方法を示す図である。
【図6】従来のTFBGAによるCSP型半導体装置の
製造方法の一例を示す図である。
【図7】従来の問題点を示す模式図である。
【符号の説明】
10,30 ポリイミドテープ、 11,31 半田ボール、 12,32 半導体チップ、 13,33 ボンディングワイヤ、 14,14a,34 封止樹脂、 20 ダイシング治具、 21 アクリル板、 22 シリコンゴムシート、 23a〜23c 圧縮ばね、 26 ダイシングテープ、 27 シリコンゴムローラー。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一方の面側に複数の接合用ボールが形成
    され、他方の面側に封止樹脂で封止された複数の半導体
    チップが搭載された樹脂テープを用意する工程と、 前記樹脂テープをシート上に載置し、その上に複数の弾
    性体により支持されたダイシングテープ付きフレームを
    配置する工程と、 前記ダイシングテープの上からローラーを押し当て一方
    向に移動させて、前記ダイシングテープを前記封止樹脂
    に接合する工程と、 ダイシングブレードにより各半導体チップ間を切断する
    工程とを有し、 前記複数の弾性体は前記ローラーの移動する方向に沿っ
    て順次弾性係数が大きいものを配置することを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 前記弾性体が圧縮ばねであることを特徴
    とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記弾性体がゴムからなることを特徴と
    する請求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 前記シートがシリコンゴムからなること
    を特徴とする請求項1に記載の半導体装置の製造方法。
  5. 【請求項5】 前記シートには前記接合用ボールに対応
    する位置に凹部が設けられていることを特徴とする請求
    項1に記載の半導体装置の製造方法。
JP13339898A 1998-05-15 1998-05-15 半導体装置の製造方法 Withdrawn JPH11330010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13339898A JPH11330010A (ja) 1998-05-15 1998-05-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13339898A JPH11330010A (ja) 1998-05-15 1998-05-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11330010A true JPH11330010A (ja) 1999-11-30

Family

ID=15103822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13339898A Withdrawn JPH11330010A (ja) 1998-05-15 1998-05-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11330010A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG94728A1 (en) * 2000-01-12 2003-03-18 Disco Corp Method of cutting csp substrates
JP2008235916A (ja) * 2008-04-04 2008-10-02 Renesas Technology Corp 半導体装置の製造方法
US8650512B1 (en) * 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8877613B2 (en) 2002-07-22 2014-11-04 Renesas Electronics Corporation Method of manufacturing a semiconductor device
CN105034228A (zh) * 2014-04-30 2015-11-11 东和株式会社 片状树脂体、树脂成形装置及树脂成形方法以及成形制品的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG94728A1 (en) * 2000-01-12 2003-03-18 Disco Corp Method of cutting csp substrates
US6901924B2 (en) 2000-01-12 2005-06-07 Disco Corporation Method of cutting CSP substrates
US8877613B2 (en) 2002-07-22 2014-11-04 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US9805980B2 (en) 2002-07-22 2017-10-31 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2008235916A (ja) * 2008-04-04 2008-10-02 Renesas Technology Corp 半導体装置の製造方法
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) * 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
CN105034228A (zh) * 2014-04-30 2015-11-11 东和株式会社 片状树脂体、树脂成形装置及树脂成形方法以及成形制品的制造方法
JP2015208967A (ja) * 2014-04-30 2015-11-24 Towa株式会社 シート状樹脂、樹脂成形装置及び樹脂成形方法並びに成形製品の製造方法

Similar Documents

Publication Publication Date Title
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US6723584B2 (en) Methods of making microelectronic assemblies including compliant interfaces
US7368818B2 (en) Methods of making microelectronic assemblies including compliant interfaces
US6468836B1 (en) Laterally situated stress/strain relieving lead for a semiconductor chip package
TW200910471A (en) A dice rearrangement package method
JP2000012745A (ja) 半導体パッケージおよびその製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP3756689B2 (ja) 半導体装置及びその製造方法
JPH11330010A (ja) 半導体装置の製造方法
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP2005322869A (ja) ウエハレベルパッケージの製造ツール及びチップ配置方法
JP3173464B2 (ja) 半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP3619752B2 (ja) 半導体装置の製造方法
JP3192096B2 (ja) Bga型半導体装置の製造方法
JP2009088102A (ja) 半導体装置の製造方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP2005166943A (ja) リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置
JP4656766B2 (ja) 半導体装置の製造方法
JP3351403B2 (ja) 熱圧着装置
JP2005045041A (ja) 半導体パッケージおよびその製造方法
JP4250241B2 (ja) 半導体パッケージ
JP2000114429A (ja) 半導体装置およびその製造方法
JP2001196331A (ja) チップサイズパッケージの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802