JP3192096B2 - Ｂｇａ型半導体装置の製造方法 - Google Patents
Ｂｇａ型半導体装置の製造方法Info
- Publication number
- JP3192096B2 JP3192096B2 JP26758196A JP26758196A JP3192096B2 JP 3192096 B2 JP3192096 B2 JP 3192096B2 JP 26758196 A JP26758196 A JP 26758196A JP 26758196 A JP26758196 A JP 26758196A JP 3192096 B2 JP3192096 B2 JP 3192096B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- frame
- insulating film
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置の製造方法に係り、特に、半導体チップの被覆方法に
関する。
置の製造方法に係り、特に、半導体チップの被覆方法に
関する。
【０００２】
【従来技術とその問題点】電気、電子部品の高性能化に
伴い半導体装置の高集積化および高密度化が強く望まれ
ており、これに対応して、多ピン用の半導体装置のパッ
ケージ構造は、チップの二辺にボンディングパッドを有
する構造から、四辺のすべてにボンディングパッドを有
する構造へと変化してきた。
伴い半導体装置の高集積化および高密度化が強く望まれ
ており、これに対応して、多ピン用の半導体装置のパッ
ケージ構造は、チップの二辺にボンディングパッドを有
する構造から、四辺のすべてにボンディングパッドを有
する構造へと変化してきた。
【０００３】さらに、多ピン化対策として、例えば、Ｕ
ＳＰ５１４８２６５では、半導体チップの表面（機能面
側）にエラストマ層を介して、配線パターンを形成した
絶縁性フィルムを配置し、さらに絶縁性フィルムの表面
に複数の半田ボールを格子状に配置したＢＧＡ（ボール
グリッドアレイ）と指称される半導体装置が提案されて
いる。
ＳＰ５１４８２６５では、半導体チップの表面（機能面
側）にエラストマ層を介して、配線パターンを形成した
絶縁性フィルムを配置し、さらに絶縁性フィルムの表面
に複数の半田ボールを格子状に配置したＢＧＡ（ボール
グリッドアレイ）と指称される半導体装置が提案されて
いる。
【０００４】このＢＧＡ型半導体装置における半導体チ
ップのボンディングパッドと配線パターンの接続部分
は、外部との不要な電気的接触を防止するために、ポッ
ティング方式によってシリコン系樹脂などの絶縁性コー
ティング材で被覆されている。
ップのボンディングパッドと配線パターンの接続部分
は、外部との不要な電気的接触を防止するために、ポッ
ティング方式によってシリコン系樹脂などの絶縁性コー
ティング材で被覆されている。
【０００５】ところでこのＢＧＡ型半導体装置は、複数
の配線パターンを格子状に形成した、１枚の絶縁フィル
ムをもとに形成されるため、複数のチップを実装し、被
覆工程完了後に、個別製品とするための分断作業を行う
という方法がとられている。従来は、裏面に半田ボール
が突出せしめられ、表面に配線パターンを具備した絶縁
性フィルムを、半導体チップの表面に貼着すると共に、
コーティング材をポッティングして硬化させたのち、シ
リコンウェハーを切断するのに用いられる回転刃を用い
た分断装置を利用してこの分断作業を行っていた。
の配線パターンを格子状に形成した、１枚の絶縁フィル
ムをもとに形成されるため、複数のチップを実装し、被
覆工程完了後に、個別製品とするための分断作業を行う
という方法がとられている。従来は、裏面に半田ボール
が突出せしめられ、表面に配線パターンを具備した絶縁
性フィルムを、半導体チップの表面に貼着すると共に、
コーティング材をポッティングして硬化させたのち、シ
リコンウェハーを切断するのに用いられる回転刃を用い
た分断装置を利用してこの分断作業を行っていた。
【０００６】しかしながら、この分断方法では、分断装
置が高価であるだけでなく、分断装置による分断作業時
に、コーティング材の微粉が飛散するために、分断後に
洗浄工程が必要であった。さらに、ここで用いられるコ
ーティング材は、弾性を有するために、洗浄によっても
微粉が充分に洗い流されないという問題もあった。
置が高価であるだけでなく、分断装置による分断作業時
に、コーティング材の微粉が飛散するために、分断後に
洗浄工程が必要であった。さらに、ここで用いられるコ
ーティング材は、弾性を有するために、洗浄によっても
微粉が充分に洗い流されないという問題もあった。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、製造が容易であってかつ、高集積化、高精度化に際
しても、実装が容易で信頼性の高い半導体装置を提供す
ることを目的とする。
で、製造が容易であってかつ、高集積化、高精度化に際
しても、実装が容易で信頼性の高い半導体装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】そこで本明の第１のＢＧ
Ａ型半導体装置の製造方法の特徴は、周縁端部に複数の
ボンディングパッドを有する半導体チップと、配線パタ
ーンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、半導体
チップの機能面側に、絶縁性部材を介して前記絶縁性フ
ィルムを貼着するとともに、前記半導体チップの周縁部
に形成された複数のボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、前記半導体チップと同等またはより大きい開口部を
具備した枠体を準備し、この開口部内に前記半導体チッ
プに前記絶縁性フィルムを接続してなる実装体を設置
し、この開口部内にコーティング材を充填することによ
り、前記配線パターンと前記半導体チップのボンディン
グパッドの接続部位を絶縁性コーティング材で被覆する
被覆工程と、前記枠体を除去する工程とを含むことにあ
る。
Ａ型半導体装置の製造方法の特徴は、周縁端部に複数の
ボンディングパッドを有する半導体チップと、配線パタ
ーンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、半導体
チップの機能面側に、絶縁性部材を介して前記絶縁性フ
ィルムを貼着するとともに、前記半導体チップの周縁部
に形成された複数のボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、前記半導体チップと同等またはより大きい開口部を
具備した枠体を準備し、この開口部内に前記半導体チッ
プに前記絶縁性フィルムを接続してなる実装体を設置
し、この開口部内にコーティング材を充填することによ
り、前記配線パターンと前記半導体チップのボンディン
グパッドの接続部位を絶縁性コーティング材で被覆する
被覆工程と、前記枠体を除去する工程とを含むことにあ
る。
【０００９】望ましくは、前記被覆工程は、半導体チッ
プの存在位置に対応して、前記半導体チップと同等の開
口面積および高さを有する開口部を複数個具備してなる
枠体を用意し、前記凹部内に前記半導体チップがそれぞ
れ配置せしめられるように、この枠体に、前記半導体チ
ップに接続された前記絶縁性フィルムを固定し、この開
口部と前記半導体チップとの間に、絶縁性のコーティン
グ材を充填し、前記配線パターンと前記半導体チップの
ボンディングパッドの接続部位をコーティング膜で被覆
するようにしたことを特徴とする。
プの存在位置に対応して、前記半導体チップと同等の開
口面積および高さを有する開口部を複数個具備してなる
枠体を用意し、前記凹部内に前記半導体チップがそれぞ
れ配置せしめられるように、この枠体に、前記半導体チ
ップに接続された前記絶縁性フィルムを固定し、この開
口部と前記半導体チップとの間に、絶縁性のコーティン
グ材を充填し、前記配線パターンと前記半導体チップの
ボンディングパッドの接続部位をコーティング膜で被覆
するようにしたことを特徴とする。
【００１０】本発明の方法によれば、コーティング膜の
形成に際し、半導体チップ間には枠体が介在しており、
コーティング材をポッティングした際チップ間領域は枠
体によって分離されているため、コーティング材が連結
されることなく形成され、この枠体を取り除くだけで、
個別コーティングが完了し得、製造が容易である。
形成に際し、半導体チップ間には枠体が介在しており、
コーティング材をポッティングした際チップ間領域は枠
体によって分離されているため、コーティング材が連結
されることなく形成され、この枠体を取り除くだけで、
個別コーティングが完了し得、製造が容易である。
【００１１】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照しつつ詳細に説明する。本発明の第１の実施
例のＢＧＡ型半導体装置の製造方法は、図１(a)および
(b)に概念図を示すように、半導体チップ１０のサイズ
に符合する開口部Ｈを縦横に多数個配列した枠体２２を
準備し、配線パターンを具備した絶縁性フィルム１１に
接続された半導体チップ１０をこの開口部Ｈ内に設置
し、封止用エラストマーなどのコーティング樹脂をポッ
ティングすることにより、コーティングを行い、図２に
示すような前記半導体チップ１０のボンディングパッド
１０Ｂと前記配線パターン１６Ｓとの接続部位に、図３
に示すようなコーティング層１３を形成したことを特徴
とする。そしてこの枠体は、コーティング材の硬化後、
除去せしめられる。
図面を参照しつつ詳細に説明する。本発明の第１の実施
例のＢＧＡ型半導体装置の製造方法は、図１(a)および
(b)に概念図を示すように、半導体チップ１０のサイズ
に符合する開口部Ｈを縦横に多数個配列した枠体２２を
準備し、配線パターンを具備した絶縁性フィルム１１に
接続された半導体チップ１０をこの開口部Ｈ内に設置
し、封止用エラストマーなどのコーティング樹脂をポッ
ティングすることにより、コーティングを行い、図２に
示すような前記半導体チップ１０のボンディングパッド
１０Ｂと前記配線パターン１６Ｓとの接続部位に、図３
に示すようなコーティング層１３を形成したことを特徴
とする。そしてこの枠体は、コーティング材の硬化後、
除去せしめられる。
【００１２】
【実施例】次に、この方法について工程図を参照しつつ
詳細に説明する。まず図４に示すようにポリイミドテー
プからなる絶縁性フィルム１１の表面に銅箔１５を貼着
し、さらにこの表面にフォトレジスト（図示せず）を塗
布しフォトリソグラフィーにより、パターニングし、銅
箔１５のパターンを形成する。
詳細に説明する。まず図４に示すようにポリイミドテー
プからなる絶縁性フィルム１１の表面に銅箔１５を貼着
し、さらにこの表面にフォトレジスト（図示せず）を塗
布しフォトリソグラフィーにより、パターニングし、銅
箔１５のパターンを形成する。
【００１３】この後さらにフォトレジストを塗布し、フ
ォトリソグラフィを行い、図５に示すようにレジストパ
ターンＲを形成する。なお、以下の図面では、１単位の
半分づつを示すが、この１単位が所定の間隔で多数配列
形成されている。
ォトリソグラフィを行い、図５に示すようにレジストパ
ターンＲを形成する。なお、以下の図面では、１単位の
半分づつを示すが、この１単位が所定の間隔で多数配列
形成されている。
【００１４】この後無電解金めっきにより図６に示すよ
うに、レジストパターンＲから露呈する銅箔１５の表面
に金めっき層１６を形成する。
うに、レジストパターンＲから露呈する銅箔１５の表面
に金めっき層１６を形成する。
【００１５】そして裏面側からフォトレジストを塗布
し、フォトリソグラフィを行い、これをマスクとして絶
縁性フィルム１１をエッチングし、図７に示すように配
線パターン先端の接続片（ビームリード）１６Ｓが形成
される周縁部領域と半田ボール１２との電気的接続領域
にウインドウＷおよびビアＶを形成する。
し、フォトリソグラフィを行い、これをマスクとして絶
縁性フィルム１１をエッチングし、図７に示すように配
線パターン先端の接続片（ビームリード）１６Ｓが形成
される周縁部領域と半田ボール１２との電気的接続領域
にウインドウＷおよびビアＶを形成する。
【００１６】そして図８に示すように、接続片形成部を
除くこのビアＶ内で、前記銅箔１５のパターンに接続す
ると共に表面に突出するように半田ボール１２を形成す
る。
除くこのビアＶ内で、前記銅箔１５のパターンに接続す
ると共に表面に突出するように半田ボール１２を形成す
る。
【００１７】そして図９に示すように銅エッチングを行
い、ウインドウ内に露呈する銅をエッチング除去する。
これにより、ウインドウＷの領域は接続片１６Ｓとして
の金パターンのみが存在し、フレキシブルな状態となっ
ている。そして中央部では銅箔のパターン１５と金メッ
キ層１６との２層構造となってこの接続片１６Ｓにそれ
ぞれ連設されており、配線パターンとして機能する。
い、ウインドウ内に露呈する銅をエッチング除去する。
これにより、ウインドウＷの領域は接続片１６Ｓとして
の金パターンのみが存在し、フレキシブルな状態となっ
ている。そして中央部では銅箔のパターン１５と金メッ
キ層１６との２層構造となってこの接続片１６Ｓにそれ
ぞれ連設されており、配線パターンとして機能する。
【００１８】さらに、図１０に示すようにこの絶縁性フ
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
【００１９】この後絶縁性エラストマー層１７上に接着
剤を塗布し、これを図１１に示すように、ダイシングの
なされた半導体チップ１０上に位置決めし、半導体チッ
プ１０の素子形成面側にこの絶縁性フィルム１１を固着
する。
剤を塗布し、これを図１１に示すように、ダイシングの
なされた半導体チップ１０上に位置決めし、半導体チッ
プ１０の素子形成面側にこの絶縁性フィルム１１を固着
する。
【００２０】この後図１２に示すように、ボンディング
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。
【００２１】そして図１３に示すように、半導体チップ
の存在位置に対応して、前記半導体チップと同等の開口
面積および高さを有する開口部Ｈを複数個具備してなる
枠体２２を用意する。そしてこの開口部内に半導体チッ
プがそれぞれ配置せしめられるように、この枠体２２
に、前記半導体チップに接続された前記絶縁性フィルム
を固定し、図１４に示すように、この開口部と前記半導
体チップとの間に、絶縁性のコーティング材１３を充填
する。ＳＰは支持台である。このようにして、前記半導
体チップのボンディングパッドと前記配線パターンとの
接続部位をコーティング材で被覆する。
の存在位置に対応して、前記半導体チップと同等の開口
面積および高さを有する開口部Ｈを複数個具備してなる
枠体２２を用意する。そしてこの開口部内に半導体チッ
プがそれぞれ配置せしめられるように、この枠体２２
に、前記半導体チップに接続された前記絶縁性フィルム
を固定し、図１４に示すように、この開口部と前記半導
体チップとの間に、絶縁性のコーティング材１３を充填
する。ＳＰは支持台である。このようにして、前記半導
体チップのボンディングパッドと前記配線パターンとの
接続部位をコーティング材で被覆する。
【００２２】最後に、図１５に示すように、コーティン
グが完了した後、枠体の開口部と同じ形状のパンチ２０
Ｐを用いて加圧することにより、個別に分断し、この
後、絶縁性フィルム１１をカットし、枠体２２をはずし
て、図１６に示すように、コーティング材１３で被覆保
護された半導体装置が完成する。
グが完了した後、枠体の開口部と同じ形状のパンチ２０
Ｐを用いて加圧することにより、個別に分断し、この
後、絶縁性フィルム１１をカットし、枠体２２をはずし
て、図１６に示すように、コーティング材１３で被覆保
護された半導体装置が完成する。
【００２３】本発明実施例の方法によれば、枠体を用い
てコーティング位置を規制しつつコーティング材をポッ
ティングするようにしているため、緻密で高品質のコー
ティングがなされ、ダイシングマシンや洗浄装置を使用
する必要が無く、製造コストが低減され、さらには、コ
ーティング材の微粉の飛散もないため、不純物の付着に
よる信頼性の低下という問題もない。
てコーティング位置を規制しつつコーティング材をポッ
ティングするようにしているため、緻密で高品質のコー
ティングがなされ、ダイシングマシンや洗浄装置を使用
する必要が無く、製造コストが低減され、さらには、コ
ーティング材の微粉の飛散もないため、不純物の付着に
よる信頼性の低下という問題もない。
【００２４】また、前記実施例では、半田ボールを形成
した絶縁性フィルム（ＴＡＢ基板）を、半導体チップに
ボンディングするようにしたが、ボンディングおよびコ
ーティングが終了した後に、半田ボールを形成するよう
にしてもよい。また、本発明の第２の実施例として、図
１７乃至図１９に示すように、半田ボールを下側にし
て、半導体チップ１０側からポッティングを行うように
してもよい。すなわち、ボンディング工程までは、前記
第１の実施例（図２乃至図１２参照）と同様に形成し、
枠体２２に絶縁性フィルム１１を貼着する。そして図１
７に示すように、支持台ＳＰに半田ボール用の凹部Ｈ２
を形成しておき、この凹部Ｈ２に半田ボールが符合する
ように、前記絶縁フィルム１１の貼着された枠体２２を
載置する（図１８参照）。
した絶縁性フィルム（ＴＡＢ基板）を、半導体チップに
ボンディングするようにしたが、ボンディングおよびコ
ーティングが終了した後に、半田ボールを形成するよう
にしてもよい。また、本発明の第２の実施例として、図
１７乃至図１９に示すように、半田ボールを下側にし
て、半導体チップ１０側からポッティングを行うように
してもよい。すなわち、ボンディング工程までは、前記
第１の実施例（図２乃至図１２参照）と同様に形成し、
枠体２２に絶縁性フィルム１１を貼着する。そして図１
７に示すように、支持台ＳＰに半田ボール用の凹部Ｈ２
を形成しておき、この凹部Ｈ２に半田ボールが符合する
ように、前記絶縁フィルム１１の貼着された枠体２２を
載置する（図１８参照）。
【００２５】更に、そして前記第１の実施例と同様にポ
ッティングを行い、図１９に示すように、前記配線パタ
ーンと前記半導体チップのボンディングパッドの接続部
位をコーティング材で被覆する。
ッティングを行い、図１９に示すように、前記配線パタ
ーンと前記半導体チップのボンディングパッドの接続部
位をコーティング材で被覆する。
【００２６】最後に、コーティングが完了した後、枠体
の開口部と同じ形状のパンチ２０Ｐを用いて加圧するこ
とにより、個別に分断し、この後、絶縁性フィルム１１
をカットして、枠体２２を除去し、図１６に示したのと
同様に、コーティング材１３で被覆保護された半導体装
置が完成する。
の開口部と同じ形状のパンチ２０Ｐを用いて加圧するこ
とにより、個別に分断し、この後、絶縁性フィルム１１
をカットして、枠体２２を除去し、図１６に示したのと
同様に、コーティング材１３で被覆保護された半導体装
置が完成する。
【００２７】次に本発明の第３の実施例について、図２
０乃至図３３の工程断面図を参照しつつ説明する。
０乃至図３３の工程断面図を参照しつつ説明する。
【００２８】図２０乃至図２３に示にすように、接続片
（ビームリード）が形成される周縁部領域と半田ボール
１２との電気的接続領域に、ウインドウＷおよびビアＶ
を形成する工程までは、前記第１の実施例の図４乃至図
７に示した工程と同様に形成する。
（ビームリード）が形成される周縁部領域と半田ボール
１２との電気的接続領域に、ウインドウＷおよびビアＶ
を形成する工程までは、前記第１の実施例の図４乃至図
７に示した工程と同様に形成する。
【００２９】そして、図２４に示すようにウインドウＷ
内に露呈する銅箔のパターン１５をエッチング除去す
る。このとき、ビアＶはレジスト（図示せず）等で被覆
保護しておく。
内に露呈する銅箔のパターン１５をエッチング除去す
る。このとき、ビアＶはレジスト（図示せず）等で被覆
保護しておく。
【００３０】この後、図２５に示すようにこの絶縁性フ
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
【００３１】この後絶縁性エラストマー層１７上に接着
剤を塗布したのち、これを図２６に示すように、ダイシ
ングのなされた半導体チップ１０上に位置決めし、半導
体チップ１０の素子形成面側にこの絶縁性フィルム１１
を固着する。
剤を塗布したのち、これを図２６に示すように、ダイシ
ングのなされた半導体チップ１０上に位置決めし、半導
体チップ１０の素子形成面側にこの絶縁性フィルム１１
を固着する。
【００３２】この後図２７に示すように、ボンディング
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。そして、図２８に示すように、この後絶縁
性フィルム１１上に感光性のフィルム３０を貼着する。
この後図２９に示すように、前述した枠体２２に設置
し、前記第１の実施例と同様にコーティングを行う。こ
こではまだ半田ボールが形成されていない。
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。そして、図２８に示すように、この後絶縁
性フィルム１１上に感光性のフィルム３０を貼着する。
この後図２９に示すように、前述した枠体２２に設置
し、前記第１の実施例と同様にコーティングを行う。こ
こではまだ半田ボールが形成されていない。
【００３３】このようにしてモールドを行い、接続片と
ボンディングパッドとの接続領域をコーティング材１３
で被覆する。
ボンディングパッドとの接続領域をコーティング材１３
で被覆する。
【００３４】この後図３０に示すようにフォトリソグラ
フィを行い、感光性のフィルムを感光せしめ、図３１に
示すように、半田ボール形成領域にホールｈを形成す
る。そして、図３２に示すように、このホールｈ内に露
呈する銅箔１５にフラックスを印刷し、Ｐｂ１０％、Ｓ
ｎ９０％の半田からなる直径０．７mmの半田ボール１２
を供給し、３２０℃１０秒間（ピーク温度維持時間）の
加熱工程を経て、表面を銅パターン１５に固着する。そ
して必要に応じて、イソプロピルアルコール（ＩＰＡ）
に浸漬して超音波洗浄を行い、余剰のフラックスを除去
する。最後に、感光性のフィルムを除去するかまたは熱
処理により密着せしめ、更に必要に応じて半田ボール表
面にパラジウムなどの貴金属メッキ等を行い、図３３に
示すように配線パターンと半導体チップとの接続部が良
好に被覆保護されたＢＧＡ型半導体装置が完成する。
フィを行い、感光性のフィルムを感光せしめ、図３１に
示すように、半田ボール形成領域にホールｈを形成す
る。そして、図３２に示すように、このホールｈ内に露
呈する銅箔１５にフラックスを印刷し、Ｐｂ１０％、Ｓ
ｎ９０％の半田からなる直径０．７mmの半田ボール１２
を供給し、３２０℃１０秒間（ピーク温度維持時間）の
加熱工程を経て、表面を銅パターン１５に固着する。そ
して必要に応じて、イソプロピルアルコール（ＩＰＡ）
に浸漬して超音波洗浄を行い、余剰のフラックスを除去
する。最後に、感光性のフィルムを除去するかまたは熱
処理により密着せしめ、更に必要に応じて半田ボール表
面にパラジウムなどの貴金属メッキ等を行い、図３３に
示すように配線パターンと半導体チップとの接続部が良
好に被覆保護されたＢＧＡ型半導体装置が完成する。
【００３５】ここで、半田ボール１２は、格子状をなす
ように全面に形成され、また半導体チップ１０の裏面は
ベア状態となっている。
ように全面に形成され、また半導体チップ１０の裏面は
ベア状態となっている。
【００３６】このようにして低コストで信頼性の高い半
導体装置が形成される。
導体装置が形成される。
【００３７】また、ヴィアホールの孔ピッチや孔径は、
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
【００３８】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００３９】
【発明の効果】以上説明したように本発明によれば、枠
体内にコーティング材をポッティングした後は、この枠
体を取り除くだけで、個別コーティングが可能となり、
高価なダイシングマシンや洗浄装置を使用する必要が無
く、製造コストが低減され、さらには、コーティング材
の微粉の飛散もないため、不純物の付着による信頼性の
低下という問題もない。
体内にコーティング材をポッティングした後は、この枠
体を取り除くだけで、個別コーティングが可能となり、
高価なダイシングマシンや洗浄装置を使用する必要が無
く、製造コストが低減され、さらには、コーティング材
の微粉の飛散もないため、不純物の付着による信頼性の
低下という問題もない。
【図１】本発明を示す概念図
【図２】本発明の半導体装置の製造工程図
【図３】本発明の半導体装置の製造工程図
【図４】本発明の第１の実施例の半導体装置の製造工程
図
図
【図５】本発明の第１の実施例の半導体装置の製造工程
図
図
【図６】本発明の第１の実施例の半導体装置の製造工程
図
図
【図７】本発明の第１の実施例の半導体装置の製造工程
図
図
【図８】本発明の第１の実施例の半導体装置の製造工程
図
図
【図９】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図１０】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１１】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１２】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１３】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１４】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１５】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１６】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１７】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１８】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１９】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２０】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２１】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２２】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２３】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２４】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２５】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２６】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２７】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２８】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２９】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３０】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３１】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３２】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３３】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
１０ 半導体チップ １１ 絶縁性フィルム １２ 半田ボール １３ コーティング材 １５ 銅箔 １６ 金メッキ層 １６Ｓ 接続片 ２０Ｕ 上金型 ２０Ｌ 下金型 ２２ 枠体 Ｈ 開口部 Ｈ２ 凹部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/56 H01L 23/28
Claims (2)
- 【請求項１】 周縁端部に複数のボンディングパッドを
有する半導体チップと、 配線パターンを具備するとともに、前記配線パターンに
接続され、突出して外部との電気的接続を行う複数の半
田ボールを具備してなる絶縁性フィルムとで構成され、
半導体チップの機能面側に、絶縁性部材を介して前記絶
縁性フィルムを貼着するとともに、前記半導体チップの
周縁部に形成された複数のボンディングパッドに前記配
線パターンを接続したＢＧＡ型半導体装置の製造方法に
おいて、 前記半導体チップと同等またはより大きい開口部を具備
した枠体を準備し、この開口部内に前記半導体チップに
前記絶縁性フィルムを接続してなる実装体を設置し、 この開口部内にコーティング材を充填することにより、
前記配線パターンと前記半導体チップのボンディングパ
ッドの接続部位を絶縁性コーティング材で被覆する被覆
工程と、 前記枠体を除去する工程とを含むことを特徴とするＢＧ
Ａ型半導体装置の製造方法。 - 【請求項２】 前記被覆工程は、 半導体チップの存在位置に対応して、前記半導体チップ
と同等の開口面積および高さを有する開口部を複数個具
備してなる枠体を用意し、 前記凹部内に前記半導体チップがそれぞれ配置せしめら
れるように、この枠体に、前記半導体チップに接続され
た前記絶縁性フィルムを固定し、 この開口部と前記半導体チップとの間に、絶縁性のコー
ティング材を充填し、前記配線パターンと前記半導体チ
ップのボンディングパッドの接続部位をコーティング膜
で被覆するようにしたことを特徴とする請求項１記載の
ＢＧＡ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758196A JP3192096B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758196A JP3192096B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116928A JPH10116928A (ja) | 1998-05-06 |
| JP3192096B2 true JP3192096B2 (ja) | 2001-07-23 |
Family
ID=17446768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26758196A Expired - Fee Related JP3192096B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192096B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235986A (ja) | 1999-02-15 | 2000-08-29 | Toshiba Microelectronics Corp | 樹脂封止装置及び半導体装置の製造方法 |
-
1996
- 1996-10-08 JP JP26758196A patent/JP3192096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10116928A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682061A (en) | Component for connecting a semiconductor chip to a substrate | |
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20060205117A1 (en) | Solder masks used in encapsulation, assemblies including the solar mask, and methods | |
| US20040142505A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP2008258621A (ja) | 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法 | |
| JPH10163405A (ja) | 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法 | |
| JP4176961B2 (ja) | 半導体装置 | |
| JP2664259B2 (ja) | 半導体装置パッケージ及びその製造方法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JP3732378B2 (ja) | 半導体装置の製造方法 | |
| JP3614828B2 (ja) | チップサイズパッケージの製造方法 | |
| JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3280243B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3192096B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3381833B2 (ja) | Ｂｇａ型半導体装置およびその製造方法 | |
| JPH0574829A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |