JPH0282624A - はんだバンプ付半導体素子及びその製造方法 - Google Patents

はんだバンプ付半導体素子及びその製造方法

Info

Publication number
JPH0282624A
JPH0282624A JP63235317A JP23531788A JPH0282624A JP H0282624 A JPH0282624 A JP H0282624A JP 63235317 A JP63235317 A JP 63235317A JP 23531788 A JP23531788 A JP 23531788A JP H0282624 A JPH0282624 A JP H0282624A
Authority
JP
Japan
Prior art keywords
solder
electrode
bump
semiconductor element
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63235317A
Other languages
English (en)
Inventor
Michihiko Inaba
道彦 稲葉
Shinjiro Kojima
小島 伸次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63235317A priority Critical patent/JPH0282624A/ja
Publication of JPH0282624A publication Critical patent/JPH0282624A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプ付半導体素子及びその製造方法に
関し、特に半導体工業で使用されるものである。
(従来の技術) 半導体素子のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には充分対応できるが、素子の高集積化
に伴い、電極の寸法が100p口以下となり、かつ高密
度となるにつれ、特に信頼性の点で問題が多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメーテツドボンディング方式(TAB方式)、
フリップチップ方式などが知られており、これらの方法
では通常半導体チップの電極上にバンプを形成する。
このバンプとしては、従来から安価なPb−8nはんだ
が検討されており、電極上に下地金属膜を形成し、この
下地金属膜上にPb−8nはんだを蒸着又はめっきする
ことによりはんだバンプを形成する方法が考えられてい
た。しかし、従来の方法は、下地金属を用い、しかも電
極部以外の部分にはんだが蒸着あるいはめっきされない
ようにマスクを形成しなければならないという問題があ
った。
そこで本発明者らは、超音波を利用して下地金属なしに
直接AJ電極上にはんだバンプを形成する方法を開示し
た(例えば特願昭81−48607号など)。これらの
方法でははんだバンプを構成するはんだとして種々の組
成を有するものが用いられている。しかし、従来はl電
極上に直接形成されたはんだバンプの接合強度は必ずし
も充分ではなく、この接合強度を向上させることが要望
されていた。
(発明が解決しようとする課題) 本発明は前記問題点を解決するためになされたものであ
り、AΩ電極上に直接形成されるはんだバンプの接合強
度を向上したはんだバンプ付半導体素子及びその製造方
法を提供することを目的とする。
[発明の構成] (課題を解決するための手段と作用) 本発明のはんだバンプ付半導体素子は、illを主成分
とする電極を有する半導体素子と、前記電極上に直接形
成されたはんだバンプとを具備したはんだバンプ付半導
体素子において、前記はんだバンプの成分が、Znが1
0wt%以下、Snが0〜20wt%、Ag及び/又は
Auが0〜10wt%、残部が実質的にPbからなり、
前記電極とはんだバンプとの界面に非酸化状態のZnの
濃縮相が形成されていることを特徴とするものである。
本発明に係るはんだバンプ付半導体素子は例えば第1図
に示すような構造を有している。第1図において、シリ
コン基板1上には酸化膜2を介して電極3が形成され、
この電極3の一部を露出させるように全面にパッシベー
ション膜4が被覆されている。そして、前記電極3上に
ははんだバンプ5が形成され、はんだバンプ5と電極3
との界面にはZnの濃縮相6が形成されている。
また、本発明のはんだバンプ付半導体素子の製造方法は
、非酸化性雰囲気下で、半導体素子表面に形成されたA
fiを主成分とする電極上に、ZnがLOwt%以下、
Snが0〜20wt%、Ag及び/又はAuが0〜10
νt%、残部が実質的にPbからなり、350℃を超え
る温度の溶融はんだを接触させ、はんだ、はんだ槽、半
導体素子の少なくともいずれか1種に超音波を印加し、
前記電極上に選択的に非酸化状態のZnの濃縮相を介し
てはんだバンプを形成することを特徴とするものである
以下、本発明においで用いられるはんだの各成分の作用
及び含有率の限定理由について説明する。
ZnははんだバンプとA[電極との界面に集中し、はん
だバンプとAlとの接合を強固にするとともに、耐湿性
を向上させる作用を有する元素である。この集中したZ
nは非酸化状態でなければならず、酸化されていると強
度が弱くなる。Znの含有率が10wt%を超えると、
はんだに光沢がなくなり、ぬれも悪くなる。Znの含有
率は0.2〜6シt%であることが望ましい。
SnはAl1−Snの共晶反応によりはんだバンプーI
Q電極間の接合を形成する作用を有する元素である。S
nの含有率が20wt%を超えると、Al1が溶解して
しまい、電極が薄くなるか、あるいはなくなってしまう
。Snの含有率は3〜15wt%であることが望ましい
Ag及び/又はAuはZnをはんだ相内に有効に溶解さ
せ、かつZnをはんだバンプと電極との間に集中させる
作用を有する元素である。これらの元素は添加されてい
なくてもよいが、添加されていれば効果的である。Ag
及び/又はAuが10wt%を超えると、Snと金属間
化合物を形成する可能性があり、しかも材料が高価であ
るためコストが上昇する。Ag及び/又はAuの含有率
は1〜5wt%であることが望ましい。
本発明において用いられるはんだは、前述した成分以外
の残部が、不可避不純物を除き、実質的にPbからなっ
ている。
本発明方法では、以上の各成分からなるはんだを溶融さ
せ、350℃を超える温度に保持し、Ag電極と接触さ
せ、はんだ、はんだ槽、半導体素子の少なくともいずれ
か1種に超音波を印加すると、電極上に選択的に非酸化
状態のZnの濃縮相を介してはんだバンプが形成される
。はんだ温度を350℃を超える温度としたのは、35
0℃以下でははんだバンプと電極との界面に両者の接合
強度の向上に寄与するZnの濃縮相を形成することがで
きないためである。はんだ温度はAg−Znの反応が容
易に起る386℃以上であることが望ましい。
また、温度条件は半導体素子の耐熱温度を考慮して決定
される。
前記Znの濃縮相は、ZnのほかにAg及び/又はAu
を含み、更にPbが含まれていてもよい。
特に、Znの濃縮相中にAg及び/又はAuが含まれる
場合には、接合強度がより一層向上するだけでなく、耐
食性も向上する。Znの濃縮相中のZnの含有率は特に
限定されないが、20〜80wt%であることが望まし
い。また、こうしたZnの濃縮相ははんだバンプと電極
との界面に一様に分散していることが望ましいが、両者
の界面に析出相として存在していてもよい。
本発明方法において、はんだづけを実施するための具体
的な手段としては、基板をはんだ槽内の溶融はんだ中に
浸漬し、超音波振動子を挿入して溶融はんだに超音波を
印加するか、又は溶融はんだ槽目体を超音波振動させて
溶融はんだに超音波を印加してもよいし、超音波振動で
きるはんだごてを用い、電極に溶融はんだを接触させる
と同時に溶融はんだに超音波を印加してもよい。
本発明方法は、基板が半導体素子であってもガラスある
いはセラミックスなどの絶縁基板であっても同様に適用
できる。これらの基板を前記のように溶融はんだに浸漬
する場合、基板全体を浸漬してもよいし、部分的に浸漬
してもよい。また、電極以外の絶縁膜にははんだが付着
しないので、ポリイミドなどで覆う必要はないが、電極
以外の金属が露出している場合には保護する必要がある
なお、半導体ウェハを溶融はんだ中に浸漬する場合、ブ
レードダイシングを行った後であると、ダイシングライ
ンに沿って割れて半導体チップが分離することがあるの
で、これを防止するために、ウェハの裏面に高温用の粘
着テープを貼付け、更に金属やガラスなどに接着したり
、ウェハの裏面を真空チャックなどで吸着しておくこと
が望ましい。また、はんだバンプを形成した後、ブレー
ドダイシングを行ってもよい。
また、はんだづけ操作は、不活性ガスを流して非酸化性
雰囲気下で行う。これは雰囲気ガスが5%以上の酸素を
含む場合、Afiが酸化を起してはんだとのぬれが悪く
なり、最悪の場合にはバンプどうしが接続する不良が発
生するためである。
本発明において、溶融はんだに印加する超音波の周波数
はl0〜80 k Hz程度でよく、好ましくは15〜
40kHzである。これは、周波数が低すぎると、Aj
7電極上の自然酸化膜の破壊及びAfi−はんだの接合
が困難となり、逆に高すぎると電極などの剥離を起すお
それがあるためである。
なお、超音波はんだづけ法により形成したはんだバンプ
の高さが低い場合には、更に融点の低いはんだにデイツ
プするか、あるいは同様な超音波はんだづけをして2段
以上のはんだバンプを形成してもよい。特に、インナー
リードと接合する場合、非酸化雰囲気でないと、Znを
含んでいるためバンプ表面が酸化されて接合しにくくな
るため、Pb−8n共晶はんだのようにぬれのよいはん
だを2段目のバンプに使用することが望ましい。
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、TAB方式では、はんだバンプが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧着する。この場合、リードフレームを構成する導
体金属としてはCuSFe。
Al、Fe−Ni合金、表面処理層としてはAu。
Ag s S nはんだなどが用いられる。これらの金
属をめっきしたものでもよい。ただし、リードフレーム
側がFe−Ni合金の場合にはフラックスを使用する。
また、八Ωの場合にははんだを同様な方法で付着させて
おくことが望ましい。この場合、リード間の間隔が狭い
時には、基板の場合と同様に油や界面活性剤を付着させ
ることが効果的である。また、フリップチップ方式では
はんだバンプが形成された半導体チップとはんだバンプ
が形成されたガラス又はセラミックス基板のバンプどう
しを熱融着する。
以上のような本発明によれば、AΩ電極上に非酸化状態
のZnの濃縮相を介してはんだバンプを形成しているの
で、Aρ電極−はんだバンプ間の接合強度を大幅に向上
することができる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 通常のウェハプロセスにより配線・電極の形成を行った
後、全面に絶縁膜を堆積し、更にコンタクトパッド用の
開孔部を形成したシリコンウェハ11を用意した。前記
配線・電極はスパッタリング装置により形成された膜厚
約1pのAfi−2%5i−2%Cuからなり、またパ
ッシベーション膜としては窒化シリコン膜が用いられて
いる。そして、このシリコンウェハ11に形成された各
チップには3oIjM口の電極(コンタクトパッド)が
それぞれ200個形成されている。なお、このシリコン
ウェハ11についてはブレードダイシングを行っていな
い。
次に、第2図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを
形成した。第2図において、はんだ槽21内にははんだ
の還流路22が形成され、溶融はんだ23が収容されて
いる。この溶融はんだ23は図示しないモータにより回
転される撹拌棒24により還流路22内を通って液面よ
り上に噴出して還流する。前記シリコンウェハ11は裏
面に高温用の両面接着テープを貼付し、更に図示しない
ガラス板に接着した状態で縦にして、噴出している溶融
はんだ23に浸漬される。そして、シリコンウェハ11
近傍の溶融はんだ23中に超音波振動子25を挿入して
溶融はんだ23に超音波を印加する。
なお、はんだとしてはPb−5Sn−52n−0,2A
gはんだを使用し、はんだ槽温度を395℃に維持した
。また、はんだ槽全体を窒素ガスで封入し、酸素温度を
(1,5%以下におさえた。
この操作により第1図に示すようなはんだバンプが形成
された。はんだバンプと1電極との接合界面をX線マイ
クロアナライザで調べると、Agが20〜40wt%、
Pbが0〜30wt%、残部が実質的にZnからなる相
が分散していた。ただし、この相は単一相として界面に
一様に存在するものではなかった。
次に、このシリコンウェハを非酸化性雰囲気下で240
℃のPb−8n共晶はんだに2秒間デイツプし、PPb
−3n−Zn−Aはんだ上にPb−3n共品はんだが形
成された2段はんだバンプとした。
次いで、このシリコンウェハをブレードダイシングして
個々のチップに分離した後、接合強度の評価及び実装試
験を行った。
まず、接合強度は、Cuリードの表面に共晶はんだを被
覆したTAB方式のテープを用意し、チップのバンプと
テープのリード端子とを位置合わせして240℃で両者
を熱融着し、引張り試験機によりリードを引張ることに
より評価した。その結果、いずれのバンプでも3 kg
/ srs 2程度の値を示し、充分な接合強度を有す
ることがわかった。また、実装試験は、Cuリードの表
面に金めつきを施したTAB方式のテープを用意し、チ
ップのバンプとテープのリード端子とを位置合わせして
240℃で両者を熱融着した。このインナーリードボン
ディング工程でも全く問題は生じなかった。
比較のために、Pb−5Sn−30Znはんだを用いて
同様な検討を行ったが、はんだのブリッジが多く、本実
施例のようなファインピッチのバンプには不適当であっ
た。
実施例2 実施例1と同様なシリコンウェハ11を用意した。
この場合、配線・電極としてはAg−1%Siが用いら
れ、シリコンウェハ11に形成された各チップには50
0uM口の電極(コンタクトパッド)がそれぞれ2個形
成されている。
第3図に示すような超音波を印加することができるはん
だごて31を用い、シリコンウェハ11の電極上に溶融
はんだ32を滴下するとともに、超音波を印加してはん
だバンプを形成した。
はんだ材としては、以下に示すものをそれぞれ使用した
■Pb−5Sn−10Zn ■Pb−10Sn−3Zn −0,5Ag−0,5Au
■Pb−3Sn−2Zn −0,3Agはんだが溶融し
ている部分はArガスで封入し、Znが酸化されるのを
防止した。また、はんだ温度は、■、■については39
0℃、■については415℃であった。
形成されたはんだバンプとAfI電極との界面には非酸
化状態のZnの濃縮相が集中していた。特に、■の場合
はAgとAuとの両者を含んでいるZnの濃縮、相が顕
著であった。また、■ではZnの分散が良好であった。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行っ
たが、全く問題は生じなかった。
なお、前記実施例1.2では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式など他の
ワイヤレスボンディングにも同様に適用できる。この場
合、まず第4図(a)に示すようにシリコン基板1上に
絶縁膜を介して電極3を形成し、全面をパッシベーショ
ン膜4で被覆した後、電極3上に開孔部を設けたものと
、第4図(b)に示すようなガラスあるいはセラミック
ス基1f41上に電極42を形成し、全面を絶縁膜43
で被覆した後、電極42上に開孔部を設けたもののそれ
ぞれについて、実施例1.2で説明したような方法で電
極3.42上にはんだバンプ5を形成する。この場合も
実施例1.2と同様にはんだバンプ5と電極3.42と
の界面には図示しないZnの濃縮相が形成されている。
次に、第4図(e)に示すように、両者のはんだバンプ
5どうしを熱融着することにより接合する。
[発明の効果コ 以上詳述した如く本発明によれば、AjlllE極−は
んだバンプ間の接合強度を大幅に向上することができ、
素子の微細化に対応してボンディングの信頼性の高い半
導体装置を製造できるなど産業上極めて顕著な効果を奏
するものである。
【図面の簡単な説明】
第1図は本発明に係るはんだバンプ付半導体素子の断面
図、第2図は本発明の実施例1におけは本発明の実施例
2におけるはんだバンプの形成方法を示す説明図、第4
図(a)〜(c)は本発明の他の実施例におけるワイヤ
レスボンディングの工程を示す断面図である。 1・・・シリコン基板、2・・・絶縁膜、3・・・電極
、4・・・バッ、シベーション膜、5・・・はんだバン
プ、6・・・Znの濃縮相、11・・・シリコンウェハ
、21・・・はんだ槽、22・・・還流路、23・・・
溶融はんだ、24・・・撹拌棒、25・・・超音波振動
子、31・・・はんだごて、32・・・溶融はんだ、4
1・・・ガラス又はセラミックス基板、42・・・電極
、43・・・絶縁膜。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 (a) (b)

Claims (2)

    【特許請求の範囲】
  1. (1)Alを主成分とする電極を有する半導体素子と、
    前記電極上に直接形成されたはんだバンプとを具備した
    はんだバンプ付半導体素子において、前記はんだバンプ
    の成分が、Znが10wt%以下、Snが0〜20wt
    %、Ag及び/又はAuが0〜10wt%、残部が実質
    的にPbからなり、前記電極とはんだバンプとの界面に
    非酸化状態のZnの濃縮相が形成されていることを特徴
    とするはんだバンプ付半導体素子。
  2. (2)非酸化性雰囲気下で、半導体素子表面に形成され
    たAlを主成分とする電極上に、Znが10wt%以下
    、Snが0〜20wt%、Ag及び/又はAuが0〜1
    0wt%、残部が実質的にPbからなり、350℃を超
    える温度の溶融はんだを接触させ、はんだ、はんだ槽、
    半導体素子の少なくともいずれか1種に超音波を印加し
    、前記電極上に選択的に非酸化状態のZnの濃縮相を介
    してはんだバンプを形成することを特徴とするはんだバ
    ンプ付半導体素子の製造方法。
JP63235317A 1988-09-20 1988-09-20 はんだバンプ付半導体素子及びその製造方法 Pending JPH0282624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63235317A JPH0282624A (ja) 1988-09-20 1988-09-20 はんだバンプ付半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63235317A JPH0282624A (ja) 1988-09-20 1988-09-20 はんだバンプ付半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0282624A true JPH0282624A (ja) 1990-03-23

Family

ID=16984317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63235317A Pending JPH0282624A (ja) 1988-09-20 1988-09-20 はんだバンプ付半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0282624A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033346A (ja) * 2000-07-18 2002-01-31 Showa Denko Kk ハンダバンプ電極の形成に用いるハンダペースト

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033346A (ja) * 2000-07-18 2002-01-31 Showa Denko Kk ハンダバンプ電極の形成に用いるハンダペースト

Similar Documents

Publication Publication Date Title
US7501337B2 (en) Dual metal stud bumping for flip chip applications
JPH054809B2 (ja)
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
US7045389B1 (en) Method for fabricating a semiconductor devices provided with low melting point metal bumps
JP3868766B2 (ja) 半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP3356649B2 (ja) 半導体装置及びその製造方法
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
GB2364172A (en) Flip Chip Bonding Arrangement
JP2813409B2 (ja) 半導体チップの接続方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPS62104143A (ja) はんだバンプの形成方法
JPS6358945A (ja) はんだバンプの形成方法
JPH0727905B2 (ja) はんだバンプの形成方法
JPS63147348A (ja) はんだバンプの形成方法
JP3024506B2 (ja) Siチップとパッケージの接続方法
JPS6366949A (ja) はんだバンブの形成方法
Oppermann et al. Reliability investigations of hard core solder bumps using mechanical palladium bumps and SnPb solder
JPH0727904B2 (ja) はんだバンプの形成方法
JP3893438B2 (ja) 半導体実装用基板、半導体装置及び半導体装置の製造方法
JPS6358947A (ja) はんだバンプの形成方法
JPH04127547A (ja) Lsi実装構造体
JPH0732170B2 (ja) 半導体装置
JPS5868945A (ja) フリツプチツプボンデイング法
JPS6358946A (ja) はんだバンプの形成方法