JPS6358945A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS6358945A
JPS6358945A JP20331386A JP20331386A JPS6358945A JP S6358945 A JPS6358945 A JP S6358945A JP 20331386 A JP20331386 A JP 20331386A JP 20331386 A JP20331386 A JP 20331386A JP S6358945 A JPS6358945 A JP S6358945A
Authority
JP
Japan
Prior art keywords
solder
electrode
solid particles
molten solder
dispersed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20331386A
Other languages
English (en)
Inventor
Michio Sato
道雄 佐藤
Michihiko Inaba
道彦 稲葉
Kazuyoshi Saito
和敬 斎藤
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20331386A priority Critical patent/JPS6358945A/ja
Publication of JPS6358945A publication Critical patent/JPS6358945A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電極の寸法が100p10以下となり、かつ高
密度となるにつれ、特に信頼性の点で問題が多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技術としては、例えばチー
ブオートメ−ティラドボンディング方式(TAB方式)
、フリップチップ方式あるいはCCB方式等が知られて
おり、これらの方式では通常半導体チップの電極(バッ
ド)上にバンプを形成する。このバンプとしては、従来
から安価なPb−8nはんだが検討されている。
従来、半導体チップの電極上に形成されるpb−3nは
んだからなるバンプは、第7図に示すようなものである
。第7図において、シリコン基板1上には酸化シリコン
膜等の絶縁112を介してA2又はA2合金等からなる
電極3がパターニングされて形成され、全面に窒化シリ
コン膜等のパッシベーション膜4を被覆した後、電極3
上のパッシベーション膜4を選択的にエツチングして電
極3を露出させている。露出した電極3上にはOr、N
 i 、MO,cu、Au、AQ等からなる下地金属5
が形成されている。更に、下地金属5上にははんだバン
プ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、種々の組合わせが
検討されている。
ところで、はんだバンプ6は通常めっき又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜をイオンエツチングにより除
去し、全面に1〜3層の下地金属を蒸着し、電橋部が開
孔しためつきレジストを被覆し、電極上の下地金属上に
のみはんだめっきを行ない、めっきレジスト及び下地金
属の不要部分をエツチングするという工程がとられる。
ところが、このような方法は金バンプの形成の場合には
問題がないが、はんだバンプの形成に適用しようとする
と、はんだの耐薬品性がよくないため下地金属をエツチ
ングする際、はんだもエツチング液に侵されるという欠
点がある。したがって、3n。
Pbを順次めっきし、下地金属のエツチング後に加熱し
て合金化するという方法がとられる。
また、蒸着による方法では、例えば電極孔あけ工程が終
了した後、電極上の自然酸化膜をイオンエツチングによ
り除去し、全面に1〜3層の下地金属を蒸着し、パター
ニングし、更に電極上の下地金属上のみが開孔したレジ
ストを被覆した後、はんだを蒸着し、レジスト除去とと
もに不要部分のはんだを除去するという工程がとられる
。しかし、蒸着法を用いる場合、はんだ中のpbとSn
との蒸気圧が異なるため、共晶組成をもつはんだバンプ
を形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
雪掻部以外の部分にはんだがめつきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
このため、超音波を利用したはんだづけによりA2電極
上にバンプを形成する方法が提案されている(特開昭5
3−89368>。しかし、この方法で用いられている
はんだはSn、Zn、Mo、13i、3bを基準成分と
するため、AJ2電極以外の部分にも付着してしまうし
、バンプの高さも低いという問題がある。また、実装後
の動作時において、シリコンチップとリードッフレーム
との間に熱膨張差があるため、チップの発熱や環境温度
変化により、両者の接続部であるバンプにせん断応力が
一時に又は繰返して加わり、最終的にはクリープ破壊又
は疲労破壊に至る。こうした問題は素子の高集積化に伴
いますます顕著となるため、はんだバンプのクリープ寿
命及び疲労寿命の向上が要望されている。
(発明が解決しようとする問題点) 本発明は上記問題点を解消するためになされたものであ
り、電極上に下地金属を設けることなく選択的に直接は
んだバンプを形成することができ工程を簡略化できると
ともに、はんだバンプのクリープ寿命及び破壊寿命を向
上できる方法を提供することを目的とするものである。
[発明の構成] (問題点を解決するための手段と作用)本発明のはんだ
バンプの形成方法は、基板を被覆する絶縁膜から電極を
露出させ、少なくとも電極部に固体粒子が分散した溶融
はんだを接触させて該溶融はんだに超音波を印加し、電
極表面の自然酸化膜を破壊するとともに電極との合金化
により選択的に固体粒子が分散したはんだを付着させる
ことを特徴とするものである。
本発明の作用を原理的に説明すると以下のようになる。
すなわち、電極部に固体粒子が分散した溶融はんだを接
触させて超音波を印加すると、固体粒子の繰返し衝撃エ
ネルギーと、超音波により溶融はんだ中に形成されたキ
ャビティーの破壊エネルギーとで、電極表面の自然酸化
膜が破壊されるとともに、露出した電極の新生面に選択
的にはんだづけが行なわれる。このようにして電極上に
直接接合して固体粒子が分散したはんだバンプが形成さ
れる。そして、はんだバンプのマトリックス中に分散し
た固体粒子は、マトリックス金属原子間の転位運動を抑
制して原子間のすべり防止に必要な力を増大させるため
、はんだバンプのせん断強さが増大し、この結果はんだ
バンプのクリープ寿命及び疲労寿命が向上する。
本発明において、はんだバンプのクリープ寿命及び疲労
寿命を向上させるためには、固体粒子の熱膨張係数がは
んだよりも小さいことが望ましい。
こうした固体粒子の材質としてはセラミック粒子又は金
属粒子を挙げることができる。このうちセラミック粒子
としては、例えば SaC。
Or 3 C2、T i C1W C、Z r C1V
 C1NbC等の炭化物、Aff203 、Cr203
、ZrO2等の酸化物、BN、AnN、SI3N4等の
窒化物、Ti82、Zr82 、NbBz、TaB2、
W2 B2等のホウ化物等を挙げることができる。これ
らセラミック粒子は単独で用いてもよいし、2!1以上
を混合して用いてもよい。また、金属粒子としては、周
期表第4族A1第5族A1第6族Aに属するものが挙げ
られる。これら金属粒子も単独で用いてもよいし、2種
以上を混合して用いてもよい。更に、セラミック粒子と
金属粒子とを混合して用いてもよい。
はんだバンプのマトリックス中に含有される固体粒子の
苗は、0.2〜5.Ovo1%であることが望ましい。
これは、含有量が0,2vo1%未満では高温でのせん
断強さが得られないため耐クリープ性及び耐疲労性が低
下し、一方5,0vo1%を超えるとボンディング時の
圧接力の増大によりチップに損傷を招きやすくなるとと
もに電気抵抗が増大するためである。
前述したようにはんだバンプのせん断応力を増強させる
ためには、固体粒子がはんだバンプのマトリックス中で
均一に分散した状態であることが望ましい。こうした均
一な分散状態を得るためには、固体粒子の粒径は1譚以
下であることが望ましく、更に好ましい範囲は0.1〜
0,05IJ!!tである。
固体粒子の粒径が大きすぎると、マトリックス金属と固
体粒子との境界における界面強度の低下に伴い、はんだ
バンプのせん断応力が低下する。−方、粒径が小さすぎ
ると、はんだ付は工程中に固体粒子の凝集が起り、均一
な分散状態が得られなくなるため、やはりはんだバンプ
のせん断応力が低下する。
本発明方法を実施するための具体的な手段としては、基
板をはんだ槽内の固体粒子が分散した溶融はんだ中に浸
漬し超音波振動子を挿入して溶融はんだに超音波を印加
するか、又は溶融はんだ槽目体を超音波振動させて溶融
はんだに超音波を印加してもよいし、超音波振動できる
はんだごてを用い、電極に固体粒子が分散した溶融はん
だを接触させると同時に溶融はんだに超音波を印加して
もよい。また、はんだバンプ形成後、バンプ高さが足り
ない場合には更に超音波を印加しない通常のはんだ槽中
で基板を固体粒子が分数した溶融はんだに浸漬してバン
プ高さを高くしてもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように固体粒子が分散した
溶融はんだに浸漬する場合、基板全体を浸漬してもよい
し、部分的にW!潰してもよい。また、電極以外のパッ
シベーション膜等の絶縁膜にははんだが付着しないので
、ポリイミド等で覆う必要はないが、電極以外の金属が
露出している場合には保護する必要がある。なお、半導
体ウェハを固体粒子が分散した溶融はんだ中に浸漬する
場合、ブレードダイシングを行なった後であると、ダイ
シングラインに沿って割れて半導体チップが分離するこ
とがあるので、これを防止するために、ウェハの裏面に
高温用の粘着テープを貼付け、更に金属やガラス等に接
着したり、ウェハの裏面を真空チャック等で吸着してお
くことが望ましい。また、はんだバンプを形成した後、
ブレードダイシングを行なってもよい。
また、半導体素子では通常電極として八2又はA2を主
成分としてSiやCuを添加したものが用いられること
が多い。これらの材質からなる電極に対応して用いられ
るはんだはSnを含んでいればどのようなものでもよい
が、通常はpb−8nのはんだあるいは銀入りのはんだ
を利用する。
また、古くなった電極でははんだが付着しにくいことも
あるため、znを添加したはんだを用いてもよい。上記
のような電極及びはんだの組合わせでは、電極とはんだ
バンプとの間にA2とSnとの合金層が形成される。な
お、古くなった電極では、その表面が固い酸化膜で覆わ
れていることがあり、この場合には前処理としてオゾン
をふきかけてもよい。
また、本発明方法の処理は、不活性ガスを流して非酸化
性雰囲気中で行なうことが望ましい。これは雰囲気ガス
が5%以上の酸素を含む場合、電極の構成元素である八
2が酸化を起してはんだとのぬれが悪くなり、最悪の場
合にはバンプ同士が接続する不良が発生するためである
本発明方法において、固体粒子が分散した溶融はんだに
印加する超音波の周波数は10〜60kH2程度でよく
、好ましくは15〜40kH2である。これは、周波数
が低すぎると超音波の撮動作用が起りにクク、逆に高す
ぎると電極等の剥離を起こすおそれがあるためである。
また、超音波の出力は2〜500W程度でよいが、好ま
しくは10〜300Wである。一方、溶融はんだの温度
は230〜350℃程度、処理時間は0.1〜10秒程
度である。これは温度が轟く処理時間が長いと電極の構
成元素であるAffiの溶解が起り、逆に温度が低く処
理時間が短いとA2とはんだとの合金化が行なわれなく
なるためである。好ましくは、溶融はんだ温度240〜
320℃程度、処理時間0.5〜5秒程度がよい。なお
、ガラス又はセラミックス基板はシリコン又は化合物半
導体基板と比較して割れにくいため、超音波の周波数、
出力、溶融はんだの温度等を高くすることができる。ま
た、はんだ成分によって液体となる温度が異なるため、
はんだ成分に合わせた温度を選ぶことがよい。
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、TAB方式では、はんだバンプが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧着する。この場合、リードフレームを構成する導
体金属はQu、Fe5Afl、Fe−Ni合金、AU、
AQ、Sn等が用いられる。これらの金属をめっきした
ものでもよい。ただし、リードフレーム側がFe−Ni
合金の場合にはフラックスを使用し、八2の場合にはは
んだを同様な方法で付着させておくことが望ましい。
また、フリップチップ方式やCCB方式でははんだバン
プが形成された半導体チップとはんだバンプが形成され
たガラス又はセラミックス基板のバンプ同士を熱融着す
る。
以上のように本発明によれば、下地全屈を使用すること
なく電極上に選択的に直接はんだバンプを形成すること
ができ、工程を簡略化して大幅な時間短縮を達成できる
。また、はんだバンプ中に固体粒子が分散しているので
、耐クリープ性及び耐疲労性を向上することができる。
また、後のワイヤレスボンディング工程も容易に行なう
ことができる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 まず、通常のウェハプロセスにより配線・電極の形成を
行なった後、全面にパッシベーション膜を堆積し、更に
コンタクトパッド用の開孔部を形成したシリコンウェハ
11を用意した。前記配線・電極はスパッタリング装置
により形成された膜厚的1 tm (7) A (1−
2%51−2%Quがらなり、またパッシベーション膜
としては窒化シリコン膜が用いられている。そして、こ
のシリコンウェハ11に形成された各チップには80虜
口の電極(コンタクトパッド)がそれぞれ64個形成さ
れている。なお、このシリコンウェハ11についてはブ
レードダイシングを行なっていない。
次に、第1図に示すような超音波はんだづけ装置を用い
、このシリコンウェハ11の電橋上に固体粒子が分散し
たはんだバンプを形成した。第1図において、はんだ槽
21内にはほんだの還流路22が形成され、固体粒子が
分散した溶融はんだ23が収容されている。この溶融は
んだ23は図示しないモータにより回転される撹拌棒2
4により3!流路22内を通って液面より上に噴出して
還流する。前記シリコンウェハ11は裏面に高温用の両
面接着テープを貼付し、更に図示しないガラス板に接着
した状態で縦にして、噴出している溶融はんだ23に浸
漬される。そして、シリコンウェハ11近傍の溶融はん
だ23中に超音波撮動子25を挿入して溶融はんだ23
に超音波を印加する。
なお、はんだとしては下記表に示す固体粒子を分散させ
たPb−8nの共晶はんだ(ただし試料NQ15は固体
粒子を分散させていない)を使用し、はんだ槽温度を2
80℃に維持した。また、超音波振動子25により溶融
はんだ23に周波数20kH2,出力80Wの超音波を
印加し、シリコンウェハ11の浸漬時間は1秒間とした
。このはんだづけ操作中、周囲に窒素ガスを102/分
の流量で流し、電極の構成元素であるアルミニウム及び
はんだ中のスズの酸化を防止した。
この操作により第2図に示すように、はんだバンプが形
成された。すなわち、操作前にはシリコン基板31上に
は絶縁[132を介して電極33が形成され、全面を被
覆するパッシベーション膜34から電極33が露出して
いるが、操作後にこの電極33上にはんだバンプ35が
直接接合して山型に形成された。このはんだバンプ35
の高さは25−であった。なお、電極33と固体粒子が
分散したはんだバンプ35との接合面には八2と3nと
の合金層が薄く生成していた。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めつきが施されたTAB方式
のテープを用意した、そして、チップのバンプとテープ
のリード端子とを位置合わせして270℃で両者を熱融
着した。このインナーリードボンディング工程でも全く
問題は生じなかった。
得られた半導体装置について、150℃で100時間の
高温放置試験を行ない、走査型電子顕微鏡ではんだバン
プ部を観察し、クリープ破断によるクラックの有無を調
べた。また、−65℃×30分、25℃×5分、150
℃×30分の温度サイクルを1サイクルとして500サ
イクルまでの温度サイクル試験を行ない、走査型電子顕
微鏡ではんだバンプ部を観察し、疲労破断によるクラッ
クの有無を調べた。これらの結果を下記表に併記する。
表から明らかなように、固体粒子が分散していないはん
だバンプ(試料111Q15ンでは、クリープ破断及び
疲労破断によるクラックが発生した。これに対して、各
種固体粒子が分散したはんだバンプ(試料NG1〜14
)では、いずれもクリープ破断及び疲労破断によるクラ
ックは認められなかった。
実施例2 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としてはAl2−1%Siが用
いられ、シリコンウェハ11に形成された各チップには
60譚口の電極(コンタクトパッド)がそれぞれ128
個形成されている。
なお、このシリコンウェハ11は素子形成後、かなりの
期間を経ており、電極表面が固い酸化膜で覆われている
ことが予想されたので、オゾン洗浄を行なった。また、
一部に電極以外の金属が露出しているので、ポリイミド
で電極以外の金属をマスクした。
このシリコンウェハ11の電極上に、第3図に示すよう
な超音波はんだづけ装置を用いて固体粒子が分散したは
んだバンプを形成した。第3図において、はんだ槽41
内にははんだの還流路42が形成され、固体粒子が分散
した溶融はんだ43が収容されている。この溶融はんだ
43は図示しないモータにより回転される撹拌棒44に
より還流路42内を通ってはんだ槽41中央部で液面よ
り上に噴出して還流する。前記シリコンウェハ11は裏
面をバキュームチャックにより吸着された状態で、電極
が形成されている表面の全面が噴出した溶融はんだ43
の液面に浸漬される。そして、はんだ槽41の底面から
超音波摂動子45を挿入し、シリコンウェハ11近傍の
溶融はんだ43に超音波を印加する。
なお、はんだとしては下記表に示す固体粒子を分散させ
たA(7を2%含むPb−°Snの共晶はんだ(ただし
試料NQ15は固体粒子を分散させていない)を使用し
、はんだ槽温度を260℃に維持した。また、超音波振
動子45により溶融はんだ43に周波数30kHz、出
力50Wの超音波を印加し、シリコンウェハ11の浸漬
時間は3秒間とした。このはんだづけ操作中、周囲にA
rガスを202/分の流量で流した。
この操作により第2図に示すようなバンプ高さ15譚の
はんだバンプ35が形成された。更に、超音波を印加し
ない一般のはんだ槽内に2秒間浸漬してバンプ高さを2
5譚とした。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
得られた半導体装置について、実施例1と同様な方法で
高温放置試験と温度サイクル試験を行なったところ、実
施例1の場合とほぼ同様な結果が得られた。
実施例3 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としてはAβ−1%S1が用い
られ、シリコンウェハ11に形成された各チップには5
00J#l!口の電極(コンタクトパッド)がそれぞれ
2個形成されている。
次に、第4図に示すような超音波を印加することができ
るはんだごて51を用い、シリコンウェハ11上に固体
粒子が分散した溶融はんだ52を滴下するとともに、超
音波を印加した。
なお、はんだとしては下記表に示す固体粒子を分散させ
たPb−8nの共昌はんだ(ただし試料NQ15は固体
粒子を分散させていない)を使用し、はんだ温度を24
0℃に維持した。また、溶融はんだ52には周波数40
kHz、出力30Wの超音波を印加し、はんだづけ時間
は5秒間とした。
また、この場合はんだづけ面積が大きいため、周囲に不
活性ガスを流す必要がなかった。
この操作により第2図に示すようなバンプ高さ100p
のはんだバンプ35が形成された。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
得られた半導体装置について、実施例1と同様な方法で
高温放置試験と温度サイクル試験を行なったところ、実
施例1の場合とほぼ同様な結果が得られた。
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば第
5図に示すようなものでもよい。
第5図図示の超音波はんだづけ装置は、はんだ槽61自
体が超音波振動し、固体粒子が分散した溶融はんだ62
に超音波を印加するものである。
また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適
用できる。この場合、まず第6図(a)に示すようにシ
リコン基板71上に絶縁膜を介して電極72を形成し、
全面をパッシベーションl!73で被覆した後、電1i
72上に開孔部を設けたものと、第6図(1))に示す
ようなガラス又はセラミック基板81上に電極82を形
成し、全面を絶縁1I83で被覆した後、電極82上に
開孔部を設けたもののそれぞれについて、実施例1〜3
で説明したような方法で電極72.82上に固体粒子が
分散したはんだバンプ74.84を形成する。次に、第
6図(C)に示すように、両者のはんだバンプ74.8
4同士を熱融着することにより接合部90を形成する。
更に、上記実施例1〜3では、本発明をAffiを主成
分として3i、Qu等の添加物を含む電極上でのはんだ
バンプ形成について説明したが、本発明は電極がタング
ステン、モリブデン等の金属又はこれらの金属のシリサ
イドであっても同様に適用できる。
[発明の効果] 以上詳述した如く本発明のはんだバンプの形成方法によ
れば、極めて簡便な工程で電極上に選択的にはんだバン
プを直接形成することができワイヤレスボンディング技
術の導入を容易にし、しかもはんだバンプの耐クリープ
性及び耐疲労性を向上することができるので、素子の微
細化に対応してボンディングの信頼性の古い半導体装置
を製造できる等産業上極めて顕著な効果を奏するもので
ある。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示す説明図、第2図は本発明方法によりはんだバ
ンプが形成されたシリコンウェハの電極部の断面図、第
3図は本発明の実施例2におけるはんだバンプの形成方
法を示す説明図、第4図は本発明の実施例3におけるは
んだバンプの形成方法を示す説明図、第5図は本発明の
他の実施例におけるはんだバンプの形成方法を示す説明
図、第6図(a)〜(C)は本発明の他の実施例におけ
るワイヤレスボンディングの工程を示す断面図、第7図
は従来のはんだバンプが形成されたシリコンウェハの電
極部の断面図である。 11・・・シリコンウェハ、21・・・はんだ槽、22
・・・還流路、23・・・溶融はんだ、24・・・撹拌
棒、25・・・超音波振動子、31・・・シリコン基板
、32・・・絶縁膜、33・・・電極、34・・・パッ
シベーション膜、35・・・はんだバンプ、41・・・
はんだ槽、42・・・還流路、44・・・撹拌棒、45
・・・超音波振動子、51・・・はんだごて、52・・
・溶融はんだ、61・・・はんだ槽、62・・・溶融は
んだ、71・・・シリコン基板、72・・・電極、73
・・・パッシベーション膜、74・・・はんだバンプ、
81・・・ガラス又はセラミック基板、82・・・電極
、83・・・絶縁膜、84・・・はんだバンプ、90・
・・接合部。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第5図 (a)            (b)<c> 第6図 第7図

Claims (5)

    【特許請求の範囲】
  1. (1)基板を被覆する絶縁膜から電極を露出させ、少な
    くとも電極部に固体粒子が分散した溶融はんだを接触さ
    せて該溶融はんだに超音波を印加し、電極表面の自然酸
    化膜を破壊するとともに電極との合金化により選択的に
    固体粒子が分散したはんだを付着させることを特徴とす
    るはんだバンプの形成方法。
  2. (2)基板を固体粒子が分散した溶融はんだ槽に浸漬す
    ることを特徴とする特許請求の範囲第11記載のはんだ
    バンプの形成方法。
  3. (3)基板が半導体基板又はガラスもしくはセラミック
    ス基板であることを特徴とする特許請求の範囲第1項記
    載のはんだバンプの形成方法。
  4. (4)電極がアルミニウムを主成分とすることを特徴と
    する特許請求の範囲第1項記載のはんだバンプの形成方
    法。
  5. (5)非酸化性雰囲気中で処理することを特徴とする特
    許請求の範囲第1項記載のはんだバンプの形成方法。
JP20331386A 1986-08-29 1986-08-29 はんだバンプの形成方法 Pending JPS6358945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20331386A JPS6358945A (ja) 1986-08-29 1986-08-29 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20331386A JPS6358945A (ja) 1986-08-29 1986-08-29 はんだバンプの形成方法

Publications (1)

Publication Number Publication Date
JPS6358945A true JPS6358945A (ja) 1988-03-14

Family

ID=16471955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20331386A Pending JPS6358945A (ja) 1986-08-29 1986-08-29 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPS6358945A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5374893A (en) * 1992-03-04 1994-12-20 Mcnc Apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
US5381946A (en) * 1992-03-04 1995-01-17 Mcnc Method of forming differing volume solder bumps

Similar Documents

Publication Publication Date Title
US7501337B2 (en) Dual metal stud bumping for flip chip applications
US6015505A (en) Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US6683375B2 (en) Semiconductor die including conductive columns
JPH054809B2 (ja)
KR20010073192A (ko) 기판에 반도체 칩을 땜납하는 방법 및 장치
JPH09129647A (ja) 半導体素子
JPH10294337A (ja) 半導体装置及びその製造方法
JPS6358945A (ja) はんだバンプの形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPS62104143A (ja) はんだバンプの形成方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPH0727905B2 (ja) はんだバンプの形成方法
JPS6358947A (ja) はんだバンプの形成方法
JPS63168028A (ja) 微細接続構造
US20020175424A1 (en) Process of forming metal surfaces compatible with a wire bonding and semiconductor integrated circuits manufactured by the process
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
JPS63147348A (ja) はんだバンプの形成方法
JPH0727904B2 (ja) はんだバンプの形成方法
JPH038346A (ja) ろう付け材料
JPS6358946A (ja) はんだバンプの形成方法
JPH0210840A (ja) 電子部品のための多層金属構造
JPS6366949A (ja) はんだバンブの形成方法
Oppermann et al. Reliability investigations of hard core solder bumps using mechanical palladium bumps and SnPb solder
JPS6358948A (ja) はんだバンプの形成方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法