JPS63289947A - はんだバンプ付き基板及びその製造方法 - Google Patents

はんだバンプ付き基板及びその製造方法

Info

Publication number
JPS63289947A
JPS63289947A JP62123726A JP12372687A JPS63289947A JP S63289947 A JPS63289947 A JP S63289947A JP 62123726 A JP62123726 A JP 62123726A JP 12372687 A JP12372687 A JP 12372687A JP S63289947 A JPS63289947 A JP S63289947A
Authority
JP
Japan
Prior art keywords
solder
substrate
electrode
solder bumps
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62123726A
Other languages
English (en)
Inventor
Michihiko Inaba
道彦 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62123726A priority Critical patent/JPS63289947A/ja
Publication of JPS63289947A publication Critical patent/JPS63289947A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明ははんだバンプ付き基板及びその製造法に関し、
特に半導体工業で使用されるものである。
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別をれ
る。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合VCは主弁対応できるが、素子の高集積
化に伴い、電極の寸法が100μm口以下となり、かつ
高密度となるしてっれ、特Vこ信軸性の点で問題が多く
なる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技術としては、例えばチー
ブオートメ−ティラドボンディング方式(TAB方式)
、フリラグチップ方式あるいはCCB方式等が知られて
おり、これらの方式では通常半導体チップの電極上にバ
ンプを形成する。このバンプとしては、従来から安価な
Pb−8nはんだが検「すきれている。
従来、半纏体チップの電極上に形成されるpb−8nは
んだからなるバンプは、第6図に示すようなものである
。第6図において、シリコン基板1上には酸化シリコン
膜等の絶縁膜2を介してAl又はA7合金等からなる電
極3がパターニングされて形成され、全面に窒化シリコ
ン膜等の絶縁膜4を被覆した後、電極3上の絶縁膜4を
選択的にエツチングして電極3を露出させている。露出
した電極3上にはCr、Ni 、Mo、Cu、Au、A
g等からなる下地金属5が形成されている。更に、下地
金属5上にははんだバンプ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、極々の組合わせが
検討されている。
ところで、はんだバンプ6は通常メッキ又は蒸着によυ
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば磁極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエツチングに
より除去し、電極部が開孔しためっきレジストを被覆し
、電極上の下地金属上にのみはんだめっきを行ない、め
っきレジスト及び下地金属の不要部分をエツチングする
という工程がとられる。ところが、このような方法は金
バンプの形成の場合には問題がないが、はんだバンプの
形成に適用しようとすると、はんだの耐薬品性がよくな
いため下地金属をエツチングする際、はんだもエツチン
グ液に浸されるといり欠点がある。
したがってs Sn、Pbを順次めっきし、下地金属の
エツチング後に加熱して合金化するという方法がとられ
る。
また、蒸着による方法では、例えば電極孔あけ工程が紙
工した後、電極上の自然酸化膜を反応性イオンエツチン
グにより除去し、全面VC1〜3層の下地金属を蒸着し
、パターニングし、更に電極上の下地金属上のみが開孔
したレジストを被覆した後、はんだを蒸着し、レジスト
除去とともに不要部分のはんだを除去するという工程が
とられる。
しかし、蒸着法を用いる場合、はんだ中のpbとSnと
の蒸気圧が異なるため、共晶組成をもつはんだバンプを
形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめつきめるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
このため、超音波を利用したはんだづけによりAl1m
極上にバンプを形成する方法が提案されている(特開昭
53−89368)。しかし、この方法で用いられてい
るはんだはSn 、Zn 、Mo 、 B i 、 S
bを基準成分とするため、Al電極以外の部分にも付着
してし1うし、バンプの高石も低いという欠点がある。
ものであり、基板に設けられた電極上に下地金属ケ設け
ることなく、直接はんだバンプを形成することができ、
工程を簡略化できる方法全提供することを目的とするも
のである。
〔発明の構成〕 (問題を解決するだめの手段と作用) 本発明のはんだバンプ付き基板は第1図に示す様に基板
上C3t)を被なする絶縁膜(ロ)から露出したAj又
はhl @金からなる[ c!kW上にPd、Pt、A
u、の電イう うち少なくとも一種を含んだはんだバンプ(ハ)が形成
されておシ、この接合層はPd、Pt、Auのうち少な
くとも一種及びAlの合金(至)からなる事を特徴とす
るもので、さらに超音波はんだづけを利用し、はんだ中
のPd、Pt、AuとAlを強制的に反応させる製造方
法を特徴とするものである。
なお本発明においてb Pd、Pt、Auを選択したの
は、Au、Pd、PtはAlへ、の拡散係数が大きくな
いので薄いAl電極を用いた場合でも電極をつきぬけて
基板へ拡散する事がなく、特K Pd、Ptを用いた場
合には強固な金属間化合物が形成される為接合強度が強
くなる。
接合層は通常のはんだに含まれるSn、ZnとAlとの
共晶反応生成物をつくってもよいが、よシ以上の信頼性
を確保するためには、Pd、Au、PtとAlの反応を
させた方がよい。しかし、従来のめっきや蒸着では工程
も複雑で歩留シも悪いため、はんだ中にあらかじめPd
、Ag、Ptを入れAlと反応させるのがよい6特に強
制的に反応させるためには超音波はんだづけがよい。接
合層の厚さは、AIの膜厚にもよるが、5μm以下がよ
く、それ以上ではもろい金属間化合物ができるため破壊
が生じる。望しくけ加m以下がよい。さて、接合層の種
別であるが、Pdの場合、Al−PdAl3の混在組織
が一般的であるが、一部Pd 2Al 3 、PdAl
.Pd 2Alができてもうすい場合はよい。ptの場
合Al−PtAl3の混在組織が主であるが、一部Pt
Al2ができてもうすい場合はよい。Auの場合Al−
AuAl2の混在組織であるが、AuAl.Au2Al
.Au5A#2 、Au4Alもうすい場合はできても
よい。またいずれの場合もAlにPt、Pd、Auの固
溶度がある場合は固溶していてもよい。
次に、はんだづけを実施するための具体的な手段として
は、基板をはんだ槽内の溶融はんだ中に浸漬し、超音波
撮動子を挿入して溶融はんだに超音波を印加するか、又
は溶融はんだ槽自体を超音波振動させて溶融はんだに超
音波を印加してもよいし、超音波振動できるはんだごて
を用い、′&極に溶融はんだを接触させると同時に溶融
はんだに超音波を印加してもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基或であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的に浸漬し
てもよい。また、電極以外の絶縁膜にははんだが付着し
ないので、ポリイミド等で覆う必要はないが、電極以外
の金属が露出している場合には保護する必要がある。な
お、半導体ウェハを溶融はんだ中に浸漬する場合、ブレ
ードダイシングを行なった後であると、ダイシンダライ
ンに沿って割れて半導体チップが分離することがあるの
で、これを防止するために、ウェハの裏面に高温用の粘
着テープを貼付け、更に金属やガラス等に接着したり、
ウェハの裏面を真空チャック等で吸着しておくことが望
ましい。また、はんだバンプを形成した後、ブレードダ
イシングを行なってもよい。
また、半導体素子では通常−極としてAl又はAlを主
成分としてSiやCuを添加したものが用いられること
が多い。これらの材質からなる電極に対応して用いられ
るはんだはPd、Pt、Auを含む純度のよいはんだで
あればどの様なものでもよいが、Sn系でいえば10w
t%までのAu、Pt、Pd、Pb−8n系ででいえば
10wt%tでAu、Pd、Ptを含んだはんだ(望ま
しくは5wt%以下) Pb系では、7wt%までこれ
ら成分をふくんだはんだが一般的である。
特別なものとしてはAuを7υ〜90wt%含^、残部
VCSt 、Ge、Snを含んだものや、In系で10
wt%までAu、P$、Pdを含んだものもあるが、こ
れらのはんだでもよい。
また、はんだづけ操作は、不活性カスを流して非酸化性
雰囲気中で行なうことが望ましい。これは雰囲気ガスが
5%以上の酸素を含む場合、 A6が酸化を起してはん
だとのぬれが悪くなり、最悪の場合にはバンプ同士が接
続する不良かうε生ずるためである。
本発明において、浴融けんだに印加する超音波の周波数
はlO〜60 )G(z程度でよく、好°ましくけ15
〜40 KF(zである。これは、周波数が低すさると
、上記のような作用が起υに<<、逆に高すぎると電極
等の剥離を起すおそれがあるためである。
また、超音波の出力は2〜500W程度でよいが、好丑
しくはlO〜300Wである。またはんだの温度は融点
よりも30゛C以上望ましくは50°C以上の温度を選
ぶと効率的にバンプ形成が行える。
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、1゛肺方では、はんだバンプが形成された十6
体基板とリードフレーム(テープ)とを位置合わせして
熱圧着する。この場合、リードフレーム?構成する導体
金属はCu 、Fe 、Al 、Fe−Ni合金、Au
、Ag、Sn等が用いられる。これらの金属をめっきし
またものでもよい。ただし、リードフレーム側がFe−
Ni合金の場合にはフラックスを使用する。また、Al
の場合にははんだを同様な方法で付着させておくことが
望ましい。この場合、リード間の間隔が狭い時には、基
板の場合と同様に油や界面活性剤を付着させることが効
果的である。また、フリップチップ方式やCOD方式で
ははんだバンプが形成きれた半導体チップとはんだバン
プが形成されたカラス又はセラミックス基板のバンプ同
士を熱融着する。
以上のように本発明によれば、下地金属を使用すること
なく、また絶縁膜を破壊することなく、電極上に直接は
んだバンプを形成することができるので、工程を簡略化
して大幅な時間短縮を達成できる。また、後のワイヤレ
スボンディング工程も容易に行なうことができる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 通常のウエハグロセスにより配線・電極の形成を行なっ
た後、全面に絶縁膜を堆積し、更にコンタクトパッド用
の開孔部を形成したシリコンウェハ11を用意した。前
記配線・電極はスパッタリング装置によシ形成された膜
厚的1μmのAl −2%5i−2%Cuからなり、ま
たパッシベーション膜としては窒化シリコン膜が用いら
れている。そして。
このシリコンウェハ1IVc形成された各チップには3
0μm口の電極(コンタクトパッド)がそれぞれ200
個形成されている。なお、このシリコンウェハ11につ
いてはブレードダイシングを行なっていない。
次に、第2図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを
形成した。i1図において、はんだ槽21内にははんだ
の還流路22が形成され、Z融はんだ23が収容されて
いる。この溶融はんだ23は図示しないモータによシ回
転される撹拌棒24により還流路22内を通って液面よ
り上に噴出して還流する。前記シリコンウェハ11は裏
面に高温用の両面接着テープを貼付し、更に図示しない
ガラス板に接着した状態で縦にして、噴出している溶融
はんだ23に浸漬される。そして、シリコンウェハ11
近傍の溶融はんだ23中に超音波振動子25を挿入して
溶融はんだ23に超音波を印加する。
なお、はんだとしては5n−37Pb−2Auはんだを
使用し、はんだ槽温度を280°OK維持した。また、
超音波振動子25により溶融はんだ231C周波数20
 KHz s出力80Wの超音波を印加し、シリコンウ
ェハ11の浸漬時間は1秒間とした。このはんだづけ操
作中、周囲に窒素ガスをlOl/分の流量で流し、電極
の構成元素であるアルミニウム及びはんだ中のスズの酸
化を防止した。
この操作によシ第1図に示すように、はんたバンプが形
成された。すなわち、浸漬前にはシリコン基板31上に
は酸化膜32を介して電極33が形成され、全面を被覆
する絶縁膜34から電極33が露出しているが、浸漬後
にこの電極33上にはんだバンプ35が直接接合して山
型に形成された。このバンプ高さは25μmでおった。
なお、電極33とはんだバンプ35との接合面にはAl
のAuの化合物ができていた。と<1cAuは20〜3
0wt%濃縮しており、 AlとAuAl2が混在した
層が0.3〜0.6μmの厚さで生成していた。これに
よシ接合は充分だもたれていた。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めっきが施されたTAB方式
のテープを用意した。そして、チップのバンプとテープ
のリード端子とを位置合わせして270°0で両者を熱
融着した。このイン矢−リードボンディング工程でも全
く問題は生じなかった。
実施例2 実施例1と同様なシリコンウェハ11を用意した。この
場合、配線中電極としてはAl−1チSiが用いられ、
シリコンウェハ11に形成された各チップには40μm
口の電極(コンタクトパッド)がそれぞれ163個形成
されている。なお、このシリコンウェハ11は素子形成
後、かなりの期間を経ており、′成極表面が固い酸化膜
で覆われていることが予想きれた。また、一部に電極以
外の金属が露出しているので、ポリイミドで電極以外の
金属をマスクした。
次に、菓3図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを
形成した。第3図において、はんだ槽41内にははんだ
の還流路42が形成され、溶融はんだ43が収容されて
いる。この溶融はんだ43は図示しないモータにより回
転される攪拌棒44により還流路42内を通ってはんだ
槽41中央部で液面よυ上に噴出して還流する。前記シ
リコンウェハ11は裏面をバキュームチャックによシ吸
着された状態で、電極が形成されている表面の全面が噴
出した溶融はんだ43の液面に浸漬される。そして、は
んだ槽41の底面から超音波振動子45を挿入し、シリ
コンウェハ11近傍の溶融はんだ43に超音波を印加す
る。
なお、はんだとしては5n−IPtはんだを使用し、は
んだ槽温度を330°Cに維持した。また、超音波系動
子45により溶融はんだ43に周波数30 KHz、出
力50Wの超音波を印加し、シリコンウェハ11の浸漬
時間は3秒間とした。このはんだづけ操作中、周囲にA
rガスを201/分の流量で流した。
この操作により第2図に示すようなバンプ高石15μm
のはんだバンプが形成ぜれた。更に、超音波を印加しな
い一般のはんだ槽内に2秒間浸漬してバンプ高さを25
μmとした。
バンプと成極界面にはAl−Ptの化合物が約1000
X成長しており、Ptの濃度は約10wt%と計算芒れ
た。
次いで、シリコンウェハ11をブレードダイシングして
ず面々のチップに分離した後、TAB方式のテープとの
間で実施例1と同様にインナーリードボンディングを行
なったが、全く問題は生じなかった。
実施例3 実施例1と同様なシリコンウェハllk用意した。この
場合、配線@電極としてはAl−1%Siが用いられ、
シリコンウニノー11に形成された各チップには500
μm口の電極(コンタクトパッド)がそれぞれ2僧形成
されている。
第4図に示すような超音波を印加することができるはん
だごて51を用い、シリコンウニノー11の一極上に溶
融ばんだ52を滴下するとともに、超音波を印加しては
んだバンプを形成した。
はんだ材としては、以下に示すものをそれぞれ使用した
1) Cd−16Zn−2Pd 2)Sn−46Pb−2Pd−2Pt 31 Au−155n−9Pb いずれの場合でもはんだ温度はそれぞれの液相線より5
0゛C高い温度に保持した。また、溶融はんだ52には
周波数15 KHz 、出力130Wの超音波を印加し
、はんだづけ時間は5〜20秒間とした。この操作によ
り第1図に示すような、バンプ高さ100μmのはんだ
バンプ35が形成された。バンプとAl ’成極界面に
は、AlとPd、Pt、Au中の少なくとも一種の化合
物が生成きれていた。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンデインクにも同様に適
用できる。この場合、まず第5図(a)に示すようにシ
リコン基板31上に絶縁膜を介して電極33を形成し、
全面を絶縁膜34で被覆した後、電極33上に開孔部を
設けたものと、第5図(b)に示すようなガラスあるい
はセラミックス基板71上に″α櫃72を形成し、全面
を絶縁膜73で被覆した後、電極72上に開孔部を設け
たもののそれぞれについて、実施例1〜3で説明したよ
うな方法で電極33.72上にはんだバンプ35を形成
する。次に、第5図(c)に示すように、両者のはんだ
バンブ35同士を熱融着することにより接せする。
更に、上記実施例1〜3では、本発明をAlを主成分と
してSi、Cu等の添加物を含む電極上でのはんだバン
プ形成について説明したが1本発明は電極がタングステ
ン、モリブデン等の金属又はこれらの金属のシリサ・イ
ドであっても同様に適用できる。
〔発明の効果〕
以上詳述した如く本発明のはんだバンプの形成方法によ
れば、絶縁膜の破壊を招くことなく、極めて簡便な工程
で電極上にはんだバンプを直接形晟することができ、ワ
イヤレスボンディング技術の導入を容易にし、素子の微
細化に対応してボンディングの信頼性の高い半導体装置
を製造できる等産業上極めて顕著な効果を擬するもので
ある。
【図面の簡単な説明】
第1図は本発明方法によシはんだバンプが形成てれたシ
リコンウェハ断面図、第2図は本発明の実施例1におけ
るはんだバンプの形成方法を示す説明図、第3図は本発
明の実施例2におけるはんだバンプの形成方法を示す説
明図、第4図は本発明の実施例3におけるはんだバンプ
の形成方法を示す説明図、第5図(a)〜(c)は本発
明の他の実施例におけるワイヤレスポンディングの工程
を示す断面図、第6図は従来のはんだバンプが形成され
たシリコンウェハの断面図である。 11・・・シリコンウェハ、21・・・はんだ槽、22
・・・還流路、23・・・溶融はんだ、2490.撹拌
棒、25・・・超音波振動子、31・・・シリコン基板
、32・・・?縁膜、33・・・−i[極、34・・・
)(ツシベーション膜、35・・・はんだバンプ、41
・・・はんだ槽、42・・・還流路、44・・・攪拌棒
、45・・・超音波振動子51・・はんだごて、52・
・・溶融はんだ、til・・・はんだ槽、62・・溶融
はんだ、71・・・ガラス又はセラミックス基板、72
・・・電極、73・・・絶縁膜。 代理人 弁理士 則 近 憲 佑 同  松山光之 第1図 3!:1 第2図 (a)             (b)第5図

Claims (1)

  1. 【特許請求の範囲】 1)基板を被覆する絶縁膜から露出したAl又はAl合
    金からなる電極と、前記電極上にPd、Pt、Au、の
    少なくても一種及びAlの合金からなる接合層を介して
    、Pd、Pt、Auの少なくとも一種を含むはんだバン
    プとを備えた事を特徴とするはんだバンプ付き基板。 2)接合部の厚さが5μm以下である事を特徴とする特
    許請求の範囲第1項記載のはんだバンプ付き基板。 3)基板が半導体基板、ガラス基板、セラミックス基板
    のいずれかである事を特徴とする特許請求の範囲第1項
    記載のはんだバンプ付き基板。 4)Al又はAl合金からなる電極表面に、Pd、Pt
    、Auの少なくとも一種を含む溶融はんだを接触させた
    後、前記溶融はんだに超音波を印加し、溶融はんだと電
    極表面部との合金化によりはんだを付着させる事を特徴
    とするはんだバンプ付き基板の製造方法。 5)非酸化性雰囲気中で付理する事を特徴とした特許請
    求の範囲第4項記載のはんだバンプ付き基板の製造方法
JP62123726A 1987-05-22 1987-05-22 はんだバンプ付き基板及びその製造方法 Pending JPS63289947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62123726A JPS63289947A (ja) 1987-05-22 1987-05-22 はんだバンプ付き基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62123726A JPS63289947A (ja) 1987-05-22 1987-05-22 はんだバンプ付き基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63289947A true JPS63289947A (ja) 1988-11-28

Family

ID=14867842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62123726A Pending JPS63289947A (ja) 1987-05-22 1987-05-22 はんだバンプ付き基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63289947A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
EP0869548A1 (en) * 1997-03-31 1998-10-07 Nec Corporation Resin-sealed wireless bonded semiconductor device
US7145236B2 (en) * 2000-06-12 2006-12-05 Renesas Technology Corp. Semiconductor device having solder bumps reliably reflow solderable

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
EP0869548A1 (en) * 1997-03-31 1998-10-07 Nec Corporation Resin-sealed wireless bonded semiconductor device
US7145236B2 (en) * 2000-06-12 2006-12-05 Renesas Technology Corp. Semiconductor device having solder bumps reliably reflow solderable

Similar Documents

Publication Publication Date Title
TWI353643B (en) Dual metal stud bumping for flip chip applications
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
JPH054809B2 (ja)
TW200849428A (en) Under bump metallurgy structure and die structure using the same and method of manufacturing die structure
US20020076910A1 (en) High density electronic interconnection
KR20010073192A (ko) 기판에 반도체 칩을 땜납하는 방법 및 장치
JP3868766B2 (ja) 半導体装置
JPH06232136A (ja) 半導体素子の電極形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JP3297177B2 (ja) 半導体装置の製造方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JPS62104143A (ja) はんだバンプの形成方法
GB2364172A (en) Flip Chip Bonding Arrangement
JPH0727905B2 (ja) はんだバンプの形成方法
JPS63147348A (ja) はんだバンプの形成方法
JPS6366949A (ja) はんだバンブの形成方法
JPS6358947A (ja) はんだバンプの形成方法
JPS6358945A (ja) はんだバンプの形成方法
JPH0727904B2 (ja) はんだバンプの形成方法
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
JPS6358946A (ja) はんだバンプの形成方法
JPS62203353A (ja) はんだバンプの形成方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPS6358948A (ja) はんだバンプの形成方法
JPS63252446A (ja) はんだバンプの形成方法