JP2003188312A - 半導体装置、半導体積層ユニット、およびその製造方法 - Google Patents
半導体装置、半導体積層ユニット、およびその製造方法Info
- Publication number
- JP2003188312A JP2003188312A JP2001389315A JP2001389315A JP2003188312A JP 2003188312 A JP2003188312 A JP 2003188312A JP 2001389315 A JP2001389315 A JP 2001389315A JP 2001389315 A JP2001389315 A JP 2001389315A JP 2003188312 A JP2003188312 A JP 2003188312A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- resin
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 容易に製造可能であり、三次元実装時におけ
る半導体装置間の電気接続を容易かつ確実に行うことが
可能な外部電極を有する、半導体装置とその製造方法を
提供する。 【解決手段】 基板１の表面１ａに形成された配線パタ
ーン上には、複数の突起電極５が、その中心が基板１の
切断ライン６に一致するように形成される（電極形成工
程）。基板１の表面１ａに複数の半導体チップ２がフェ
ースダウンで接合される。これにより、半導体チップ２
は配線パターンを介して突起電極５と電気的に接続され
る（半導体チップ接合工程）。基板１上の半導体チップ
２および突起電極５を樹脂２により一括封止する（樹脂
封止工程）。切断ライン６に沿って樹脂２、突起電極
５、および基板１を切断し、半導体装置１０を作製する
（切断工程）。半導体装置１０の端面に露出した突起電
極５の切断面が外部電極４となる。
る半導体装置間の電気接続を容易かつ確実に行うことが
可能な外部電極を有する、半導体装置とその製造方法を
提供する。 【解決手段】 基板１の表面１ａに形成された配線パタ
ーン上には、複数の突起電極５が、その中心が基板１の
切断ライン６に一致するように形成される（電極形成工
程）。基板１の表面１ａに複数の半導体チップ２がフェ
ースダウンで接合される。これにより、半導体チップ２
は配線パターンを介して突起電極５と電気的に接続され
る（半導体チップ接合工程）。基板１上の半導体チップ
２および突起電極５を樹脂２により一括封止する（樹脂
封止工程）。切断ライン６に沿って樹脂２、突起電極
５、および基板１を切断し、半導体装置１０を作製する
（切断工程）。半導体装置１０の端面に露出した突起電
極５の切断面が外部電極４となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、特に、三次元実装に有利な外部電極を備
えた半導体装置、半導体積層ユニット、およびその製造
方法に関するものである。
るものであり、特に、三次元実装に有利な外部電極を備
えた半導体装置、半導体積層ユニット、およびその製造
方法に関するものである。
【０００２】
【従来の技術】近年、携帯電話やＰＤＡ（Personal Dig
ital Assistance）等の携帯情報機器の普及に伴って、
半導体装置の小型化や高密度化が求められている。この
高密度化を行う手法として、個別に封止された半導体装
置を積層してユニット化する、いわゆる三次元実装が存
在している。そして、さらなる高密度化を行うために、
積層される個々の半導体装置の厚みを減らすことが要求
されている。このような要求から生まれた、紙のように
薄いパッケージは、ＰＴＰ（Paper Thin Package）と呼
ばれている。
ital Assistance）等の携帯情報機器の普及に伴って、
半導体装置の小型化や高密度化が求められている。この
高密度化を行う手法として、個別に封止された半導体装
置を積層してユニット化する、いわゆる三次元実装が存
在している。そして、さらなる高密度化を行うために、
積層される個々の半導体装置の厚みを減らすことが要求
されている。このような要求から生まれた、紙のように
薄いパッケージは、ＰＴＰ（Paper Thin Package）と呼
ばれている。
【０００３】特開２００１−１１０８２９に開示されて
いるように、従来の三次元実装用の半導体装置は、その
表裏両面に外部電極を備えている。半導体積層ユニット
の作製時における隣接する半導体装置間の電気的な接合
は、隣接する半導体装置の接合面の対向する外部電極間
にハンダボールを介在させ、リフローを施すことで行わ
れている。
いるように、従来の三次元実装用の半導体装置は、その
表裏両面に外部電極を備えている。半導体積層ユニット
の作製時における隣接する半導体装置間の電気的な接合
は、隣接する半導体装置の接合面の対向する外部電極間
にハンダボールを介在させ、リフローを施すことで行わ
れている。
【０００４】また、半導体装置の半導体チップが接合さ
れた面は、半導体チップを保護する必要から、一般に樹
脂による封止が施される。この樹脂封止の際には樹脂封
止面側の外部電極が樹脂で覆われるため、半導体装置の
表裏両面に外部電極を露出させるためには、樹脂封止後
に研磨や研削、エッチング等の手段によって、外部電極
を覆っている樹脂を除去する必要がある。
れた面は、半導体チップを保護する必要から、一般に樹
脂による封止が施される。この樹脂封止の際には樹脂封
止面側の外部電極が樹脂で覆われるため、半導体装置の
表裏両面に外部電極を露出させるためには、樹脂封止後
に研磨や研削、エッチング等の手段によって、外部電極
を覆っている樹脂を除去する必要がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置を三次元実装する場合には、次
のような問題点がある。まず、従来の半導体装置を三次
元実装用として適合させるためには、前述した通り、半
導体装置の表裏両面に外部電極を露出させることが必要
であり、そのためには、樹脂封止後に、研磨や研削、エ
ッチング等によって、外部電極に被った樹脂を除去する
工程が必要である。この工程は、半導体装置の製造効率
を低下させる。
ような従来の半導体装置を三次元実装する場合には、次
のような問題点がある。まず、従来の半導体装置を三次
元実装用として適合させるためには、前述した通り、半
導体装置の表裏両面に外部電極を露出させることが必要
であり、そのためには、樹脂封止後に、研磨や研削、エ
ッチング等によって、外部電極に被った樹脂を除去する
工程が必要である。この工程は、半導体装置の製造効率
を低下させる。
【０００６】また、このような表裏両面の外部電極を露
出させた半導体装置を積層してユニット化する場合に
は、隣接する半導体装置の対向する外部電極間を接合し
なければならず、実装方法の自由度が低い。さらに、隣
接する半導体装置の対向する外部電極間を接合するため
には、全ての接合面において対向する少なくとも一方の
外部電極にハンダボールを載置する工程と、リフローを
施す工程が必要である。これらの工程は、三次元実装効
率すなわち半導体積層ユニットの製造効率を低下させ
る。
出させた半導体装置を積層してユニット化する場合に
は、隣接する半導体装置の対向する外部電極間を接合し
なければならず、実装方法の自由度が低い。さらに、隣
接する半導体装置の対向する外部電極間を接合するため
には、全ての接合面において対向する少なくとも一方の
外部電極にハンダボールを載置する工程と、リフローを
施す工程が必要である。これらの工程は、三次元実装効
率すなわち半導体積層ユニットの製造効率を低下させ
る。
【０００７】本発明は、以上のような従来技術の問題点
を解決するために提案されたものであり、その目的は、
容易に製造可能であり、三次元実装時における半導体装
置間の電気接続を容易かつ確実に行うことが可能な外部
電極を有する半導体装置と、その製造方法を提供するこ
とである。本発明の別の目的は、そのような三次元実装
に有利な半導体装置を用いて容易に製造可能な半導体積
層ユニットとその製造方法を提供することである。
を解決するために提案されたものであり、その目的は、
容易に製造可能であり、三次元実装時における半導体装
置間の電気接続を容易かつ確実に行うことが可能な外部
電極を有する半導体装置と、その製造方法を提供するこ
とである。本発明の別の目的は、そのような三次元実装
に有利な半導体装置を用いて容易に製造可能な半導体積
層ユニットとその製造方法を提供することである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、半導体装置の端面から外部電極を露出さ
せることにより、樹脂封止後の装置個片への切断を利用
して外部電極を容易に形成可能とし、端面に露出した外
部電極間を容易に電気接続できるようにしたものであ
る。なお、本発明における「基板」は、通常のガラスエ
ポキシ基板やポリイミド基板だけでなく、リードフレー
ム等も含む広い概念である。
め、本発明は、半導体装置の端面から外部電極を露出さ
せることにより、樹脂封止後の装置個片への切断を利用
して外部電極を容易に形成可能とし、端面に露出した外
部電極間を容易に電気接続できるようにしたものであ
る。なお、本発明における「基板」は、通常のガラスエ
ポキシ基板やポリイミド基板だけでなく、リードフレー
ム等も含む広い概念である。
【０００９】請求項１の発明は、半導体チップを基板に
接合し、樹脂で封止した半導体装置において、基板上に
形成された突起電極を備え、この突起電極が、基板面に
対向する樹脂主表面以外の樹脂端面から露出する外部電
極を形成していることを特徴としている。
接合し、樹脂で封止した半導体装置において、基板上に
形成された突起電極を備え、この突起電極が、基板面に
対向する樹脂主表面以外の樹脂端面から露出する外部電
極を形成していることを特徴としている。
【００１０】このように、端面に電極を持つ半導体装置
においては、半導体装置を実装する実装基板側の電極に
ハンダペーストを塗布してリフローを施すだけで、ハン
ダが半導体装置端面の電極に這い上がり、十分な歩留ま
りが得られる。この場合、ハンダ付けの品質は、端面の
電極の表面積を比較的大きくすることにより容易に向上
できる。また、このように端面に電極を持つ半導体装置
は、実装方法の自由度が高く、特に、三次元実装に好適
である。
においては、半導体装置を実装する実装基板側の電極に
ハンダペーストを塗布してリフローを施すだけで、ハン
ダが半導体装置端面の電極に這い上がり、十分な歩留ま
りが得られる。この場合、ハンダ付けの品質は、端面の
電極の表面積を比較的大きくすることにより容易に向上
できる。また、このように端面に電極を持つ半導体装置
は、実装方法の自由度が高く、特に、三次元実装に好適
である。
【００１１】請求項２の発明は、複数の半導体チップを
基板に接合する接合工程と、半導体チップ接合済み基板
を樹脂で一括封止する樹脂封止工程と、樹脂封止済み基
板を半導体装置個片に切断する切断工程を備えた半導体
装置の製造方法において、樹脂封止工程以前に、基板の
切断ライン上に突起電極を形成する電極形成工程を備え
たことを特徴としている。
基板に接合する接合工程と、半導体チップ接合済み基板
を樹脂で一括封止する樹脂封止工程と、樹脂封止済み基
板を半導体装置個片に切断する切断工程を備えた半導体
装置の製造方法において、樹脂封止工程以前に、基板の
切断ライン上に突起電極を形成する電極形成工程を備え
たことを特徴としている。
【００１２】この製造方法は、請求項１の半導体装置を
製造するのに好適な方法である。この製造方法によれ
ば、樹脂封止済み基板を半導体装置個片に切断するだけ
で突起電極が切断されてその切断面がそのまま半導体装
置の外部電極となるため、樹脂封止後に外部電極を露出
させるための研磨や研削、エッチング等の工程が不要と
なる。また、半導体装置個片に切断する工程が外部電極
を露出させる工程を兼ねているため、外部電極を露出さ
せるためだけの工程自体が不要である。したがって、少
ない工程数で簡単に半導体装置を製造できる。
製造するのに好適な方法である。この製造方法によれ
ば、樹脂封止済み基板を半導体装置個片に切断するだけ
で突起電極が切断されてその切断面がそのまま半導体装
置の外部電極となるため、樹脂封止後に外部電極を露出
させるための研磨や研削、エッチング等の工程が不要と
なる。また、半導体装置個片に切断する工程が外部電極
を露出させる工程を兼ねているため、外部電極を露出さ
せるためだけの工程自体が不要である。したがって、少
ない工程数で簡単に半導体装置を製造できる。
【００１３】請求項３の発明は、請求項１の半導体装置
が複数個積層され、隣接する半導体装置の端面に露出し
た外部電極間がハンダで接続されていることを特徴とす
る半導体積層ユニットである。
が複数個積層され、隣接する半導体装置の端面に露出し
た外部電極間がハンダで接続されていることを特徴とす
る半導体積層ユニットである。
【００１４】請求項４の発明は、請求項１の半導体装置
を複数個積層する積層工程と、隣接する半導体装置の端
面に露出した外部電極間をハンダで接続するハンダ接続
工程を備えた半導体積層ユニットの製造方法において、
ハンダ接続工程では、外部電極面を溶融ハンダに浸して
ハンダ接続を行うことを特徴としている。
を複数個積層する積層工程と、隣接する半導体装置の端
面に露出した外部電極間をハンダで接続するハンダ接続
工程を備えた半導体積層ユニットの製造方法において、
ハンダ接続工程では、外部電極面を溶融ハンダに浸して
ハンダ接続を行うことを特徴としている。
【００１５】請求項１の半導体装置を複数個積層し、外
部電極面を溶融ハンダに浸すと、樹脂表面はハンダ濡れ
性が悪いのでハンダが弾かれ、ハンダ濡れ性の良好な外
部電極表面のみにハンダが付着する。この場合、各層の
半導体装置の厚さがＰＴＰ程度であるか、あるいは、厚
い半導体装置であっても隣接する外部電極を隔てる樹脂
層や基板が十分薄ければ、積層された半導体装置間でハ
ンダブリッジにより良好な電気的導通を得ることが可能
である。このように、請求項４の製造方法のような簡単
な方法で隣接する半導体装置間の電気的接合を容易に行
うことができるため、請求項３の半導体積層ユニットを
容易かつ安価に製造することができる。
部電極面を溶融ハンダに浸すと、樹脂表面はハンダ濡れ
性が悪いのでハンダが弾かれ、ハンダ濡れ性の良好な外
部電極表面のみにハンダが付着する。この場合、各層の
半導体装置の厚さがＰＴＰ程度であるか、あるいは、厚
い半導体装置であっても隣接する外部電極を隔てる樹脂
層や基板が十分薄ければ、積層された半導体装置間でハ
ンダブリッジにより良好な電気的導通を得ることが可能
である。このように、請求項４の製造方法のような簡単
な方法で隣接する半導体装置間の電気的接合を容易に行
うことができるため、請求項３の半導体積層ユニットを
容易かつ安価に製造することができる。
【００１６】
【発明の実施の形態】以下には、本発明を適用した実施
の形態について、添付図面を参照して詳細に説明する。
の形態について、添付図面を参照して詳細に説明する。
【００１７】［半導体装置］図１は、本発明を適用した
半導体装置の構成の一例を示す斜視図である。この半導
体装置１０において、ポリイミド基板などからなるフィ
ルム状の基板１の表面には、半導体チップ２が、その表
面（活性表面）を対向させたフェースダウン状態で接合
されている。基板１の半導体チップ接合面は、その全面
が保護用の樹脂３で封止され、半導体チップ２を外気か
ら保護している。
半導体装置の構成の一例を示す斜視図である。この半導
体装置１０において、ポリイミド基板などからなるフィ
ルム状の基板１の表面には、半導体チップ２が、その表
面（活性表面）を対向させたフェースダウン状態で接合
されている。基板１の半導体チップ接合面は、その全面
が保護用の樹脂３で封止され、半導体チップ２を外気か
ら保護している。
【００１８】また、半導体装置１０の端面には、外部電
極４が露出している。この外部電極４は、基板１の表面
に形成された突起電極が、樹脂封止後に個々の半導体装
置１０に切断された際の切断面で露出したものである。
なお、外部電極４の材質としては、ハンダ濡れ性が良好
な金属が望ましく、例えば、金、パラジウム、ハンダ、
金合金、銅、銀、白金、白金合金、およびアルミニウム
のいずれかであることが望ましい。
極４が露出している。この外部電極４は、基板１の表面
に形成された突起電極が、樹脂封止後に個々の半導体装
置１０に切断された際の切断面で露出したものである。
なお、外部電極４の材質としては、ハンダ濡れ性が良好
な金属が望ましく、例えば、金、パラジウム、ハンダ、
金合金、銅、銀、白金、白金合金、およびアルミニウム
のいずれかであることが望ましい。
【００１９】このように、端面に外部電極４を持つ半導
体装置１０においては、半導体装置１０を実装する実装
基板側の電極にハンダペーストを塗布してリフローを施
すだけで、ハンダが半導体装置１０端面の外部電極４に
這い上がり、十分な歩留まりが得られる。この場合、ハ
ンダ付けの品質は、端面の外部電極４の表面積を比較的
大きくすることにより容易に向上できる。また、このよ
うに端面に外部電極４を持つ半導体装置１０は、実装方
法の自由度が高く、特に、後述するような三次元実装に
好適である。
体装置１０においては、半導体装置１０を実装する実装
基板側の電極にハンダペーストを塗布してリフローを施
すだけで、ハンダが半導体装置１０端面の外部電極４に
這い上がり、十分な歩留まりが得られる。この場合、ハ
ンダ付けの品質は、端面の外部電極４の表面積を比較的
大きくすることにより容易に向上できる。また、このよ
うに端面に外部電極４を持つ半導体装置１０は、実装方
法の自由度が高く、特に、後述するような三次元実装に
好適である。
【００２０】［半導体装置の製造方法］図２は、図１に
示す半導体装置１０の製造方法の一例を工程順に示す説
明図である。以下には、この図２を参照しながら、半導
体装置の製造方法の流れを説明する。
示す半導体装置１０の製造方法の一例を工程順に示す説
明図である。以下には、この図２を参照しながら、半導
体装置の製造方法の流れを説明する。
【００２１】まず、図２（ａ）は、半導体チップ接合工
程を示す。ポリイミドフィルムなどの基板１の表面１ａ
には、予め配線パターンが、例えば銅の電解メッキ等に
よって形成されている。この配線パターン上には、電解
メッキ法、無電解メッキ法、ワイヤボンディング法、蒸
着法、転写法、印刷法、半田ボール搭載法、等の方法に
よって、複数の突起電極５が形成される（電極形成工
程）。この突起電極５は、その中心が図２（ｃ）に示す
ような基板１の切断ライン６に一致するように形成され
る。
程を示す。ポリイミドフィルムなどの基板１の表面１ａ
には、予め配線パターンが、例えば銅の電解メッキ等に
よって形成されている。この配線パターン上には、電解
メッキ法、無電解メッキ法、ワイヤボンディング法、蒸
着法、転写法、印刷法、半田ボール搭載法、等の方法に
よって、複数の突起電極５が形成される（電極形成工
程）。この突起電極５は、その中心が図２（ｃ）に示す
ような基板１の切断ライン６に一致するように形成され
る。
【００２２】この突起電極が形成された基板１の表面１
ａには、複数の半導体チップ２がフェースダウンで接合
される。これにより、半導体チップ２は、基板１上の配
線パターンを介して突起電極５と電気的に接続されるこ
とになる（半導体チップ接合工程）。この後、必要に応
じて、半導体チップ２の活性表面と基板１との間隙に液
状樹脂（アンダーフィル）（図示せず）を注入する。
ａには、複数の半導体チップ２がフェースダウンで接合
される。これにより、半導体チップ２は、基板１上の配
線パターンを介して突起電極５と電気的に接続されるこ
とになる（半導体チップ接合工程）。この後、必要に応
じて、半導体チップ２の活性表面と基板１との間隙に液
状樹脂（アンダーフィル）（図示せず）を注入する。
【００２３】次に、図２（ｂ）は、半導体チップ接合工
程に続いて行われる樹脂封止工程を示す。この工程で
は、トランスファ、ポッティング、圧縮、印刷、等の方
法によって、基板１上の複数の半導体チップ２および突
起電極５を、保護用の樹脂３により一括封止する。
程に続いて行われる樹脂封止工程を示す。この工程で
は、トランスファ、ポッティング、圧縮、印刷、等の方
法によって、基板１上の複数の半導体チップ２および突
起電極５を、保護用の樹脂３により一括封止する。
【００２４】続いて、図２（ｃ）に示すように、ダイシ
ングソー、レーザ、等の手段によって、突起電極５の中
心を通る切断ライン６に沿って樹脂封止済み基板１を切
断する。すなわち、切断ライン６上の樹脂２、突起電極
５、および基板１を切断する（切断工程）。この結果、
図２（ｄ）に示すように、半導体装置１０の個片が切り
出される。この切断工程によって切り出された半導体装
置１０は、半導体チップ２の全面が保護用の樹脂２で被
われ、外気から保護されている。また、半導体装置１０
の端面には突起電極５の切断面が露出し、これが外部電
極４となる。
ングソー、レーザ、等の手段によって、突起電極５の中
心を通る切断ライン６に沿って樹脂封止済み基板１を切
断する。すなわち、切断ライン６上の樹脂２、突起電極
５、および基板１を切断する（切断工程）。この結果、
図２（ｄ）に示すように、半導体装置１０の個片が切り
出される。この切断工程によって切り出された半導体装
置１０は、半導体チップ２の全面が保護用の樹脂２で被
われ、外気から保護されている。また、半導体装置１０
の端面には突起電極５の切断面が露出し、これが外部電
極４となる。
【００２５】この製造方法は、図１の半導体装置１０を
製造するのに好適な方法である。まず、この製造方法に
よれば、一括封止された大判の樹脂封止済み基板１を半
導体装置１０の個片に切断するだけで、予め切断ライン
６上に形成されていた突起電極が切断されて切断面が露
出し、この切断面がそのまま半導体装置の外部電極とな
る。
製造するのに好適な方法である。まず、この製造方法に
よれば、一括封止された大判の樹脂封止済み基板１を半
導体装置１０の個片に切断するだけで、予め切断ライン
６上に形成されていた突起電極が切断されて切断面が露
出し、この切断面がそのまま半導体装置の外部電極とな
る。
【００２６】このため、基板を樹脂封止した後に外部電
極を露出させるために従来行っていた研磨や研削、エッ
チング等の工程が不要となる。また、樹脂封止済み基板
１を半導体装置１０個片に切断する工程が、外部電極４
を露出させる工程を兼ねているため、外部電極４を露出
させるためだけの工程自体が不要である。したがって、
従来に比べて少ない工程数で簡単に半導体装置を製造で
きる。
極を露出させるために従来行っていた研磨や研削、エッ
チング等の工程が不要となる。また、樹脂封止済み基板
１を半導体装置１０個片に切断する工程が、外部電極４
を露出させる工程を兼ねているため、外部電極４を露出
させるためだけの工程自体が不要である。したがって、
従来に比べて少ない工程数で簡単に半導体装置を製造で
きる。
【００２７】［半導体積層ユニットとその製造方法］図
３は、本発明を適用した半導体積層ユニットの構成の一
例を示す斜視図である。この半導体積層ユニット１００
において、複数の半導体装置１０が積み重ねられ、端面
の外部電極４がハンダ２０で接続されている。ここで、
複数の半導体装置１０は、内蔵する半導体チップ２の種
類や大きさが異なっていてもよく、厚さの異なる半導体
装置Ｃが混在していてもよい。さらに、隣接する半導体
装置１０間で接続すべき外部電極の配置さえ一致してい
れば、全体として外部電極の配置が異なる半導体装置が
混在していてもよい。
３は、本発明を適用した半導体積層ユニットの構成の一
例を示す斜視図である。この半導体積層ユニット１００
において、複数の半導体装置１０が積み重ねられ、端面
の外部電極４がハンダ２０で接続されている。ここで、
複数の半導体装置１０は、内蔵する半導体チップ２の種
類や大きさが異なっていてもよく、厚さの異なる半導体
装置Ｃが混在していてもよい。さらに、隣接する半導体
装置１０間で接続すべき外部電極の配置さえ一致してい
れば、全体として外部電極の配置が異なる半導体装置が
混在していてもよい。
【００２８】図４は、図３に示す半導体積層ユニット１
００の製造方法の一例を示す説明図である。まず、図４
（ａ）に示すように、各隣接する半導体装置１０の層間
に接着剤３０を塗布し、外部電極４の位置を揃えて互い
に接着する。次に、この互いに接着され一体となった複
数の半導体装置１０の積層体を、溶融ハンダ槽に浸す。
００の製造方法の一例を示す説明図である。まず、図４
（ａ）に示すように、各隣接する半導体装置１０の層間
に接着剤３０を塗布し、外部電極４の位置を揃えて互い
に接着する。次に、この互いに接着され一体となった複
数の半導体装置１０の積層体を、溶融ハンダ槽に浸す。
【００２９】この場合、積層体全体を溶融ハンダに浸し
てもよいが、四方の外部電極面を溶融ハンダに順次接触
させてもよい。後者の場合には、一つの外部電極面のみ
を溶融ハンダに接触させ、引き揚げては、積層体を保持
する角度を変えて別の外部電極面を接触させるという動
作を反復することになる。いずれの場合でも、積層体を
溶融ハンダに浸すことにより、図４（ｂ）に示すよう
に、隣接する半導体装置１０の外部電極４間に良好なハ
ンダブリッジ２０が形成される。この点について以下に
説明する。
てもよいが、四方の外部電極面を溶融ハンダに順次接触
させてもよい。後者の場合には、一つの外部電極面のみ
を溶融ハンダに接触させ、引き揚げては、積層体を保持
する角度を変えて別の外部電極面を接触させるという動
作を反復することになる。いずれの場合でも、積層体を
溶融ハンダに浸すことにより、図４（ｂ）に示すよう
に、隣接する半導体装置１０の外部電極４間に良好なハ
ンダブリッジ２０が形成される。この点について以下に
説明する。
【００３０】まず、半導体装置１０の積層体の外部電極
面を溶融ハンダに浸すと、樹脂２の表面はハンダ濡れ性
が悪いのでハンダが弾かれ、ハンダ濡れ性の良好な外部
電極４の表面のみにハンダが付着する。この場合、各層
の半導体装置の厚さがＰＴＰ程度ならば、隣接する半導
体装置１０間で溶融ハンダがブリッジするため、積層さ
れた半導体装置１０間で良好な電気的導通が得られる。
また、単体の厚みがより厚い半導体装置１０について
も、隣接する半導体装置１０間で外部電極４を隔てる樹
脂層や基板を十分薄くすれば、この部分で溶融ハンダが
ブリッジするため、積層された半導体装置１０間で良好
な電気的導通が得られる。
面を溶融ハンダに浸すと、樹脂２の表面はハンダ濡れ性
が悪いのでハンダが弾かれ、ハンダ濡れ性の良好な外部
電極４の表面のみにハンダが付着する。この場合、各層
の半導体装置の厚さがＰＴＰ程度ならば、隣接する半導
体装置１０間で溶融ハンダがブリッジするため、積層さ
れた半導体装置１０間で良好な電気的導通が得られる。
また、単体の厚みがより厚い半導体装置１０について
も、隣接する半導体装置１０間で外部電極４を隔てる樹
脂層や基板を十分薄くすれば、この部分で溶融ハンダが
ブリッジするため、積層された半導体装置１０間で良好
な電気的導通が得られる。
【００３１】この製造方法は、半導体積層ユニット１０
０を製造するのに好適な方法である。すなわち、半導体
装置１０の積層体を溶融ハンダに浸すという簡単な方法
で、隣接する半導体装置１０間の電気的接合を容易に行
うことができるため、半導体積層ユニット１００を容易
かつ安価に製造することができる。また、このようにし
て製造された半導体積層ユニット１００の実装基板への
実装は、通常の表面実装用半導体装置と同様に、実装基
板の電極にハンダペーストを塗布し、ここに当該半導体
装置ユニットを配置してリフローを施すことで容易に行
うことができる。
０を製造するのに好適な方法である。すなわち、半導体
装置１０の積層体を溶融ハンダに浸すという簡単な方法
で、隣接する半導体装置１０間の電気的接合を容易に行
うことができるため、半導体積層ユニット１００を容易
かつ安価に製造することができる。また、このようにし
て製造された半導体積層ユニット１００の実装基板への
実装は、通常の表面実装用半導体装置と同様に、実装基
板の電極にハンダペーストを塗布し、ここに当該半導体
装置ユニットを配置してリフローを施すことで容易に行
うことができる。
【００３２】［変形例］別の方法として、半導体積層ユ
ニット１００の製造と実装を、図５に示すように同時に
行うことも可能である。まず、図５（ａ）に示すよう
に、各隣接する半導体装置１０の層間に接着剤３０を塗
布し、外部電極４の位置を揃えて互いに接着した積層体
を、実装基板２００上に接着剤３０によって固定する。
あるいは、実装基板２００上に、半導体装置１０を一個
ずつ重ねる形で積層してもよい。
ニット１００の製造と実装を、図５に示すように同時に
行うことも可能である。まず、図５（ａ）に示すよう
に、各隣接する半導体装置１０の層間に接着剤３０を塗
布し、外部電極４の位置を揃えて互いに接着した積層体
を、実装基板２００上に接着剤３０によって固定する。
あるいは、実装基板２００上に、半導体装置１０を一個
ずつ重ねる形で積層してもよい。
【００３３】次に、半導体装置１０の積層体と実装基板
２００の実装面を同時に溶融ハンダ槽に浸す。この結
果、図５（ｂ）に示すように、隣接する半導体装置１０
の外部電極４間で良好なハンダブリッジ２０が形成され
ると同時に、最下層の半導体装置１０の外部電極４と実
装基板２００上の電極３００の間でも良好なハンダブリ
ッジ２０が形成される。
２００の実装面を同時に溶融ハンダ槽に浸す。この結
果、図５（ｂ）に示すように、隣接する半導体装置１０
の外部電極４間で良好なハンダブリッジ２０が形成され
ると同時に、最下層の半導体装置１０の外部電極４と実
装基板２００上の電極３００の間でも良好なハンダブリ
ッジ２０が形成される。
【００３４】［他の実施の形態］なお、本発明は、上記
のような実施形態に限定されるものではなく、他にも多
種多様な形態が実施可能である。例えば、次のような形
態を包含するものである。
のような実施形態に限定されるものではなく、他にも多
種多様な形態が実施可能である。例えば、次のような形
態を包含するものである。
【００３５】まず、上記のように、本発明の半導体装置
は、三次元実装に好適であるが、他の実装方法も可能で
ある。例えば、図６に示すように、図１に示す半導体装
置１０を同一平面上に隣接して実装することが可能であ
る。この場合、隣接する半導体装置１０間の電気的導通
は、端面の外部電極４を直接向き合わせ、ハンダペース
ト４０等を介してリフローを施すことで得られる。
は、三次元実装に好適であるが、他の実装方法も可能で
ある。例えば、図６に示すように、図１に示す半導体装
置１０を同一平面上に隣接して実装することが可能であ
る。この場合、隣接する半導体装置１０間の電気的導通
は、端面の外部電極４を直接向き合わせ、ハンダペース
ト４０等を介してリフローを施すことで得られる。
【００３６】また、上記の実施形態では、基板１に突起
電極を形成した後に半導体チップ２を接合する場合につ
いて説明したが、突起電極を形成する工程を、半導体チ
ップの接合工程の前とするか後とするかは、突起電極の
材質や形成方法によって異なる。例えば、突起電極の材
質がハンダの場合には、半導体チップ接合の際に加熱が
行われるため、半導体チップ接合後に突起電極を形成す
るほうがよい。また、メッキ法や蒸着法で突起電極を形
成する場合、半導体チップ接合後に実施すると半導体チ
ップを汚染する恐れがあるので、半導体チップ接合前に
実施すべきである。そしてまた、ワイヤボンディング法
で突起電極を形成する場合には、半導体チップ２の接合
前、接合後のいずれも可能である。
電極を形成した後に半導体チップ２を接合する場合につ
いて説明したが、突起電極を形成する工程を、半導体チ
ップの接合工程の前とするか後とするかは、突起電極の
材質や形成方法によって異なる。例えば、突起電極の材
質がハンダの場合には、半導体チップ接合の際に加熱が
行われるため、半導体チップ接合後に突起電極を形成す
るほうがよい。また、メッキ法や蒸着法で突起電極を形
成する場合、半導体チップ接合後に実施すると半導体チ
ップを汚染する恐れがあるので、半導体チップ接合前に
実施すべきである。そしてまた、ワイヤボンディング法
で突起電極を形成する場合には、半導体チップ２の接合
前、接合後のいずれも可能である。
【００３７】また、上記の実施形態では、一つの半導体
装置１０に一つの半導体チップ２が封止されている例を
示したが、本発明は、一つの半導体装置１０に複数の半
導体チップ２を内蔵する場合にも同様に適用可能であ
る。また、上記の実施形態では、突起電極の中心を切断
ラインに一致させ、樹脂封止済み基板を個片に切断した
後、切断ラインの両側の突起電極切断面をそれぞれ外部
電極として活用したが、一方の突起電極切断面のみを外
部電極として活用することも可能である。この場合、よ
り良質な電極面を得るために、突起電極の中心を切断ラ
インからずらした設計にしてもよい。
装置１０に一つの半導体チップ２が封止されている例を
示したが、本発明は、一つの半導体装置１０に複数の半
導体チップ２を内蔵する場合にも同様に適用可能であ
る。また、上記の実施形態では、突起電極の中心を切断
ラインに一致させ、樹脂封止済み基板を個片に切断した
後、切断ラインの両側の突起電極切断面をそれぞれ外部
電極として活用したが、一方の突起電極切断面のみを外
部電極として活用することも可能である。この場合、よ
り良質な電極面を得るために、突起電極の中心を切断ラ
インからずらした設計にしてもよい。
【００３８】また、上記の実施形態では、基板に半導体
チップを接合する方法をフェースダウンとしたが、フェ
ースアップとしてワイヤボンディングにて基板上の配線
パターンと接続してもよい。また、上記の実施形態で
は、半導体装置１０の全ての端面に外部電極を形成した
例を示したが、外部電極を形成しない端面があってもよ
い。
チップを接合する方法をフェースダウンとしたが、フェ
ースアップとしてワイヤボンディングにて基板上の配線
パターンと接続してもよい。また、上記の実施形態で
は、半導体装置１０の全ての端面に外部電極を形成した
例を示したが、外部電極を形成しない端面があってもよ
い。
【００３９】一方、上記の実施形態では、基板としてポ
リイミド基板を用いた例を示したが、本発明は、ガラス
エポキシ基板等の他の基板を用いることも可能である。
さらに、基板としてリードフレームを用いて、このリー
ドフレームのリード上に突起電極を形成して樹脂封止し
た後に半導体装置個片に切断した場合でも同様の効果が
得られるものであり、この場合には、通常のポリイミド
基板やガラスエポキシ基板に比較して廉価なパッケージ
が可能となる。その他、特許請求の範囲に記載された範
囲で種々の設計変更を施すことが可能である。
リイミド基板を用いた例を示したが、本発明は、ガラス
エポキシ基板等の他の基板を用いることも可能である。
さらに、基板としてリードフレームを用いて、このリー
ドフレームのリード上に突起電極を形成して樹脂封止し
た後に半導体装置個片に切断した場合でも同様の効果が
得られるものであり、この場合には、通常のポリイミド
基板やガラスエポキシ基板に比較して廉価なパッケージ
が可能となる。その他、特許請求の範囲に記載された範
囲で種々の設計変更を施すことが可能である。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
半導体装置の端面から外部電極を露出させることによ
り、樹脂封止後の装置個片への切断を利用して外部電極
を容易に形成可能とし、端面に露出した外部電極間を容
易に電気接続できる。したがって、容易に製造可能であ
り、三次元実装時における半導体装置間の電気接続を容
易かつ確実に行うことが可能な外部電極を有する、半導
体装置とその製造方法を提供することができる。また、
そのような三次元実装に有利な半導体装置を用いて容易
に製造可能な半導体積層ユニットとその製造方法を提供
することができる。
半導体装置の端面から外部電極を露出させることによ
り、樹脂封止後の装置個片への切断を利用して外部電極
を容易に形成可能とし、端面に露出した外部電極間を容
易に電気接続できる。したがって、容易に製造可能であ
り、三次元実装時における半導体装置間の電気接続を容
易かつ確実に行うことが可能な外部電極を有する、半導
体装置とその製造方法を提供することができる。また、
そのような三次元実装に有利な半導体装置を用いて容易
に製造可能な半導体積層ユニットとその製造方法を提供
することができる。
【図１】本発明を適用した半導体装置の構成の一例を示
す斜視図である。
す斜視図である。
【図２】図１に示す半導体装置の製造方法の一例を工程
順に示す説明図である。
順に示す説明図である。
【図３】本発明を適用した半導体積層ユニットの構成の
一例を示す斜視図である。
一例を示す斜視図である。
【図４】図３に示す半導体積層ユニットの製造方法の一
例を示す説明図である。
例を示す説明図である。
【図５】図３に示す半導体積層ユニットの製造と実装を
同時に行う方法の一例を示す説明図である。
同時に行う方法の一例を示す説明図である。
【図６】図１に示す半導体装置を同一平面上に隣接して
実装する場合の一例を示す平面図である。
実装する場合の一例を示す平面図である。
１…基板
１ａ…表面
２…半導体チップ
３…樹脂
４…外部電極
５…突起電極
６…切断ライン
１０…半導体装置
２０…ハンダ（ハンダブリッジ）
３０…接着剤
４０…ハンダペースト
１００…半導体積層ユニット
２００…実装基板
３００…電極
Claims (4)
- 【請求項１】 半導体チップを基板に接合し、樹脂で封
止した半導体装置において、 基板上に形成された突起電極を備え、この突起電極が、
基板面に対向する樹脂主表面以外の樹脂端面から露出す
る外部電極を形成していることを特徴とする半導体装
置。 - 【請求項２】 複数の半導体チップを基板に接合する接
合工程と、半導体チップ接合済み基板を樹脂で一括封止
する樹脂封止工程と、樹脂封止済み基板を半導体装置個
片に切断する切断工程を備えた半導体装置の製造方法に
おいて、 前記樹脂封止工程以前に、基板の切断ライン上に突起電
極を形成する電極形成工程を備えたことを特徴とする半
導体装置の製造方法。 - 【請求項３】 請求項１の半導体装置が複数個積層さ
れ、隣接する半導体装置の端面に露出した外部電極間が
ハンダで接続されていることを特徴とする半導体積層ユ
ニット。 - 【請求項４】 請求項１の半導体装置を複数個積層する
積層工程と、隣接する半導体装置の端面に露出した外部
電極間をハンダで接続するハンダ接続工程を備えた半導
体積層ユニットの製造方法において、 前記ハンダ接続工程では、外部電極面を溶融ハンダに浸
してハンダ接続を行うことを特徴とする半導体積層ユニ
ットの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389315A JP3784319B2 (ja) | 2001-12-21 | 2001-12-21 | 半導体装置、半導体積層ユニット、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389315A JP3784319B2 (ja) | 2001-12-21 | 2001-12-21 | 半導体装置、半導体積層ユニット、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188312A true JP2003188312A (ja) | 2003-07-04 |
| JP3784319B2 JP3784319B2 (ja) | 2006-06-07 |
Family
ID=27597563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001389315A Expired - Fee Related JP3784319B2 (ja) | 2001-12-21 | 2001-12-21 | 半導体装置、半導体積層ユニット、およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3784319B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433331C (zh) * | 2004-12-14 | 2008-11-12 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| US7714426B1 (en) | 2007-07-07 | 2010-05-11 | Keith Gann | Ball grid array package format layers and structure |
| USRE43536E1 (en) | 2002-02-07 | 2012-07-24 | Aprolase Development Co., Llc | Stackable layer containing ball grid array package |
| WO2014010220A1 (ja) * | 2012-07-13 | 2014-01-16 | 先端フォトニクス株式会社 | サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 |
| JP2016219785A (ja) * | 2015-05-25 | 2016-12-22 | パナソニックＩｐマネジメント株式会社 | 電子部品パッケージ |
| JP2019161149A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-12-21 JP JP2001389315A patent/JP3784319B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE43536E1 (en) | 2002-02-07 | 2012-07-24 | Aprolase Development Co., Llc | Stackable layer containing ball grid array package |
| CN100433331C (zh) * | 2004-12-14 | 2008-11-12 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| US7714426B1 (en) | 2007-07-07 | 2010-05-11 | Keith Gann | Ball grid array package format layers and structure |
| US7982300B2 (en) | 2007-07-07 | 2011-07-19 | Aprolase Development Co., Llc | Stackable layer containing ball grid array package |
| US8835218B2 (en) | 2007-07-07 | 2014-09-16 | Aprolase Development Co., Llc | Stackable layer containing ball grid array package |
| WO2014010220A1 (ja) * | 2012-07-13 | 2014-01-16 | 先端フォトニクス株式会社 | サブマウントおよび封止済み半導体素子ならびにこれらの作製方法 |
| US9263411B2 (en) | 2012-07-13 | 2016-02-16 | Advanced Photonics, Inc. | Submount, encapsulated semiconductor element, and methods of manufacturing the same |
| JP2016219785A (ja) * | 2015-05-25 | 2016-12-22 | パナソニックＩｐマネジメント株式会社 | 電子部品パッケージ |
| US9812385B2 (en) | 2015-05-25 | 2017-11-07 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package including electronic component, metal member, and sealing resin |
| JP2019161149A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7051508B2 (ja) | 2018-03-16 | 2022-04-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2022091907A (ja) * | 2018-03-16 | 2022-06-21 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3784319B2 (ja) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100488126B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
| TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
| US6710437B2 (en) | Semiconductor device having a chip-size package | |
| US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US6069025A (en) | Method for packaging a semiconductor device | |
| KR20010083204A (ko) | 반도체장치 및 그 제조방법 | |
| JP2002343924A (ja) | 半導体装置およびその製造方法 | |
| JP4245754B2 (ja) | 半導体装置 | |
| TWI381459B (zh) | Semiconductor device and manufacturing method thereof | |
| US20080174005A1 (en) | Electronic device and method for manufacturing electronic device | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| TW201409589A (zh) | 半導體裝置之製造方法 | |
| JP3892259B2 (ja) | 半導体装置の製造方法 | |
| US20030006501A1 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| US6528343B1 (en) | Semiconductor device its manufacturing method and electronic device | |
| US8193643B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP4034468B2 (ja) | 半導体装置の製造方法 | |
| JP3784319B2 (ja) | 半導体装置、半導体積層ユニット、およびその製造方法 | |
| TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
| JPH0951015A (ja) | 半導体装置 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |