JPS6358946A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS6358946A
JPS6358946A JP20336286A JP20336286A JPS6358946A JP S6358946 A JPS6358946 A JP S6358946A JP 20336286 A JP20336286 A JP 20336286A JP 20336286 A JP20336286 A JP 20336286A JP S6358946 A JPS6358946 A JP S6358946A
Authority
JP
Japan
Prior art keywords
solder
electrode
substrate
silicon wafer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20336286A
Other languages
English (en)
Inventor
Naohiko Inaba
稲葉 直彦
Nobuo Iwase
岩瀬 暢男
Kazuyoshi Saito
和敬 斎藤
Seiichi Hirata
誠一 平田
Makoto Gonda
誠 権田
Hajime Hatano
羽田野 始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kuroda Denki KK
Original Assignee
Toshiba Corp
Kuroda Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Kuroda Denki KK filed Critical Toshiba Corp
Priority to JP20336286A priority Critical patent/JPS6358946A/ja
Publication of JPS6358946A publication Critical patent/JPS6358946A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電極の寸法が100u口以下となり、かつ高密
度となるにつれ、特に信頼性の点で問題が多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してポンデイ信頼性を確保するため
に実用化がなされている。
このワイヤレスポンディング技術としては、例えばテー
プオートメ−ティラドポンディング方式(TAB方式)
、フリップチップ方式あるいはCCB方式等が知られて
おり、これらの方式では通常半導体チップの電極(バッ
ド)上にバンプを形成する。このバンプとしては、従来
がら安価なPb−8nはんだが検討されている。
従来、半導体チップのN極上に形成されるpb−8nは
んだからなるバンプは、第6図に示すようなものである
。第6図において、シリコン基板1上には酸化シリコン
m等の絶縁膜2を介してAu又はlJ2合金等からなる
電極3がパターニングされて形成され、全面に窒化シリ
コン膜等のパッシベーション膜4を被覆した後、電極3
上のパッシベーション膜4を選択的にエツチングして電
極3を露出させている。露出した電極3上にはCr、l
’J ! 、MOlCu、Au、AQ等からなる下地金
WA5が形成されている。更に、下地金属5上にははん
だバンプ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、種々の組合わせが
検討されている。
ところで、はんだバンプ6は通常めっき又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜をイオンエツチングにより除
去し、全面に1〜3層の下地金属を蒸着し、電極部が開
孔しためっきレジストを被覆し、電極上の下地金属上に
のみはんだめっきを行ない、めっきレジスト及び下地金
属の不要部分をエツチングするという工程がとられる。
ところが、このような方法は金バンプの形成の場合には
同順がないが、はんだバンプの形成に適用しようとする
と、はんだの耐薬品性がよくないため下地金属をエツチ
ングする際、はんだもエツチング液に侵されるという欠
点がある。したがって、3n。
pbを順次めっきし、下地金属のエツチング後に加熱し
て合金化するという方法がとられる。
また、蒸着による方法では、例えば電極孔あけ工程が終
了した後、電極上の自然酸化膜をイオンエツチングによ
り除去し、全面に1〜3層の下地金属を蒸着し、パター
ニングし、更に電極上の下地金属上のみが開孔したレジ
ストを被覆した後、はんだを蒸着し、レジスト除去とと
もに不要部分のはんだを除去するという工程がとられる
。しかし、蒸着法を用いる場合、はんだ中のPbとSn
との蒸気圧が異なるため、共晶組成をもつはんだバンプ
を形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめつきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
これを改善するために、超音波を溶融はんだ中に印加し
て、このはんだ中に半導体基板を挿入し、電極上に直接
はんだバンプを形成する方法が知られている(特開昭5
3−89368)。しかし、この方法で用いられている
はんだは5n−7nを主成分としているため、A2電極
以外の部分にもはんだが付着するという不具合が生じる
ことがある。
(発明が解決しようとする問題点) 本発明は上記問題点を解決するためになされたものであ
り、電極上に下地金属を設けることなく選択的に直接は
んだバンプを形成することができ、工程を簡略化できる
方法を提供することを目的とする。
[発明の構成] (問題点を解決するための手段と作用)本発明のはんだ
バンプの形成方法は、基板を被覆する絶I!膜から電極
を露出させ、少なくとも電極部にはんだを接触させて前
記基板に超音波を印加し、電極表面の自然酸化膜を破壊
するとともに電極との合金化により選択的にはんだを付
着させることを特徴とするものである。
本発明の作用を原理的に説明すると以下のようになる。
すなわち、電極部にはんだを接触させた状態で基板に超
音波を印加すると、超音波エネルギーにより電極表面の
自然酸化膜が破壊されるとともに、露出した電極の新生
面に選択的にはんだづけが行なわれる。このようにして
電極上に直接接合してはんだバンプが形成される。
本発明方法を実施するための具体的な手段としては、基
板をはんだ槽内の溶融はんだ中に浸漬し超音波撮動子等
により基板を超音波撮動させてもよいし、基板の電極上
にはんだペーストやはんだボールを設けておき外部から
加熱するとともに超音波振動子等により基板を超音波撮
動させてもよい。
上記のように基板を溶融はんだ中に浸漬する場合、基板
全体を浸漬してもよいし、部分的に浸漬してもよい。こ
の場合、電極以外のパッシベーション膜等の絶縁膜には
はんだが付着しないので、ポリイミド等で覆う必要はな
いが、電極以外の金属が露出している場合には保護する
必要がある。
また、基板上にはんだペーストを塗布する場合、基板全
面に塗布してもよいし、ポリイミド等で表面を被覆した
後、電極部だけエツチング除去しはんだペーストを塗布
してもよい、また、はんだボールは通常の方法で電極上
に載せればよい。はんだペーストやはんだボールを用い
る場合、雰囲気を加熱してもよいし、超音波撮動子自体
を加熱してもよい。
更に、はんだバンプ形成後、バンプ高さが足りない場合
には超音波を印加しない一般のはんだ槽に浸漬してバン
プ高さを高くしてもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。なお、半導体ウェハの場合には、ブレードダイシ
ングを行なった後であると、ダイシングラインに沿って
割れて半導体チップが分離することがあるので、これを
防止するためにウェハの裏面に高温用の粘着テープを貼
付け、更に金属やガラス等に接着したり、ウェハの裏面
を真空チャック等で吸着しておくことが望ましい。
また、はんだバンプを形成した模、ブレードダイシング
を行なってもよい。
また、半導体素子では通常電極としてAl1又は八2を
主成分として3iやCuを添加したものが用いられるこ
とが多い。これらの材質からなる電極に対応して用いら
れるはんだはSnを含んでいればどのようなものでもよ
いが、通常はpb−8n系のはんだあるいは銀入りのは
んだを利用する。また、古くなった電極でははんだが付
着しにくいこともあるため、Znを添加したはんだを用
いてもよい。上記のような電極及びはんだの組合せでは
、N極とはんだバンプとの間にAl1とSnとの合金層
が形成される。なお、古くなった電極では、その表面が
固い酸化膜で覆われていることがあり、この場合には前
処理としてオゾンをふきかけてもよい。
また、本発明の処理は、不活性ガスを流して行なうこと
が望ましい。これは雰囲気ガスが5%以上の酸素を含む
場合、Al2が酸化を起してはんだとのぬれが悪くなり
、最悪の場合にはバンプ同士が接続する不良が発生する
ためである。
本発明において、基板に印加する超音波の周波数は10
kHz〜1MH2程度でよく、好ましくは15〜400
kHzである。これは、周波数が低すぎると超音波の撮
動作用が起りにくく、逆に高すぎると電極等の剥離を起
こすおそれがあるためである。また、超音波の出力は2
〜500W程度でよいが、好ましくは10〜300Wで
ある。
一方、はんだの温度は230〜350℃程度、処理時間
は1.0〜60秒程度である。これは温度が高く処理時
間が長いと電極の構成元素であるA2の溶解が起り、逆
に温度が低く処理時間が短いとA2とはんだとの合金化
が行なわれなくなるためである。好ましくは、はんだ温
度240〜320℃程度、処理時間3〜20秒程度がよ
い。なお、ガラス又はセラミックス基板はシリコン又は
化合物半導体基板と比較して割れにくいため、超音波の
周波数、出力、はんだの濃度等を高くすることができる
。また、はんだ成分によって液体となる温度が異なるた
め、はんだ成分に合わせた温度を選ぶことがよい。
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、TAB方式では、はんだバンプが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧着する。この場合、リードフレームを構成する導
体金属はCu、Fe、Affi、Fe−Ni合金、Au
、AQ、5n等が用いられる。これらの金属をめっきし
たものでもよい。ただし、リードフレーム側がFe−N
i合金の場合にはフラックスを使用し、AJ2の場合に
ははんだを同様な方法で付着させておくことが望ましい
また、フリップチップ方式やCCB方式でははんだバン
プが形成された半導体チップとはんだバンプが形成され
たガラス又はセラミックス基板のバンプ同士を熱m着す
る。
以上のように本発明によれば、下地金属を使用すること
なく電極上に選択的に直接はんだバンプを形成できるの
で、工程を簡略化して大幅な時間短縮を達成できる。ま
た、後のワイヤレスボンディング工程も容易に行なうこ
とができる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 まず、通常のウェハプロセスにより配線・電極の形成を
行なった後、全面にパッシベーション膜を堆積し、更に
コンタクトパッド用の開孔部を形成したシリコンウェハ
11を用意した。前記配線・電極はスパッタリング装置
により形成された膜厚的11iiItのA℃−2%5i
−2%Cuからなり、またパッシベーション膜としては
窒化シリコン膜が用いられている。そして、このシリコ
ンウェハ11に形成された各チップには80−口の電極
(コンタクトパッド)がそれぞれ64個形成されている
。なお、このシリコンウェハ11についてはブレードダ
イシングを行なっていない。
次に、第1図に示すような超音波はんだづけ装置を用い
、このシリコンウェハ11の電極上にはんだバンプを形
成した。第1図において、はんだ槽21内にははんだの
還流路22が形成され、溶融はんだ23が収容されてい
る。この溶融はんだ23は図示しないモータにより回転
される撹拌棒24により還流路22内を通って液面より
上に噴出して還流する。前記シリコンウェハ11は裏面
にa部用の両面接着テープを貼付し、更に図示しないガ
ラス板に接着した状態で縦にして、噴出している溶融は
んだ23に浸漬される。そして、シリコンウェハ11に
当接するように超音波振動子25を設置してシリコンウ
ェハ11に超音波を印加する。
なお、はんだとしては90Pb−8nのはんだを使用し
、はんだ槽温度を300℃に維持した。
また、超音波振動子25によりシリコンウェハ11に周
波数20kHz、出力80Wの超音波を印加し、シリコ
ンウェハ11の浸漬時間は5秒間とした。このはんだづ
け操作中、周囲に窒素ガスを’(0127分の流mで流
し、′R橿の構成元素であるアルミニウム及びはんだ中
のスズの酸化を防止した。また、パッシベーション膜3
4へのダメージはほとんどなかった。
この操作により第2図に示すように、はんだバンプが形
成された。すなわち、操作前にはシリコン基板31上に
は酸化膜32を介して電極33が形成され、全面を被覆
するパッシベーション膜34から電極33が露出してい
るが、操作後にこの電極33上にはんだバンプ35が直
接接合して山型に形成された。このはんだバンプ35の
高さは25譚であった。なお、電極33とはんだバンプ
35との接合面にはA2と3nとの合金層が薄く生成し
ていた。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めつきが塵されたTAB方式
のテープを用意した。そして、チップのバンプとテープ
のリード端子とを位置合わせして270℃で両者を熱融
着した。このインナーリードボンディング工程でも全く
問題は生じなかった。
実施例2 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としては八2−1%S1が用い
られ、シリコンウェハ11に形成された各チップには1
00x口の電極(コンタクトパッド)がそれぞれ128
個形成されている。
なお、このシリコンウェハ11は素子形成後、がなりの
期間を経ており、電極表面が固い酸化膜で覆われている
ことが予想されたので、オゾン洗浄を行なった。また、
一部に電極以外の金属が露出しているので、ポリイミド
で電極以外の金属をマスクした。
次に、第3図に示すように、シリコンウェハ11の電極
上に直径80−に調整されたはんだボール(図示せず)
を設置し、これを超音波振動子41上に載せて加熱炉4
2内に挿入した。なお、はんだボールとしてはAQを2
%含むPb−8nの共晶はんだからなるものを使用した
。そして、ヒータ43により加熱炉42内の湿度を26
0℃に維持した。また、超音波振動子41によりシリコ
ンウェハ11に周波数30kHz、出力50〜■の超音
波を5秒間印加した。このはんたづけ操作中、炉内にA
rガスを20Q/分の流量で流した。
この操作により第2図に示すようなバンプ高さ12譚の
はんだバンプ35が形成された。更に、シリコンウェハ
11を超音波を印加しない一般のはんだ槽内に2秒間+
eしてバンプ高さを25譚とした。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
実施例3 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としてはAβ−1%3iが用い
られ、シリコンウェハ11に形成された各チップには2
00−口の電極(コンタクトパッド)がそれぞれ7個形
成されている。
次に、シリコンウェハ11の全面にポリイミド51を塗
布し、電極部をエツチング除去した後、ローラ52によ
りはんだペースト53をすり込み、更に第3図と同様に
シリコンウェハ11を超音波振動子上に載せて加熱炉内
に挿入し、はんだづけ操作を行なった。
なお、はんだとしてはS n −A Qの共晶はんだを
使用し、炉内温度を240’Cに維持した。また、シリ
コンウェハ11には周波数40kHz、出力30Wの超
音波を印加し、はんだづけ時間は15秒間とした。また
、この場合はんだづけ面積が大きいため、周囲に不活性
ガスを流す必要がなかった。
この操作により第2図に示すようなバンプ高さ100g
Rのはんだバンプが形成された。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば超
音波を印加することができるはんだごてのようなもので
もよい。
また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適
用できる。この場合、まず第5図(a)に示すようにシ
リコン基板61上に絶縁膜を介して電極62を形成し、
全面をパッシベーションWA63で被覆した後、電極6
2上に開孔部を設けたものと、第5図(b)に示すよう
なガラスあるいはセラミックス基板71上に電極72を
形成し、全面を絶縁III 73で被覆した後、電極7
2上に開孔部を設けたもののそれぞれについて、実施例
1〜3で説明したような方法で電極62.72上にはん
だバンプ64.74を形成する。次に、第5図(C)に
示すように、両者のはんだバンプ64.74同士を熱融
着することにより接合部80を形成する。
更に、上記実施例1〜3では、本発明を八2を主成分と
してSi、cu等の添加物を含む電極上でのはんだバン
プ形成について説明したが、本発明は電極がタングステ
ン、モリブデン等の金属又はこれらの金属のシリサイド
であっても同様に適用できる。
[発明の効果コ 以上詳述した如(本発明のはんだバンプの形成方法によ
れば、極めて簡便な工程で電極上に選択的にはんだバン
プを直接形成することができ、ワイヤレスボンディング
技術の導入を容易にし、素子の微細化に対応してボンデ
ィングの信頼性の高い半導体装置を製造できる等産業上
極めて顕著な効果を奏するものである。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示す説明図、第2図は本発明方法によりはんだバ
ンプが形成されたシリコンウェハの電橿部の断面図、第
3図は本発廚の実施例2におけるはんだバンプの形成方
法を示す説明図、第4図は本発明の実施例3におけるは
んだバンプの形成方法の一部を示す説明図、第5図(a
)〜(C)は本発明の他の実施例におけるワイヤレスボ
ンディングの工程を示す断面図、第6図は従来のはんだ
バンプが形成されたシリコンウェハの電橿部の断面図で
ある。 11・・・シリコンウェハ、21・・・はんだ槽、22
・・・速流路、23・・・溶融はんだ、24・・・撹拌
棒、25・・・超音波振動子、31・・・シリコン基板
、32・・・絶縁膜、33・・・電極、34・・・パッ
シベーション膜、35・・・はんだバンプ、41・・・
超音波振動子、42・・・加熱炉、43・・・ヒータ、
51・・・ポリイミド、52・・・ローラ、53・・・
はんだペースト、61・・・シリコン基板、62・・・
電極、63・・・パッシベーション膜、64・・・はん
だバンプ、71・・・ガラス又はセラミックス基板、7
2・・・電極、73・・・絶縁膜、74・・・はんだバ
ンプ、80・・・接合部。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 第4図

Claims (5)

    【特許請求の範囲】
  1. (1)基板を被覆する絶縁膜から電極を露出させ、少な
    くとも電極部にはんだを接触させて前記基板に超音波を
    印加し、電極表面の自然酸化膜を破壊するとともに電極
    との合金化により選択的にはんだを付着させることを特
    徴とするはんだバンプの形成方法。
  2. (2)基板を溶融はんだ槽に浸漬することを特徴とする
    特許請求の範囲第1項記載のはんだバンプの形成方法。
  3. (3)基板が半導体基板又はガラスもしくはセラミック
    ス基板であることを特徴とする特許請求の範囲第1項記
    載のはんだバンプの形成方法。
  4. (4)電極がアルミニウムを主成分とし、はんだがSn
    を含むことを特徴とする特許請求の範囲第1項記載のは
    んだバンプの形成方法。
  5. (5)非酸化性雰囲気中で処理することを特徴とする特
    許請求の範囲第1項記載のはんだバンプの形成方法。
JP20336286A 1986-08-29 1986-08-29 はんだバンプの形成方法 Pending JPS6358946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20336286A JPS6358946A (ja) 1986-08-29 1986-08-29 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20336286A JPS6358946A (ja) 1986-08-29 1986-08-29 はんだバンプの形成方法

Publications (1)

Publication Number Publication Date
JPS6358946A true JPS6358946A (ja) 1988-03-14

Family

ID=16472772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20336286A Pending JPS6358946A (ja) 1986-08-29 1986-08-29 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPS6358946A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389368A (en) * 1977-01-17 1978-08-05 Seiko Epson Corp Production of semiconductor integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389368A (en) * 1977-01-17 1978-08-05 Seiko Epson Corp Production of semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
KR100375460B1 (ko) 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드
US6510976B2 (en) Method for forming a flip chip semiconductor package
JP4635209B2 (ja) 半導体パッケージの製造方法
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JPH0145976B2 (ja)
TW200423318A (en) Multi-chip package substrate for flip-chip and wire bonding
US6664175B2 (en) Method of forming ruthenium interconnect for an integrated circuit
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JPH07183304A (ja) 半導体装置の製造方法
JPS6358946A (ja) はんだバンプの形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JPS62104143A (ja) はんだバンプの形成方法
JP3506686B2 (ja) 半導体装置の製造方法
JPS6358947A (ja) はんだバンプの形成方法
JPS63147348A (ja) はんだバンプの形成方法
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JPS6358945A (ja) はんだバンプの形成方法
JPS62204547A (ja) はんだバンプの形成方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JPS6366949A (ja) はんだバンブの形成方法
JPS6358948A (ja) はんだバンプの形成方法
JPH0727904B2 (ja) はんだバンプの形成方法
JPH0745664A (ja) 半導体装置の実装方法