JPS62145758A - パラジウムを用いる銅製ボンデイングパツドの酸化防止法 - Google Patents

パラジウムを用いる銅製ボンデイングパツドの酸化防止法

Info

Publication number
JPS62145758A
JPS62145758A JP61163501A JP16350186A JPS62145758A JP S62145758 A JPS62145758 A JP S62145758A JP 61163501 A JP61163501 A JP 61163501A JP 16350186 A JP16350186 A JP 16350186A JP S62145758 A JPS62145758 A JP S62145758A
Authority
JP
Japan
Prior art keywords
copper
layer
palladium
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61163501A
Other languages
English (en)
Inventor
ヘム・ピー・タキアル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPS62145758A publication Critical patent/JPS62145758A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般に半導体デバイス上の銅製ボンディングパ
ッドとリードフレームまだは他の外部回路部品とのテー
プ式自動化ボンデインダに関する。
よシ詳細には、本発明は銅製ボンディングパッド上にお
ける酸化防止に関する。
テープ式自動化ボンディング法は、半導体デバイス上の
複数のポンプインクパッドを一般にデバイスが取シ付け
られるリードフレーム上のリード線に接続することによ
シ外部回路部品に同時に接続するための方法である。ボ
ンディングパッドは通常銅製であシ、半導体デバイスの
大刀端子および出力端子を形成する。
テープ式自動化ボンディングは、短いコネクタービーム
が形成された金属テープ、一般に薄い銅テープまたは銅
めっきテープを用いて行われる。テープを半導体デバイ
スに整列させることにょシ、これらのコネクタービーム
の内端を１回の操作（一般に熱圧着またはりフロー）で
半導体デバイス上のボンディングパッドにポンプインク
して内側リードボンドを形成することができる。内側リ
ードボンド９が形成されたのち、コネクタービームの外
端とり一ト９フレームのリード線との間に外側リードボ
ンドを形成し、余分なテープを切シ取る。
内側リードボンドを形成する際には、コネクタービーム
またはボンディングパットのいずれか一方に突起または
バンプを形成する必要がある。この種のバンプはボンド
を形成するために必要な金属を提供し、かつコネクター
ビームと半導体ダイの間に必要な距離またはずれを与え
るのに役立つ。
いずれの場合も、銅製ボンディングバット″またはバン
プ付き銅製ボンディングパッドを処理して銅の酸化を防
止することが必要である。酸化はボンド８０品質、およ
び得られるコネクタービームとの電気的接触を妨げるで
あろう。
これまで銅製ボンディングパッドまたはバンプ付き銅製
ボンディングパッドの酸化防止は、半導体デバイスの最
上層上に金の薄層を、一般にスパッター法により、また
は無電解めっき浴を用いて付着させることにより行われ
てきた。金層は通常は薄く、約ｓｏｏ、Ａの厚さをもち
、内側リード線は常法によりバンプ付き銅テープまたは
銅製フラットテープを用いて形成された。
銅の酸化を防止するだめに金を用いることは受容できる
が、これには一定の欠点があった。特に、比較的高い温
度下に置かれると、金は下層の鋼中へ拡散し、銅が露出
して酸化を受ける。このような拡散のため、下層の銅を
適切に保護するためにはより厚い金層を用いる必要があ
り、場合によっては銅の酸化に対して金層が保護する能
力が低下する。
これらの理由から、銅製ボンディングパッドおよびバン
プ付き銅製ボンディングパッドを酸化に対して保護する
ための代替法を提供することが強く望まれている。保護
被膜材として、特に、導電性であり、半導体が遭遇する
と思われる環境内で非反応性であり、鋼中への拡散性が
低く、その中への銅の拡散性が低く、かつ半導体デバイ
スの表面に好都合に施すことができる他の保護被膜材料
を確認することが望ましいであろう。
バンプ付きボンディング構造をもつ半導体デバイス上の
テープ式自動化ボンディングについては米国特許第４．
　ＯＯＯ，８４２号明細書に一般的に記載されている。
バンプ付きボンディングチーブを用いるテープ式自動化
ボンディングについては米国特許第４．２０９．３５５
号明細書に一般的に記載されている。各種の酸化防止用
被膜（金、クロム酸塩、およびリン酸銀を含む）を銅製
ボンディング構造物上に用いることについては米国特許
第４、１８８．４３８号明細書に記載されている。
問題点を解決するための手段及び作用 本発明は、半導体デバイス上の銅製ボンディング構造物
の酸化を防止するための改良法を提供する。銅製ボンデ
ィング構造物は半導体をリードフレームその他の外部回
路部品にテープ式自動化ボンディングするために用いら
れる型のものである。
詳細には銅製ボンディング構造物はボンディングパッド
のコネクタービームと内側リート９ボンド８を形成する
。本発明方法はフラットボンディングチーブと適合させ
るためのバンプ付きボンディング構造物、およびバンプ
付きボンディングチーブと適合させるためのバンプなし
ボンディング構造物の双方に関して有用である。
本発明はパラジウム層を酸化防止層として銅製ボンディ
ング構造物上に施すことよシなる。好ましくは、パラジ
ウム層は８０〜３００　Ａ１よシ好ましくは１００〜２
００Ａの厚さに施される。この付与は普通はスパッター
法により行われる。パラジウムは先行技術の酸化防止層
である金と対比して、高温においてすら下部の銅層への
移動の程度のがきわめて低い。さらに、銅も同じく高温
においてすらパラジウム中への移動抵抗性を示す。
さらにパラジウムはボンディングパッドとボンディング
構造物との間に抵抗の低い電気的接続が形成されるのを
妨害せず、まだ半導体が普通置かれる条件下で実質的に
非反応性であることが見出された。ｆｉ、にパラジウム
は高温において高酸素環境下での酸化に対し著しく抵抗
性である。
実施例 本発明は半導体デバイスのテープ式自動化ボンディング
に用いられる改良された銅製ポンプインクパッド構造物
を提供する。この銅製ボンディングパッド構造物は銅製
ボンディングパッド構造物の酸化を防止し、一方間時に
この銅製ボンディングパッド構造物を一般の銅製ボンデ
ィングパッドに熱圧着しうるパラジウムの最終層を特色
とする。
パラジウム層は普通は純パラジウムまだは主としてパラ
ジウムからなる合金であシ、ウェーハ加工の最終段階で
スパッター法または電気めっき法により施される。
好ましい実施態様においては、銅製ボンディング構造物
は露出しだアルミニウム金属化パッド上に順次付着した
３種の金属層から構成され、この構造によシ銅がボンデ
ィングパッドから下層のアルミニウムへ移動するのが防
止される。これが好ましい実施態様であるが、現在知ら
れている他のボンディングパッド構造物および将来開発
されると思われるものにも同様に本発明が有用であろう
ということは認められるであろう。本発明は銅製ボンデ
ィングパットゝ構造物上の露出しだ銅の酸化防止に関す
るものであシ、銅を下部の回路素子に接続する特定の様
式により限定されるものではない。
第１〜８図には、本発明の銅製ボンディングパッド構造
物の製法が詳述されている。第１図はアルミニウム金属
化パッド１２が表面に形成された半導体基板１０を示す
。パシベーション層１４および１６が常法により金属化
パツ）”１２上に形成されている。本発明の銅製ボンデ
ィングパッド構造物を形成するためには、まず絶縁層１
４および１６を貫通するアクセス開口を設ける必要があ
る。
これは一般の写真平版法により行われ、第２図に示す開
口１８を与える。
開口１８を形成したのち、アルミニウム層２０（第３図
）をアルミニウム金属化パット″′１２上に直接に形成
し、絶縁層１６を覆うことができる。
アルミニウム層は一般に少なくとも２，０ＯＯＡ、よシ
一般的には４０００〜６．　ＯＯＯＡ　、通常は約４．
００　ＯＡの厚さをもつであろう。アルミニウム層はア
ルミニウム金属化パッド１２上に直接に施されるので、
アルミニウム層はスパッター法、蒸発法その他の常法に
よって施すことがでべろ。
アルミニウム層２０を付着させたのち、ニッケル層２２
をアルミニウム層上に直接に付着させる。
ニッケル層２２は常法により、一般にスパッター法によ
り付着され、層２０と２２の界面にニッケルーアルミニ
ウム合金を形成するであろう。ニッケル層の厚さは銅が
アルミニウム中へ移動するのを防ぐのに十分なものであ
り、一般に少々くとも約２．０００Ａ１より一般的には
２，０００〜５．　ＯＯＯＡ、通常は約３．　ＯＯＯＡ
であろう。
次いで銅層２４をスパッター法によって少なくとも４，
０ＯＯＡ、一般に約４，０００〜１５，０００せる。銅
層は常法によりバンプ付き銅テープに直接にボンディン
グするのに役立つ。
これら３種の金属層２０，２２および２４を金属化パッ
ト９構造物上に施したのち、半導体デバイス上にホトレ
ジスト層２６（第４図）を施す。ホトレジストは金属化
パッド構造物の範囲を定めるために用いられる。まずホ
トレジストを露光および現像し、これによシホトレジス
トを半導体デバイスの大部分の領域から除去し、ただし
アルミニウム金属化パッド１２上は残しておく（第５図
に示す）。銅およびニッケル層それぞれ２２および２４
を次いで液状エツチング剤（たとえば硝酸および過酸化
水素）中でエツチングしたのち１．リン酸／酢酸混合物
中でアルミニウムのエツチングを行う。これらのエツチ
ングは、ホトレジストキャップ２６ａ（第５図）で保護
された金属化パッド１２の上方の領域を除くすべての領
域の半導体デバイスから金属層が実質的に除去されるま
で続けられる。次いでホトレジストキャップ２６ａを除
去し、銅を緩和な酸中で洗浄する。得られた構造物を第
６図に示す。
第６図に示す構造物は銅製ボンディングパッドへの熱圧
着に一般に適している。しかしこの露出したｍ層２４は
、半導体デバイスが酸素含有雰囲気内に置かれたとき酸
化を受ける。この酸化は銅製ボンディングパッドと抵抗
の低いボンドを形成するのを妨害するので望ましくない
。
第７図を参照すると、本発明の第１の実施態様において
は銅製ボンディングパッド構造物２４の酸化が銅金属化
層２４の上部に薄いパラジウム層３０を施すことによっ
て防止される。パラジウム層３０はスパッター法または
無電解めっき法により半導体デバイスの最上面全体に施
される。次いで一般の写真平版マスキング法により銅製
ポンディ／グパッド２４以外の全領域のウェーハから、
パラジウム層３０が除去される。あるいはバラジラム層
を第３図の構造物にスパッター法または蒸着法により施
すこともできる。余分なパラジウムは次いで第１〜４図
に関連して述べた後続のエツチング操作中に除去される
であろう。
いずれの場合も、ｏラジウムは８０〜３００　Ａ。
より一般的には約１００〜２００Ａの最終厚さに施され
るであろう。パラジウム層は約８０Ａ未満ではしばしば
銅の被覆に不連続部を示し、従って酸化防止に際して有
効性が低くなる。これに対し約３０ＯＡを越える厚さを
もつパラジウム層はきわめて脆く、銅製ボンディングパ
ッドの熱圧着中に亀裂を生じやすい。パラジウム層３０
は普通はスパッター法により施されるが、無電解めっき
法も用いられる。
第８図には、本発明の第２の実施態様が示されている。
銅バンプ３２が銅層２４の上部に直接に形成されている
。銅バンプ３２は常法により形成され、一般に半導体デ
バイスの約００（１１インチ（０，０２５４ｍｍ）上方
へ突出している。次いで銅バンプ上に、第７図に関連し
て述べた方法のいずれかによりパラジウム層３４を施す
。第８図に示しだように、パラジウムの垂直な面が除去
されているので、パラジウム層は第３図の構造物に施さ
れ、次いで層２０．２２および２４と共にエツチングさ
れだのであろう。
パラジウム層３０または３４を付着させたのち、半導体
デバイスは一般に常法により銅製ボンディングテーゾと
内側リードボンドゝを形成しうる状態となる。
以上、本発明を明確に理解するだめに図面および例によ
シ詳述したが、特許請求の範囲内において一定の変更お
よび修正を行いうろことは明らかであろう。
【図面の簡単な説明】
第１図は本発明の銅製ボンディングパッド構造物が形成
される前の、一対の絶縁層により被覆されたアルミニウ
ム金属化パッドを示す。 第２図は金属化パッドへ達する開口が絶縁層にエツチン
グされたのちの第１図の金属化パッドを示す。 第３図は第２図の露出しだ金属化、ｏットゝにアルミニ
ウム、ニッケルおよび銅の各層が厘次施されたのちの状
態を示す。 第４図はさらにホトレジスト層が上部に施された、第３
図の金属化パッド構造物を示す。 第５図はホトレジスト層が露光および現像され、金属化
パッドを覆う領域以外のすべての領域が除去された、第
４図の構造物を示す。 第６図は銅、ニッケルおよびアルミニウムの各層ヲエッ
チングし、ホトレジスト層を剥離することによシ形成さ
れた、本発明の銅製ボンディングパッド構造物を示す。 第７図は、銅の酸化を防止するためにパラジウム層が上
部に施された、第６図の銅製ポンプインクパッドを示す
。 第８図は本発明の他の実施態様を示し、この場合第６図
の銅製ボンデインダパッド構造物が上部に形成された銅
バンプ構造物を含み、さらに銅バンプの酸化を防止する
ためのパラジウム層を含む。 これらの図面において各記号は下記のものを表わす。 １０：基板 １２ニアルミニウム金属化パツド １４．１６：パシベーション層　１８：開口２０　ニア
ルミニウム層　　　　２２：ニッケル層２４：＠層　　
　　　　　　　　２６：ホトレジスト層２６ａ：ホトレ
ジストキャップ ３０．３４：パラジウム層　　３２：＠バンプ（外５名
）

Claims (25)

    【特許請求の範囲】
  1. （１）銅製ボンディングパッド構造物少なくとも１個を
    含み、該銅製ボンディングパッドがパラジウム層により
    被覆され、下層の銅の酸化が防止されていることを特徴
    とする半導体デバイス。
  2. （２）パラジウム層が約８０〜３００Åの厚さをもつ、
    特許請求の範囲第１項に記載の半導体デバイス。
  3. （３）パラジウム層がスパッター法または無電解めつき
    法により施される、特許請求の範囲第１項に記載の半導
    体デバイス。
  4. （４）銅製ボンディングパッド構造物がバンプ付きであ
    る、特許請求の範囲第１項に記載の半導体デバイス。
  5. （５）銅製ボンディングパッド構造物がバンプ付きでな
    い、特許請求の範囲第１項に記載の半導体デバイス。
  6. （６）アルミニウム金属化パッド、該アルミニウム金属
    化パッド上に直接付着したアルミニウム層、スパッター
    法により該アルミニウム層上に直接付着して界面に安定
    なアルミニウム−ニッケル合金を形成したニッケル層、
    該ニッケル層上に付着して銅製ボンディングパッドへの
    ボンディングを可能にする銅層、および該銅層上に付着
    して下層の銅の酸化を防止するパラジウム層からなる金
    属化パッド構造物少なくとも１個を含むことを特徴とす
    る半導体デバイス。
  7. （７）該アルミニウム層が約２，０００〜６，０００Å
    の厚さをもつ、特許請求の範囲第６項に記載の半導体デ
    バイス。
  8. （８）該ニッケル層が約２，０００〜５，０００Åの厚
    さをもつ、特許請求の範囲第６項に記載の半導体デバイ
    ス。
  9. （９）該銅層が約４，０００〜１５，０００Åの厚さを
    もつ、特許請求の範囲第６項に記載の半導体デバイス。
  10. （１０）該パラジウム層が約８０〜３００Åの厚さをも
    つ、特許請求の範囲第６項に記載の半導体デバイス。
  11. （１１）該銅層がバンプ付きである、特許請求の範囲第
    ６項に記載の半導体デバイス。
  12. （１２）該銅層がバンプ付きでない、特許請求の範囲第
    ６項に記載の半導体デバイス。
  13. （１３）該パラジウム層がスパッター法または無電解め
    っき法により施される、特許請求の範囲第６項に記載の
    半導体デバイス。
  14. （１４）アルミニウム金属化パッド上に直接にアルミニ
    ウム層を施し； 該アルミニウム層上に直接にニッケル層を施し；該ニッ
    ケル層上に直接に銅層を施し；そして該銅層上に銅の酸
    化を防止するためのパラジウム層を施す ことよりなる、アルミニウム金属化パッド上に、銅テー
    プに結合しうる銅製ボンディング構造物を形成する方法
    。
  15. （１５）該アルミニウム層が約２，０００〜６，０００
    Åの厚さに施される、特許請求の範囲第１４項に記載の
    方法。
  16. （１６）該ニッケル層が約２，０００〜５，０００Åの
    厚さに施される、特許請求の範囲第１４項に記載の方法
    。
  17. （１７）該銅層が約４，０００〜１５，０００Åの厚さ
    に施される、特許請求の範囲第１４項に記載の方法。
  18. （１８）さらに、銅層上にパラジウムを付着させる前に
    銅バンプを施すことよりなる、特許請求の範囲第１４項
    に記載の方法。
  19. （１９）該パラジウム層が約８０〜３００Åの厚さに施
    される、特許請求の範囲第１４項に記載の方法。
  20. （２０）該パラジウムがスパッター法または無電解めつ
    き法により施される、特許請求の範囲第１９項に記載の
    方法。
  21. （２１）銅製ボンディング構造物上に銅の酸化を防止す
    るためにパラジウム層を施すことを特徴とする、半導体
    デバイス上に銅テープへの熱圧着のための銅製ボンディ
    ング構造物を形成する方法。
  22. （２２）該パラジウム層が８０〜３００Åの厚さで施さ
    れる、特許請求の範囲第２１項に記載の方法。
  23. （２３）該パラジウム層がスパッター法または無電解め
    つき法により施される、特許請求の範囲第２１項に記載
    の方法。
  24. （２４）該銅製ボンディング構造物がバンプ付きである
    、特許請求の範囲第２１項に記載の方法。
  25. （２５）該銅製ボンディング構造物がバンプ付きでない
    、特許請求の範囲第２１項に記載の方法。
JP61163501A 1985-12-16 1986-07-11 パラジウムを用いる銅製ボンデイングパツドの酸化防止法 Pending JPS62145758A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80944385A 1985-12-16 1985-12-16
US809443 1985-12-16

Publications (1)

Publication Number Publication Date
JPS62145758A true JPS62145758A (ja) 1987-06-29

Family

ID=25201346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61163501A Pending JPS62145758A (ja) 1985-12-16 1986-07-11 パラジウムを用いる銅製ボンデイングパツドの酸化防止法

Country Status (4)

Country Link
JP (1) JPS62145758A (ja)
DE (1) DE3640248A1 (ja)
FR (1) FR2591802A1 (ja)
GB (1) GB2184288A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448627U (ja) * 1990-06-01 1992-04-24
JP2000252528A (ja) * 1999-02-26 2000-09-14 Nhk Spring Co Ltd 熱電発電用熱電変換モジュールブロック
US6759597B1 (en) 1998-02-02 2004-07-06 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces
US7468320B2 (en) 1999-07-27 2008-12-23 International Business Machines Corporation Reduced electromigration and stressed induced migration of copper wires by surface coating
JP2012069691A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置とその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006949B1 (ko) * 1987-09-24 1991-09-14 가부시키가이샤 도시바 범프 및 그 형성방법
DE3823347A1 (de) * 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement
NL8902695A (nl) * 1989-11-01 1991-06-03 Philips Nv Interconnectiestructuur.
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
US5825078A (en) * 1992-09-23 1998-10-20 Dow Corning Corporation Hermetic protection for integrated circuits
DE19724595A1 (de) * 1997-06-11 1998-12-17 Micronas Semiconductor Holding Verfahren zum Herstellen einer Halbleiteranordnung mit strukturierter Metallisierung
US6423642B1 (en) 1998-03-13 2002-07-23 Semitool, Inc. Reactor for processing a semiconductor wafer
US6218732B1 (en) * 1998-09-15 2001-04-17 Texas Instruments Incorporated Copper bond pad process
US7217325B2 (en) 1999-01-22 2007-05-15 Semitool, Inc. System for processing a workpiece
EP1190446A1 (de) * 1999-06-28 2002-03-27 Unaxis Balzers Aktiengesellschaft Bauteil und verfahren zu dessen herstellung
US6511901B1 (en) 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6171712B1 (en) * 2000-03-15 2001-01-09 Ford Global Technologies, Inc. Palladium and palladium/copper thin flat membranes
EP1139413B1 (en) * 2000-03-24 2005-03-16 Texas Instruments Incorporated Wire bonding process
US8354692B2 (en) * 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same
WO2008078268A1 (en) * 2006-12-27 2008-07-03 Nxp B.V. Semiconductor component with inertly encapsulated metal surface layers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188438A (en) * 1975-06-02 1980-02-12 National Semiconductor Corporation Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
IT1075077B (it) * 1977-03-08 1985-04-22 Ates Componenti Elettron Metodo pr realizzare contatti su semiconduttori
US4282043A (en) * 1980-02-25 1981-08-04 International Business Machines Corporation Process for reducing the interdiffusion of conductors and/or semiconductors in contact with each other
US4652336A (en) * 1984-09-20 1987-03-24 Siemens Aktiengesellschaft Method of producing copper platforms for integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448627U (ja) * 1990-06-01 1992-04-24
US6759597B1 (en) 1998-02-02 2004-07-06 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces
JP2000252528A (ja) * 1999-02-26 2000-09-14 Nhk Spring Co Ltd 熱電発電用熱電変換モジュールブロック
US7468320B2 (en) 1999-07-27 2008-12-23 International Business Machines Corporation Reduced electromigration and stressed induced migration of copper wires by surface coating
JP2012069691A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
GB2184288A (en) 1987-06-17
GB8614593D0 (en) 1986-07-23
FR2591802A1 (fr) 1987-06-19
DE3640248A1 (de) 1987-06-19

Similar Documents

Publication Publication Date Title
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
US5277756A (en) Post fabrication processing of semiconductor chips
US5492235A (en) Process for single mask C4 solder bump fabrication
US4087314A (en) Bonding pedestals for semiconductor devices
US4600600A (en) Method for the galvanic manufacture of metallic bump-like lead contacts
JP3398609B2 (ja) 半導体装置
US3760238A (en) Fabrication of beam leads
US6566253B2 (en) Method of making electrical interconnection for attachment to a substrate
JPS6149819B2 (ja)
US20020158336A1 (en) Ruthenium interconnect for an integrated circuit and method for its fabrication
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JPS6112047A (ja) 半導体装置の製造方法
JPH06196526A (ja) 半導体装置の製造方法
JPS63122248A (ja) 半導体装置の製造方法
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JPH0290637A (ja) 半導体集積回路装置
JPS59119747A (ja) 半導体装置の製造方法
JPH0344933A (ja) 半導体装置
JPH03132036A (ja) 半導体装置の製造方法
JPH01233739A (ja) 半導体装置の製造方法
JPH0344935A (ja) 半導体装置
JPH03190240A (ja) 半導体装置の製造方法
JP3039137B2 (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法