NL8902695A - Interconnectiestructuur. - Google Patents

Interconnectiestructuur. Download PDF

Info

Publication number
NL8902695A
NL8902695A NL8902695A NL8902695A NL8902695A NL 8902695 A NL8902695 A NL 8902695A NL 8902695 A NL8902695 A NL 8902695A NL 8902695 A NL8902695 A NL 8902695A NL 8902695 A NL8902695 A NL 8902695A
Authority
NL
Netherlands
Prior art keywords
interconnection structure
structure according
display device
substrate
interconnection
Prior art date
Application number
NL8902695A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8902695A priority Critical patent/NL8902695A/nl
Priority to JP2288616A priority patent/JPH03154345A/ja
Priority to CN90108837A priority patent/CN1051460A/zh
Priority to EP90202855A priority patent/EP0426246A1/en
Priority to KR1019900017402A priority patent/KR910010685A/ko
Publication of NL8902695A publication Critical patent/NL8902695A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Description

De uitvinding betreft een interconnectiestructuur voor het electrisch geleidend verbinden van een tot een substraat behorend geleiderpatroon.
Het betreffende geleiderpatroon kan hierbij deel uitmaken van bijvoorbeeld een halfgeleidersubstraat (geïntegreerde schakeling of een discreet halfgeleiderelement) dan wel van een bedradingspatroon op bijvoorbeeld glas, kwarts, keramiek, polyimide of kunsthars.
De uitvinding betreft daarnaast een weergeefinrichting waarin een dergelijke interconnectiestructuur is toegepast.
Een interconnectiestructuur van de in de aanhef genoemde soort, ook wel bump genaamd kan op een halfgeleidersubstraat zijn aangebracht ten behoeve van montage met de zogenaamde flip-chip methode (ook wel face-down bonding genaamd). Een dergelijke structuur wordt beschreven in USP 4.749.120. Een van dergelijke "bumps" voorzien IC wordt met de genoemde flip-chip methode op een glazen substraat gemonteerd. Een van de montage-methoden, die in USP 4.749.120 worden beschreven bestaat hierin dat eerst electrisch geleidend contact tussen de "bump" en het geleiderspoor wordt verkregen door middel van een drukcontact, waarna de druk van dit contact in stand wordt gehouden door het uitharden van een tussen substraat en IC aangebrachte harslaag.
Een dergelijke vorm van montage wordt onder meer toegepast bij het vervaardigen van weergeefinrichtingen (LCD's) waarbij IC's door middel van de genoemde flip-chip methode worden bevestigd op een substraat van glas of kwarts dat tevens deel uitmaakt van de eigenlijke (vloeibaar kristal) weergeefinrichting. Geleidersporen die doorlopen tot in het eigenlijke weergeefgedeelte worden daarbij van stuurspanningen voorzien via de geïntegreerde schakelingen die door middel van de genoemde interconnectiestructuren (of bumps) contact maken met deze geleidersporen.
Hierbij kunnen zich echter een aantal problemen voordoen. Een eerste probleem treedt bijvoorbeeld op, bij het contacteren van geïntegreerde schakelingen met veel bumps, waarbij zich op het substraat verschillende soorten geleidersporen bevinden, bijvoorbeeld van indium-tin-oxyde voor het aansturen van beeldelementen, naast bijvoorbeeld aluminiumsporen. Een eventueel verschil in dikte tussen de verschillende soorten geleidersporen kan, met name bij drukcontacten, aanleiding geven tot slechte of open contacten.
Daarnaast kan, zonder speciale maatregelen het eigenlijke contact van de interconnectiestructuur met bijvoorbeeld een dunne aansluitgeleider, zonder speciale maatregelen, beperkt blijven tot een zeer klein gebied (bijvoorbeeld een puntvormig uitsteeksel van de bump) hetgeen leidt tot een hoge overgangsweerstand. Dit laatste komt met name voor als voor het contacteren een geringe druk wordt gebruikt, bijvoorbeeld ten behoeve van testdoeleinden.
De onderhavige uitvinding tracht de genoemde bezwaren zo veel mogelijk op te heffen.
Zij berust onder meer op het inzicht dat de overgangsweerstand verlaagd en tegelijkertijd de betrouwbaarheid van de interconnectiestructuur verhoogd kan worden door deze een speciaal profiel te geven.
Een interconnectiestructuur volgens de uitvinding heeft hiertoe het kenmerk, dat deze langs zijn omtrek de grootste hoogte bezit en zijn oppervlak in het centrale deel praktisch vlak is. Het oppervlak van de interconnectiestructuur kan hierbij ter plaatse van zijn omtrek praktisch glad zijn of voorzien zijn van sferische uitsteeksels.
Onder sferische uitsteeksels die bij voorkeur glad zijn, worden hierbij bijvoorbeeld ongeveer kogelvormige uitsteeksels verstaan. Door de interconnectiestructuur van bijvoorbeeld goud te vervaardigen ondergaat deze reeds bij geringe druk een zodanige plastische vervorming dat verschillen in afstand tussen de geïntegreerde schakeling en de geleidersporen op het substraat worden ondervangen. Ook kan het materiaal van bijvoorbeeld de interconneciestructuur en het te contacteren geleiderspoor op het substraat zodanig worden gekozen (bijvoorbeeld goud respectievelijk indium-tin-oxyde), dat temperatuursveranderingen de betrouwbaarheid van het drukcontact nauwelijks beïnvloeden.
Een voordeel van de (ten opzichte van het centrale deel) verhoogde omtrek bestaat hierin dat ter plaatse van de omtrek (al dan niet via eventuele uitsteeksels) goede electrische contacten worden verkregen zodat de genoeme stroomconcentratie in één punt vermeden wordt en in het bijzonder de spreidingsweerstand in dunne lagen verminderd wordt. Dit voordeel wordt met name bereikt als de interconnectiestructuur in bovenaanzicht gezien cirkelvormig is, maar ook met al dan niet regelmatige veelhoeken worden goede resultaten bereikt. Ook kan de interconnectiestructuur bijvoorbeeld in bovenaanzicht stervormig zijn. Met name hier worden smalle verhoogde stroken langs de rand verkregen, die goed de plastische vervorming doorstaan, terwijl in het centrale deel het oppervlak praktisch glad blijft, zodat testpennen voor het testen van een geïntegreerde schakeling daarop goed contact maken (zonder hoge serieweerstand).
De dikte van het centrale deel bedraagt circa 1-3pm, terwijl de kromtestralen van de uitsteeksels op de verhoogde omtrek ongeveer 1-3pm bedragen.
De maximale hoogte bedraagt, in dwarsdoorsnede gezien, bij voorkeur 10pm.
De interconnectiestructuur volgens de uitvinding is bijzonder geschikt voor substraten met in meerdere rijen gerangschikte aansluitingen zoals beschreven in de Nederlandse octrooiaanvrage No. 8900675 (PHQ 89005) van Aanvraagster.
De interconnectiestructuur heeft met name voordelen in een weergeefinrichting, waarin aansluitelectroden die zich buiten de weergeefinrichting op een (glazen) dragerlichaam uitstrekken met bijvoorbeeld een geïntegreerde schakeling ten behove van aansturing worden gecontacteerd.
De uitvinding zal thans nader worden beschreven aan de hand van een uitvoeringsvoorbeeld en de tekening, waarin figuur 1 schematisch een bovenaanzicht toont van een interconnectiestructuur volgens de uitvinding; figuur 2 schematisch een dwarsdoorsnede toont langs de lijn II-II in figuur 1; figuur 3 schematisch een inrichting toont waarin interconnectiestructuren volgens de uitvinding worden toegepast.
De interconnectiestructuur (bump) 10 van figuur 1, 2 bevindt zich op een substraat 1, in dit voorbeeld een in silicium uitgevoerde geïntegreerde schakeling. Het bedradingspatroon van de geïntegreerde schakeling bevat onder meer aansluitvlakken (bonding pads) 2 voor het contacteren van de schakeling. Het silicium substraat 1 is voorzien van een passiverende laag 3 uit siliciumoxyde, siliciumnitride of een combinatie daarvan, die het gehele oppervlak van het substraat 1 bedekt met uitzondering van de aansluitvlakken 2. De passiveringslaag 3 heeft een dikte van circa 1pm en is ter plaatse van de aansluitvlakken 2 voorzien van vensters 12 met een iets kleiner oppervlak. De aansluitvlakken (bonding pads) 2 zijn in dit voorbeeld cirkelvormig met een diameter van circa 70pm, terwijl de openingen 12 een diameter bezitten van circa 40pm.
Het interconnectiepatroon bevat een dubbellaag uit een eerste laag 4 van aluminium en een tweede laag 6 van goud met in dit voorbeeld een totale dikte van 3-6ym. De dikte van de laag 4 bedraagt circa 1pm, terwijl de dikte van de laag 6 in het centrale deel 2pm en langs de randen circa 5pm bedraagt. De goudlaag 6 bezit ter plaatse van het centrale deel 9 een praktisch vlak oppervlak 11, De ten opzichte van het centrale deel 9 verhoogde rand 8 bezit een praktisch glad oppervlak maar kan ook zijn voorzien van gladde kogelvormige uitsteeksels 7 die afmetingen van 1-3pm bezitten (in figuur 1, 2 door middel van stippellijnen aangegeven).
De hierboven beschreven interconnectiestructuur (bump) 10 kan als volgt worden vervaardigd.
üitgegaan wordt van een substraat 1 met daarin een (geïntegreerde) schakeling of ander schakelelement voorzien van aansluitvlakken (bonding pads) 2 en bedekt met een passiveringslaag 3 die ter plaatse van de aansluitvlakken voorzien is van vensters 12. Over het geheel wordt eerst een laag aluminium 4, gedeponeerd met een dikte van 1pm, die in een later stadium als kortsluitlaag dient voor het galvanisch aangroeien van de verdere structuur. De laag 4 kan voorzien zijn van een antidiffusielaag om bij gebruik van goud voor de laag 6 diffusie van goud in het aluminium te voorkomen.
Vervolgens wordt langs fotolithografische weg een masker 5, uit fotolak aangebracht dat de plaatsen definieert, waar het galvanisch aangroeien plaats kan vinden. Deze laag heeft een dikte van bijvoorbeeld 3pm, terwijl de openingen in het masker 5 ter plaatse van de aansluitvlakken 2 een diameter van circa 60pm bezitten.
Het galvanisch aangroeien gebeurt in drie stappen. Eerst wordt een dunne metaallaag (in dit voorbeeld goud) aangegroeid tot een dikte van ongeveer 1μιη bij een geringe (al dan niet gepulste) galvanisatiestroom bij een temperatuur van circa 45°C. De aldus verkregen laag volgt het onderliggende profiel en is praktisch glad en vlak. Hierna wordt het galvaniseren voortgezet met hoge stromen. De stroomdichtheid bedraagt hierbij 300-600 "^/cm^ (gerelateerd aan het effectief oppervlak van de bumps). Tijdens het aangroeien wordt de circulatie in het galvaniseerbad onderbroken. De goudlaag groeit hierbij ten gevolge van de plaatselijk heersende hoge elektrische veldsterkten in hoofdzaak aan langs de rand van de openingen in het masker 5. Dit resulteert in een smalle opstaande rand met een zekere ruwheid, het aldus aangegroeide goud is tamelijk hard.
Tenslotte wordt weer een dunne goudlaag van circa 1pm aangegroeid, die betrekkelijk zacht is en zich in versterkte mate op de rand afzet, zodanig dat de opstaande rand een glad oppervlak kan krijgen. Na het galvaniseren worden de lagen 5 en 4' verwijderd.
Op deze wijze wordt, vermoedelijk door een combinatie van locale veldvariaties en de oorspronkelijk aangebrachte contouren een interconnectiepatroon volgens figuur 1, 2 verkregen met een ten opzichte van het vlakke centrale deel 9 verhoogde rand 8, waarbij de rand 8 eventueel nog voorzien is van gladde kogelvormige uitsteeksels 7. Zoals uit Figuur 2 blijkt kan de rand 8 iets terugbuigen. Doordat de hierbovengenoemde derde laag met een dikte van circa 1pm zacht is, is de bump 10 met name geschikt als drukcontact.
Figuur 3 toont een substraat 1, met bijvoorbeeld een besturingsschakeling dat via dergelijke interconnectiestructuren 10 door middel van drukcontacten electrisch geleidend contact maakt met geleidersporen 17, 18 op een dragerlichaam 13 van bijvoorbeeld glas (of kwarts). De glasplaat 13 en een tweede glasplaat 14 sluiten samen met een afdichtrand 15 een vloeibaar kristal materiaal 16 in en vormen zo een deel van een vloeibaar kristal weergeefinrichting. (Verdere onderdelen zoals polarisatoren, verlichtingselementen etcetera zijn voor de eenvoud in figuur 3 achterwege gelaten).
Om de weergeefinrichting aan te kunnen sturen bevat deze aansluitelectroden gevormd door geleidersporen 17 van bijvoorbeeld indium-tin-oxyde die in dit voorbeeld tot buiten de rand 15 doorlopen en via interconnectiestructuren (bumps) 10 electrisch geleidend verbonden zijn met de in het substraat 1 gerealiseerde besturingsschakeling.
Externe signalen worden aan deze besturingsschakeling toegevoerd via alurainiumsporen 18 en interconnectiestructuren (bumps) 10. Een eventueel verschil in dikte tussen de geleidersporen 17 en 18 (in figuur 3) overdreven weergegeven) wordt opgevangen doordat de bumps 10 over een groot deel van hun dikte indrukbaar zijn, zonder invloed op het electrisch contact. De druk ten behoeve van deze drukcontacten wordt in het onderhavige voorbeeld in stand gehouden door middel van een lijmverbinding 19.
Uiteraard is de uitvinding niet beperkt tot het hier getoonde voorbeeld maar zijn, binnen het kader van de uitvinding diverse variaties mogelijk. Zo kunnen de bumps 10 ook op het dragerlichaam aangegroeid worden. Daarnaast hoeven de interconnectiestructuren niet per se rond of bijvoorbeeld zeshoekig of achthoekig te zijn maar kan de beschreven structuur ook worden verkregen met de meer gangbare vierkante vorm. Met name stervormige structuren (bijvoorbeeld zoals getekend in Figuur 4) kunnen hierbij van voordeel zijn; door de zeer hoge veldsterkten op de hoeken (tijdens het galvanisch aangroeien) kan een krans van verhoogde delen ontstaand rondom een centraal deel dat glad blijft en daardoor geschikt voor testen met testpennen.
Ook kan de passiverende laag 3 een grotere dikte bezitten bijvoorbeeld als deze in polyimide wordt uitgevoerd. Daarnaast zijn variaties mogelijk in de lagenstructuur 4, 6 (bijvoorbeeld koper met een goudbedekking).
Ook diverse andere toepassingen zijn mogelijk. Zo kan in figuur 3 het vloeibaar kristal door andere electro-optische media worden vervangen zoals electrochrome of electroferetische materialen.
Meer algemeen is de uitvinding toepasbaar bij chip-on-glass technieken, bijvoorbeeld ten behoeve van geheugens of anderszins in face down-bonding technieken op keramiek, polyimide, etc.
Ook in besturingsschakelingen ten behoeve van dunne weergeefinrichtingen zoals beschreven in NL 8700486 (PHN 12.047) kunnen met voordeel interconnectiestructuren volgens de uitvinding worden toegepast.

Claims (12)

1. Interconnectiestructuur voor het electrisch geleidend verbinden van een tot een substraat behorend geleiderpatroon, met het kenmerk, dat de interconnectiestructuur langs zijn omtrek de grootste hoogte bezit en zijn oppervlak in het centrale deel praktisch vlak is.
2. Interconnectiestructuur volgens conclusie 1, met het kenmerk, dat het oppervlak ter plaatse van de omtrek praktisch glad is.
3. Interconnectiestructuur volgens conclusie 1, met het kenmerk, dat ter plaatse van de omtrek het oppervlak van sferische uitsteeksel is voorzien.
4. Interconnectiestructuur volgens conclusie 1, 2 of 3 met het kenmerk, dat de maximale hoogte in dwarsdoorsnede gezien 10pm bedraagt.
5. Interconnectiestructuur volgens één der conclusies 1 tot en met 4, met het kenmerk, dat de dikte van het centrale deel 1-3pm bedraagt.
6. Interconnectiestructuur volgens één der vorige conclusies, met het kenmerk, dat de kromtestralen van de sferische uitsteeksels 1-3pm bedragen.
7. Interconnectiestructuur volgens één der conclusies 1 tot en met 6, met het kenmerk, dat deze in bovenaanzicht gezien praktisch cirkelvormig, vierkant, zeshoekig, achthoekig of stervormig is.
8. Interconnectiestructuur volgens conclusie 7, met het kenmerk, dat de diameter van de interconnectiestructuur ten hoogste 100pm bedraagt.
9. Interconnectiestructuur volgens één der vorige conclusies, met het kenmerk, dat het substraat een halfgeleiderlichaam glas, kwarts, kunsthars, polyimide of keramiek is.
10. Weergeefinrichting met een electro-optisch medium tussen twee dragerlichamen voorzien van aanstuurelectroden, waarbij de aanstuurelectroden op een van de dragerlichamen tot buiten het door het electro-optisch medium bepaalde oppervlak doorlopen, met het kenmerk, dat de aanstuurelectroden electrisch geleidend verbonden zijn met een halfgeleidersubstraat door middel van een verbindingsstructuur volgens één der conclusies 1 tot en met 9.
11. Weergeefinrichting volgens conclusie 10, met het kenmerk, dat het halfgeleidersubstraat een besturingsschakeling voor de weergeefinrichting bevat.
12. Weergeefinrichting volgens conclusie 10 of 11, met het kenmerk, dat het electro-optisch medium een vloeibaar kristal is.
NL8902695A 1989-11-01 1989-11-01 Interconnectiestructuur. NL8902695A (nl)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL8902695A NL8902695A (nl) 1989-11-01 1989-11-01 Interconnectiestructuur.
JP2288616A JPH03154345A (ja) 1989-11-01 1990-10-29 相互接続構造
CN90108837A CN1051460A (zh) 1989-11-01 1990-10-29 互连结构
EP90202855A EP0426246A1 (en) 1989-11-01 1990-10-29 Interconnection structure
KR1019900017402A KR910010685A (ko) 1989-11-01 1990-10-30 상호 접속 구조물

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8902695A NL8902695A (nl) 1989-11-01 1989-11-01 Interconnectiestructuur.
NL8902695 1989-11-01

Publications (1)

Publication Number Publication Date
NL8902695A true NL8902695A (nl) 1991-06-03

Family

ID=19855546

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8902695A NL8902695A (nl) 1989-11-01 1989-11-01 Interconnectiestructuur.

Country Status (5)

Country Link
EP (1) EP0426246A1 (nl)
JP (1) JPH03154345A (nl)
KR (1) KR910010685A (nl)
CN (1) CN1051460A (nl)
NL (1) NL8902695A (nl)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752938B1 (ko) * 2006-08-03 2007-08-30 마이크로 인스펙션 주식회사 볼을 이용한 접촉식 프로브

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61500577A (ja) * 1983-12-05 1986-03-27 ハネウエル・インコ−ポレ−テツド 半導体パツド領域保護構造
JPS6178151A (ja) * 1984-09-25 1986-04-21 Nec Corp 半導体装置
GB2184288A (en) * 1985-12-16 1987-06-17 Nat Semiconductor Corp Oxidation inhibition of copper bonding pads using palladium
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP2633586B2 (ja) * 1987-10-21 1997-07-23 株式会社東芝 バンプ構造を有する半導体装置
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造

Also Published As

Publication number Publication date
CN1051460A (zh) 1991-05-15
EP0426246A1 (en) 1991-05-08
JPH03154345A (ja) 1991-07-02
KR910010685A (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
US6183267B1 (en) Ultra-miniature electrical contacts and method of manufacture
KR910009780B1 (ko) 전기적 접속접점과 그 형성방법 및 그것을 사용한 실장기판
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
US6232563B1 (en) Bump electrode and method for fabricating the same
US5600180A (en) Sealing structure for bumps on a semiconductor integrated circuit chip
US5877556A (en) Structure for composite bumps
US5654584A (en) Semiconductor device having tape automated bonding leads
EP0591862B1 (en) A semiconductor device, an image sensor device, and methods for producing the same
TWI335627B (en) Microelectronic assemblies having compliancy
JPH03101242A (ja) フリップチップ・ハンダ接着構造体
JP2001230041A (ja) 接着剤を用いてデバイスを相互接続するための方法
JPH0574224B2 (nl)
KR20040019902A (ko) 반도체장치 및 그 제조방법
NL9001982A (nl) Interconnectiestructuur.
US20040099959A1 (en) Conductive bump structure
JPH09129669A (ja) 半導体のチップと基板間の電気的連結構造
US5829126A (en) Method of manufacturing probe card
US5838067A (en) Connecting device for connecting a semiconductor chip to a conductor
NL8902695A (nl) Interconnectiestructuur.
NL8900675A (nl) Interconnectiestructuur.
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
JPH0357617B2 (nl)
EP0389040A1 (en) Substrate comprising interconnection structures
CN101989590B (zh) 凸块结构
CN112198412A (zh) 一种测试结构及测试结构的制备方法

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed