CN101989590B - 凸块结构 - Google Patents
凸块结构 Download PDFInfo
- Publication number
- CN101989590B CN101989590B CN 200910165095 CN200910165095A CN101989590B CN 101989590 B CN101989590 B CN 101989590B CN 200910165095 CN200910165095 CN 200910165095 CN 200910165095 A CN200910165095 A CN 200910165095A CN 101989590 B CN101989590 B CN 101989590B
- Authority
- CN
- China
- Prior art keywords
- layer
- cube structure
- projection
- opening
- projection cube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
一种新凸块结构，该新凸块结构是建立在一IC晶片的一接触垫上，该新凸块结构至少包含：一缓冲层，覆盖于该接触垫上，该缓冲层具有一第一开口及一第二开口，以暴露出部分该接触垫，其中该第一开口及该第二开口位于该接触垫上，该第一开口的宽度及该第二开口的宽度之和占该接触垫的一边长的比例至少为1/3；一多层金属层，覆盖于该缓冲层与该接触垫上；以及一凸块层，覆盖于该多层金属层上。该新凸块结构至少包含一缓冲层，此缓冲层于接合过程中可借由缓冲层的开口排胶并降低新凸块结构整体硬度，可避免传统金凸块间可能造成接合不良的问题，并借此增加制程的可变异范围，提高产品生产的良率。
Description
【技术领域】
本发明是关于一种导电凸块的结构，特别是关于一种具降低凸块整体硬度的凸块的结构。
【背景技术】
在制造液晶显示荧幕的制程应用领域中，包含了许多复杂的制造程序，一般而言，液晶显示荧幕是由接合许多的液晶显示驱动晶片(LCD Chip)、以及周边驱动与控制电路的晶片至一玻璃基板上而形成，每一液晶显示荧幕上皆有许多的液晶显示驱动晶片，而晶片上的接触垫(Contacting Pad)必须与玻璃基板上的导线正确地加以对准并接合，并提供良好的导电性，以使液晶显示荧幕能由良好的讯号传递来显示正确无误的影像。
为了达到上述的对准度及导电特性，目前已发展出许多的接合方法，在众多的接合方法的中，其中较常应用的两种方法可为卷带式晶粒自动接合(Tape Automated Bonding；TAB)法以及晶片-玻璃接合(Chip-On-Glass；COG)法。除了可应用于液晶显示荧幕的制程中，上述的方法亦可应用于其他多种不同的晶片之中，将晶片接合至电路板上或是其他导电线路之上。在接合方法的应用中，由于导电胶的发展，使得晶片接点的密度得以提升，而减少高接点密度下相邻接点间可能发生短路的问题。
请参见图1所示，即为一接合过程的截面示意图，为便于介绍接合制程，图中显示的IC晶片10是以上下相反的方向来放置，IC晶片10之上已形成所需的各种主动元件，以液晶显示驱动晶片的IC晶片10的应用而言，IC晶片10之上会形成金凸块12，金凸块12并与基材10上的铝接垫相连，IC晶片10并接合于玻璃基板14上以形成液晶显示幕，IC晶片10与玻璃基板14之间可以导电胶16提供电性的连接。
一般而言，导电胶16为一包含粘着性树脂材质及导电颗粒的胶层，在IC晶片10对准于玻璃基板14相对应的位置之后，IC晶片10即在较高的温度下压合于玻璃基板14上，并由于压合而使每个金凸块与玻璃基板上相对应的导电点15间借由导电颗粒18形成通路，同时由于树脂材质的高温硬化而将IC晶片10与玻璃基板14紧密结合。传统使用金凸块的方法，在对于对准精度以及导电胶16的导电特性皆能良好的控制之下，可提供相当有效而良好的电性接合，金的良好导电特性并可提供IC晶片10与玻璃基板14间低电阻值的电性连接。
其金凸块结构如图2所示，在IC晶片10的铝接垫22的周遭存有一钝态保护层24其上再形成一金凸块12，其结构可分为两部分，分别为多层金属层26(称为Under Bump Metallurgy，UBM或Ball Limiting Metallurgy，BLM)以及金凸块28本身。由于同一颗IC晶片10所形成的金凸块12高度会有误差，为了克服此高度上的误差，在进行如图1所示的压合制程时，由于金凸块12具金属高钢性的特征，亦即其杨氏系数相当大(约110GPa)，需施加相当大的力量，方能使所有金凸块12与玻璃基板14上的相对应导电点15导通，然而，如此亦造成钝态保护层24的断裂。
一般为了降低传统金凸块的杨氏系数，曾提出复合凸块的结构，如图3所示，复合凸块的结构是在铝接垫22上先形成一高分子层30，由于高分子层30不导电，因此其不能全部覆盖铝接垫22，接着在于其上形成一金属层38，其是由粘附层32、障蔽层34与导体层36所共同形成，其依序的材料可为铬、铜与金。由于在传统的结构设计上，此金属层38相当薄，因此于做探针点测测试时，易将此金属层38弄破，反而增加后续制程的难度，且其高分子层30是形成于铝接垫22的中心，而金属层38包覆于其外，因此其与铝接垫22间的传导面积下降，且在压合制程时，于转折处42与44，由于金属层38相当薄亦容易断裂，进而影响接合品质。
传统金凸块结构，由于具高杨氏系数，在压合制程上会造成钝态保护层的断裂，而传统用以解决高杨氏系数的复合凸块结构，由于过薄的金属层，于做探针点测试时，亦造成金属层的破裂，反影响后续金凸块与接点的导通，因此目前需要一种改良的凸块结构，来解决上述的问题。
【发明内容】
鉴于上述的发明背景所述，传统的金凸块结构，由于金本身具高杨氏系数，因此在压合制程时，需施加相当大的力量，方能使所有的金凸块与基板上相对应导电颗粒接触而导通，但此大的压合力会造成钝态保护层的断裂，而传统用以解决高杨氏系数的复合凸块结构其是使用一高分子层，然其结构上高分子层是形成于铝接垫的中心，而金属层包覆于其外，由于此金属层很薄，于做探针点测时，易造成金属层的破裂。因此实需一种改良凸块结构，来同时降低金凸块的杨氏系数，且又不会造成过薄的导电胶，或过度影响其导电接触面积。
本发明的目的为提供一种凸块的结构。
本发明的另一目的为提供一种凸块的结构，以应用于液晶显示驱动晶片的晶片-玻璃接合制程之中。
本发明的又一目的为提供一种可自动排胶的凸块的结构，避免因施加压力的不平均造成接点电阻差异大的现象，并可应用于液晶显示模组的晶片-玻璃接合制程的中。
为了达到上述目的，本发明提供一种凸块结构，该凸块结构是建立在一IC晶片的一接触垫上，该凸块结构至少包含：
一缓冲层，覆盖于该接触垫上，该缓冲层具有一第一开口及一第二开口，以暴露出部分该接触垫，其中该第一开口及该第二开口位于该接触垫上，该第一开口的宽度(W1)及该第二开口的宽度(W2)之和占该接触垫的一边长的比例至少为1/3；
一多层金属层，覆盖于该缓冲层与该接触垫上；以及
一凸块层，覆盖于该多层金属层上。
本发明还提供一种凸块结构，包含：
一IC晶片；
一第一接触垫，位于该IC晶片的一表面上；
一第二接触垫，位于该IC晶片的该表面上；
一缓冲层，覆盖于该等接触垫上，该缓冲层具有一第一开口及一第二开口，以暴露出部分该等接触垫，其中该第一开口位于该第一接触垫上，而该第二开口位于该第二接触垫上；
一多层金属层，覆盖于该缓冲层与该等接触垫上；以及
一凸块层，覆盖于该多层金属层上，该凸块层具有一第三开口。
本发明还提供一种凸块结构，包含：
一IC晶片；
一第一接触垫，位于该IC晶片的一表面上；
一第二接触垫，位于该IC晶片的该表面上；
一缓冲层，覆盖于该等接触垫上，该缓冲层具有一第一开口及一第二开口，以暴露出部分该等接触垫，其中该第一开口位于该第一接触垫上，而该第二开口位于该第二接触垫上；
一多层金属层，覆盖于该缓冲层与该等接触垫上；以及
一凸块层，覆盖于该多层金属层上。
本发明中凸块的结构至少包含一缓冲层，此缓冲层于接合过程中可借由缓冲层的数个开口，于后续压合制程中便于排胶，可降低凸块结构的整体硬度，可避免金凸块间可能造成接合不良的问题。本发明的凸块，由于具有低杨氏系数及数个开口的缓冲层，因此于压合制程时，可便于排胶，让接合更加紧密，且可避免接点电阻不均现象发生。
【附图说明】
图1显示IC晶片与玻璃基板间接合制程的截面示意图；
图2显示传统金凸块的截面示意图；
图3显示传统复合金凸块的截面示意图；
图4显示液晶显示驱动晶片接合至玻璃基板的示意图；
图5显示本发明中具有接触垫形成于其上的IC晶片截面示意图；
图6显示本发明中形成缓冲层于IC晶片上的截面示意图；
图7显示本发明中利用光阻层定义出缓冲层图案的截面示意图；
图8显示本发明中形成多层金属层与凸块层的截面示意图；
图9显示本发明中去除多层金属层与缓冲层中未被凸块所覆盖的部分的截面示意图；
图10显示将本发明的凸块接合至玻璃基板上的截面示意图；
图11显示本发明第二实施例利用光阻层定义出缓冲层图案的截面示意图；
图12显示本发明第二实施例形成多层金属层与凸块层的截面示意图；以及
图13显示本发明第二实施凸块的截面示意图。
10：IC晶片
12：金凸块
14：玻璃基板
15：导电点
16：导电胶
18：导电颗粒
22：铝接垫
24：钝态保护层
26：多层金属层
28：金凸块
30：高分子层
32：粘附层
34：障蔽层
36：导体层
38：金属层
100、200：IC晶片
102、202、202’：接触垫
104、204：保护层
106、206：缓冲层
108、208：多层金属层
110、210：凸块层
112、212：第三开口
114、214：光阻层
116、216：第一开口
116’、216’：第二开口
120：玻璃基板
122：导电胶
400；玻璃基板
404：液晶显示荧幕
402：驱动晶片
406：周边电路
【具体实施方式】
本发明中提供一种凸块的结构，在较佳实施例之中，如图4所示，此结构可应用于形成液晶显示驱动晶片402所需的凸块，以将驱动晶片402接合至玻璃基板400之上，用以驱动液晶显示荧幕404，其中此驱动晶片会与周边电路406相接，并可用以取代传统制程中的金凸块，以降低杨氏系数，此结构所提供的具低杨氏系数的凸块，可改善传统金凸块的特性。
以下即以一实施例，来介绍本发明的实施，而本发明中的凸块结构可应用于多种不同的接合制程及不同的晶片上，在了解本发明的实施后，熟知此领域技艺者当可应用本发明的方法于相似的应用之中，以下所述的实施例仅为一单纯的介绍例。
请再次参见图1所示的接合过程的截面示意图，于IC晶片10上的金凸块12可借由导电胶16与玻璃基板14上的导电点15相接合，一般而言，在接合过程之中，须施加足够的接合压力，以使金凸块12与玻璃基板14上的导电点15的连接。为了能产生良好的接合力，于图1中所示的各金凸块12须具有同等的高度，否则金凸块本身所具有较高的杨氏系数，会造成不同高度金凸块有不同的形变，杨氏系数是可由下式计算得到：F＝K×S，其中K为杨氏系数，F为外加接合力，S为在外加接合力下所产生的形变。
较高的杨氏系数，势必造成于接合过程时，需外加一高压合力，才能使不等高的各金凸块间，借由小形变来与玻璃基板14上对应的导电点15接合，然此高压合力对于IC晶片10会有不良的影响。因此，本发明中具较低的杨氏系数的凸块的结构如下所述。
请参见图5中的截面示意图所示，IC晶片100上具有接触垫102形成于其上，在本实施例中，IC晶片100可为液晶显示驱动晶片，液晶显示驱动晶片上已完成所需的元件，并借由接触垫102来提供对外的连接；在其他的应用之中，IC晶片100亦可为其他种类的晶片，借由接触垫102来形成对外的连接或接合；在大部分的应用之中，接触垫102可为铝接触垫，接触垫102周围区域并以保护层104加以覆盖，保护层104用以间隔IC晶片100上的各个接触垫102之间，并用以保护IC晶片100上的电路不与外界接触，保护层104可使用如氧化硅或氮化硅等等的介电材质。
接着请参考图6所示，本发明凸块结构如下所示，于IC晶片100上方形成一缓冲层106，此缓冲层106为单一层高分子材质所构成，例如聚亚酰胺(Polyimide)，此层的主要目的是用来将相邻的凸块相连，来降低整体凸块结构的杨氏系数。由于杨氏系数的降低，因此于接合过程时，所需外加的压合力并不需要太高，即可借由此缓冲层106的作用，让可能于形成过程中造成传统金凸块接合不良的现象，借由缓冲层106的小形变来与玻璃基板14上对应的导电点15接合(如图1所示)，因此并不需要施加过大的压合力，可将压合过程中，对IC晶片100所造成的冲击降至最低，其中缓冲层106可使用如旋转涂布的方式加以形成，且其形成厚度至少约为5微米(μm)。
由于此缓冲层106是由不导电的材质所形成，因此于接触垫102上方形成一开口，以利凸块层与该接触垫的电性连结，请参见图7所示，于缓冲层形成一开口的步骤如下，首先形成光阻层于IC晶片100上的缓冲层106上，并于接触垫102上方定义出第一开口116及第二开口116’，其中此第一开口宽度为W1、第二开口宽度为W2，最后以定义完成后的光阻层为罩幕，对缓冲层106进行蚀刻，其蚀刻的方法可为湿式蚀刻法或干式蚀刻法。于蚀刻完成后并将剩余的光阻层剥离而形成如图7所示的截面图形。
接着形成凸块层于缓冲层106与接触垫102的上方，如图8所示，为一凸块的结构图。在IC晶片100上形成的凸块层，其结构可分为两部分，分别为多层金属层108(称为Under Bump Metallurgy，UBM或Ball LimitingMetallurgy，BLM)以及凸块层110(称为Bump Layer)本身，其中多层金属层108至少由二层金属所组成，其功能分别为粘附层(Adhesion Layer，未图示)，如钛(Ti)、铬(Cr)、钛化钨(TiW)等，其主要目的在于提供与接触垫102和缓冲层106间有较强的粘着性。另一金属层为障蔽层(WettingLayer，未图示)，如镍(Ni)，铜(Cu)等。在障蔽层上会再镀上一导电层(Conductive Layer，未图示)，如金(Au)等，目前对多层金属层的制作主要是以蒸镀及溅镀的方式进行。
另形成一凸块层110于多层金属层108上方的位置处，凸块层110与接触垫102间即透过多层金属层108形成电性的连接。本例中凸块层110可以电镀(electroplated)的方式形成于多层金属层108上。在本例之中，凸块层110图案化的步骤可如下述，首先形成光阻层114于多层金属层108上，并以此光阻层定义出一用以形成凸块层110的开口；接着可以电镀法于该开口处形成一凸块层110，形成凸块层后去除剩余的光阻层。
凸块层110，如金(Au)等，是以均匀的厚度，其厚度至少约为2.5微米(μm)。
接着请参阅图9，去除未被凸块层110所覆盖的多层金属层108与缓冲层106，本实施例中可以凸块层110为罩幕，进行蚀刻制程来加以去除。值得注意的是，本实施例亦可以形成光阻层于凸块层110上，并定义第三开口112，再以定义完成后的光阻层为罩幕，对凸块层110及多层金属层108进行蚀刻，其蚀刻的方法可为湿式蚀刻法或干式蚀刻法。于蚀刻完成后并将剩余的光阻层剥离而形成如图9所示的截面图形。
另一方面，缓冲层106于接触垫102上方形成的第一开口宽度W1与第二开口宽度W2，于本发明中，第一开口宽度W1与第二开口宽度W2的比例较佳者为0.5∶1～1∶1，且第一开口116与第二开口116’的宽度和(W1+W2)与接触垫的比例较佳者为1∶10～1∶3，其整体的杨氏系数才得以有效降低，于接合过程时方可有效进行排胶，仅需较小的外力，即可产生形变来与玻璃基板14上对应的导电点15接合。
请参见图10所示，在凸块层110形成后，即可进行IC晶片100与玻璃基板120的接合，为便于描述，图中的IC晶片100是以上下相反的方向显示，IC晶片100与玻璃基板120的间可以导电胶122进行贴合。
请参阅图11～图13，为本发明结构的另一实施例，于基板200上具有第一接触垫202及第二接触垫202’形成于其上，第一接触垫202及第二接触垫202’周围区域并以保护层204加以覆盖，并用以保护基板200上的电路不与外界接触。接着于基板200上方形成一缓冲层206，并利用微影制程，将第一开口216和第二开口216’定义出来，形成多层金属208后利用光阻214定义出凸块层210。。
第二实施例与第一实施例的最大不同点在于，于第一实施例时，仅为单一接触垫102的架构，然而于第二实施例中，此时会以二个接触垫，第一接触垫202、第二接触垫202’，以上的架构形成凸块结构，当缓冲层206横跨二个以上接触垫202、202’时，可以维持该区域的凸块结构具有一定的柔软度，如此于后续的制程中，可与玻璃基板做更完美的结合，以增加产品的良率。
由于本发明的凸块结构的缓冲层具有数个开口且其凸块层亦具有开口，且其缓冲层的厚度大于凸块层的厚度，因此总凸块结构的杨氏系数可大为降低，且于接合过程中，此缓冲层可形成一小形变，借由缓冲层的形变可解决传统金凸块可能造成接合不良的问题。
本发明以较佳的实施例说明如上，仅用于借以帮助了解本发明的实施，非用以限定本发明的精神，而熟悉此领域技艺者于领悟本发明的精神后，在不脱离本发明的精神范围内，当可作些许更动润饰及等同的变化替换，其专利保护范围当视申请专利范围及其等同领域而定。
Claims (33)
1.一种凸块结构，该凸块结构是建立在一IC晶片的一接触垫上，该凸块结构至少包含：
一缓冲层，覆盖于该接触垫上，该缓冲层具有一第一开口及一第二开口，以暴露出部分该接触垫，其中该第一开口及该第二开口位于该接触垫上，该第一开口的宽度(W1)及该第二开口的宽度(W2)之和占该接触垫的一边长的比例是1∶10～1∶3；
一多层金属层，覆盖于该缓冲层与该接触垫上；以及
一凸块层，覆盖于该多层金属层上。
2.如权利要求1所述的凸块结构，其特征在于：该第二开口的宽度占该第一开口的宽度的比例关系为1/2≤W1/W2≤1。
3.如权利要求1所述的凸块结构，其特征在于：该接触垫至少包含一铝接触垫。
4.如权利要求1所述的凸块结构，其特征在于：该缓冲层的材质至少包含高分子材质。
5.如权利要求4所述的凸块结构，其特征在于：该高分子材质至少包含聚亚酰胺。
6.如权利要求1所述的凸块结构，其特征在于：该缓冲层是以旋转涂布的方式形成。
7.如权利要求1所述的凸块结构，其特征在于：该第一开口及该第二开口是以湿蚀刻法或干蚀刻法形成。
8.如权利要求1所述的凸块结构，其特征在于：该多层金属层至少包含一障蔽层及一粘附层。
9.如权利要求8所述的凸块结构，其特征在于：该粘附层的材料是钛(Ti)、铬(Cr)或钛化钨(TiW)。
10.如权利要求8所述的凸块结构，其特征在于：该障蔽层的材料是镍(Ni)或铜(Cu)。
11.如权利要求8所述的凸块结构，其特征在于：该多层金属层进一步包含一导电层。
12.如权利要求11所述的凸块结构，其特征在于：该导电层材料为金。
13.如权利要求11所述的凸块结构，其特征在于：该导电层是以电镀的方式形成。
14.如权利要求1所述的凸块结构，其特征在于：该凸块层具有一第三开口。
15.如权利要求1所述的凸块结构，其特征在于：该缓冲层厚度大于该凸块层厚度。
16.一种凸块结构，包含：
一IC晶片；
一第一接触垫，位于该IC晶片的一表面上；
一第二接触垫，位于该IC晶片的该表面上；
一缓冲层，覆盖于第一和第二接触垫上，该缓冲层具有一第一开口及一第二开口，以暴露出部分第一和第二接触垫，其中该第一开口位于该第一接触垫上，而该第二开口位于该第二接触垫上；
一多层金属层，覆盖于该缓冲层与第一和第二接触垫上；以及
一凸块层，覆盖于该多层金属层上，该凸块层具有一第三开口。
17.如权利要求16所述的凸块结构，其特征在于：该第一开口的宽度占该第一接触垫的一边长的比例至少为1/3。
18.如权利要求16所述的凸块结构，其特征在于：该第二开口的宽度占该第二接触垫的一边长的比例至少为1/3。
19.如权利要求16所述的凸块结构，其特征在于：该接触垫至少包含一铝接触垫。
20.如权利要求16所述的凸块结构，其特征在于：该缓冲层的材质至少包含高分子材质。
21.如权利要求20所述的凸块结构，其特征在于：该高分子材质至少包含聚亚酰胺。
22.如权利要求16所述的凸块结构，其特征在于：该缓冲层是以旋转涂布的方式形成。
23.如权利要求16所述的凸块结构，其特征在于：该多层金属层至少包含一障蔽层及一粘附层。
24.如权利要求23所述的凸块结构，其特征在于：该粘附层的材料是钛(Ti)、铬(Cr)或钛化钨(TiW)。
25.如权利要求23所述的凸块结构，其特征在于：该障蔽层的材料是镍(Ni)或铜(Cu)。
26.如权利要求23所述的凸块结构，其特征在于：该多层金属层进一步包含一导电层。
27.如权利要求26所述的凸块结构，其特征在于：该导电层材料为金。
28.如权利要求26所述的凸块结构，其特征在于：该导电层是以电镀的方式形成。
29.如权利要求16所述的凸块结构，其特征在于：该缓冲层厚度大于该凸块层厚度。
30.一种凸块结构，包含：
一IC晶片；
一第一接触垫，位于该IC晶片的一表面上；
一第二接触垫，位于该IC晶片的该表面上；
一缓冲层，覆盖于第一和第二接触垫上，该缓冲层具有一第一开口及一第二开口，以暴露出部分第一和第二接触垫，其中该第一开口位于该第一接触垫上，而该第二开口位于该第二接触垫上；
一多层金属层，覆盖于该缓冲层与第一和第二接触垫上；以及
一凸块层，覆盖于该多层金属层上。
31.如权利要求30所述的凸块结构，其特征在于：该第一开口的宽度占该第一接触垫的一边长的比例至少为1/3。
32.如权利要求30所述的凸块结构，其特征在于：该第二开口的宽度占该第二接触垫的一边长的比例至少为1/3。
33.如权利要求16所述的凸块结构，其特征在于：该缓冲层厚度大于该凸块层厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910165095 CN101989590B (zh) | 2009-07-30 | 2009-07-30 | 凸块结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910165095 CN101989590B (zh) | 2009-07-30 | 2009-07-30 | 凸块结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101989590A CN101989590A (zh) | 2011-03-23 |
| CN101989590B true CN101989590B (zh) | 2012-11-14 |
Family
ID=43746047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910165095 Expired - Fee Related CN101989590B (zh) | 2009-07-30 | 2009-07-30 | 凸块结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101989590B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185761A (zh) * | 2015-08-28 | 2015-12-23 | 周义亮 | 一种钯金ic封装凸块 |
| CN105047631A (zh) * | 2015-08-28 | 2015-11-11 | 江苏纳沛斯半导体有限公司 | 一种铜镍金ic封装凸块结构 |
| CN111640734B (zh) * | 2020-06-04 | 2022-12-27 | 厦门通富微电子有限公司 | 一种芯片封装体 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0540312A1 (en) * | 1991-10-30 | 1993-05-05 | Fuji Electric Co., Ltd. | Bump electrode structure and semiconductor chip having the same |
| US7081372B2 (en) * | 2003-07-09 | 2006-07-25 | Chartered Semiconductor Manufacturing Ltd. | Aluminum cap with electroless nickel/immersion gold |
| CN101236942A (zh) * | 2008-03-04 | 2008-08-06 | 日月光半导体制造股份有限公司 | 集成电路基板及其制造方法 |
-
2009
- 2009-07-30 CN CN 200910165095 patent/CN101989590B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0540312A1 (en) * | 1991-10-30 | 1993-05-05 | Fuji Electric Co., Ltd. | Bump electrode structure and semiconductor chip having the same |
| US7081372B2 (en) * | 2003-07-09 | 2006-07-25 | Chartered Semiconductor Manufacturing Ltd. | Aluminum cap with electroless nickel/immersion gold |
| CN101236942A (zh) * | 2008-03-04 | 2008-08-06 | 日月光半导体制造股份有限公司 | 集成电路基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101989590A (zh) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787926B2 (en) | Wire stitch bond on an integrated circuit bond pad and method of making the same | |
| JP3386077B2 (ja) | プローブカード・アセンブリ及びキット、及びそれらを用いる方法 | |
| CN100550327C (zh) | 用于输入输出位置的共用球型限制冶金及其形成方法 | |
| US7629687B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN102208388B (zh) | 半导体装置以及半导体装置的制造方法 | |
| US8105934B2 (en) | Bump structure for a semiconductor device and method of manufacture | |
| US9159685B2 (en) | Conductive structure and method for forming the same | |
| US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
| CN101295692B (zh) | 半导体装置 | |
| CN100382262C (zh) | 半导体装置及其制造方法 | |
| US20040099959A1 (en) | Conductive bump structure | |
| CN101989590B (zh) | 凸块结构 | |
| KR100635425B1 (ko) | Ｉｃ 칩 접합 구조 및 방법 | |
| US7206056B2 (en) | Display device having a terminal that has a transparent film on top of a high resistance conductive film | |
| CN104541366A (zh) | 半导体装置及其制造方法 | |
| US7999395B1 (en) | Pillar structure on bump pad | |
| KR100705757B1 (ko) | 극미세피치를 가지는 플립칩 및 이의 제조방법 | |
| TW201044526A (en) | Bumped chip and semiconductor flip-chip device applied from the same | |
| JP5085012B2 (ja) | バンプ構造を含む半導体素子及びその製造方法 | |
| CN100405548C (zh) | 凸块制作工艺及结构 | |
| JP2007019388A (ja) | 半導体装置及び半導体装置の実装方法 | |
| TWI383481B (zh) | 新凸塊結構 | |
| CN105308732B (zh) | 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP4110421B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121114 Termination date: 20160730 |