TWI383481B - 新凸塊結構 - Google Patents

新凸塊結構 Download PDF

Info

Publication number
TWI383481B
TWI383481B TW98110252A TW98110252A TWI383481B TW I383481 B TWI383481 B TW I383481B TW 98110252 A TW98110252 A TW 98110252A TW 98110252 A TW98110252 A TW 98110252A TW I383481 B TWI383481 B TW I383481B
Authority
TW
Taiwan
Prior art keywords
layer
opening
bump structure
contact pad
new
Prior art date
Application number
TW98110252A
Other languages
English (en)
Other versions
TW201036129A (en
Inventor
Wei Hao Sun
Pao Yun Tang
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW98110252A priority Critical patent/TWI383481B/zh
Publication of TW201036129A publication Critical patent/TW201036129A/zh
Application granted granted Critical
Publication of TWI383481B publication Critical patent/TWI383481B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

新凸塊結構
本發明係有關於一種導電凸塊之結構,特別是有關於一種具降低凸塊整體硬度之新凸塊之結構。
在製造液晶顯示螢幕的製程應用領域之中,包含了許多複雜的製造程序,一般而言,液晶顯示螢幕是由接合許多的液晶顯示驅動晶片(LCD Chip)、以及週邊驅動與控制電路的晶片至一玻璃基板上而形成,每一液晶顯示螢幕上皆有許多的液晶顯示驅動晶片,而晶片上的接觸墊(Contacting Pad)必須與玻璃基板上的導線正確地加以對準並接合,並提供良好的導電性,以使液晶顯示螢幕能由良好的訊號傳遞來顯示正確無誤的影像。
為了達到上述的對準度及導電特性,目前已發展出許多的接合方法,在眾多的接合方法之中,其中較常應用的兩種方法可為捲帶式晶粒自動接合(Tape Automated Bonding;TAB)法以及晶片-玻璃接合(Chip-On-Glass;COG)法。除了可應用於液晶顯示螢幕的製程之中,上述的方法亦可應用於其他多種不同的晶片之中,將晶片接合至電路板上或是其他導電線路之上。在接合方法的應用中,由於導電膠的發展,使得晶片接點的密度得以提昇,而減少高接點密度下相鄰接點間可能發生短路的問題。
請參見第一圖所示,即為一接合過程的截面示意圖,為便於介紹接合製程,圖中顯示的IC晶片10係以上下相反之方向來放置,IC晶片10之上已形成所需的各種主動元件,以液晶顯示驅動晶片的IC晶片10的應用而言,IC晶片10之上會形成金凸塊12,金凸塊12並與基材10上的鋁接墊相連,IC晶片10並接合於玻璃基板14上以形成液晶顯示幕,IC晶片10與玻璃基板14之間可以導電膠16提供電性的連接。
一般而言,導電膠16係為一包含黏著性樹脂材質及導電顆粒的膠層,在IC晶片10對準於玻璃基板14相對應的位置之後,IC晶片10即在較高的溫度下壓合於玻璃基板14上,並由於壓合而使每個金凸塊與玻璃基板上相對應的導電點15間藉由導電顆粒18形成通路,同時由於樹脂材質的高溫硬化而將IC晶片10與玻璃基板14緊密結合。傳統使用金凸塊的方法,在對於對準精度以及導電膠16的導電特性皆能良好的控制之下,可提供相當有效而良好的電性接合,金的良好導電特性並可提供IC晶片10與玻璃基板14間低電阻值的電性連接。
其金凸塊結構如第二圖所示,在IC晶片10之鋁接墊22之周遭存有一鈍態保護層24其上再形成一金凸塊12,其結構可分為兩部分,分別為多層金屬層26(稱為Under Bump Metallurgy,UBM或Ball Limiting Metallurgy,BLM)以及金凸塊28本身。由於同一顆IC晶片10所形成之金凸塊12高度會有誤差,為了克服此高度上的誤差,在進行如第一圖所示之壓合製程時,由於金凸塊12具金屬高鋼性之特徵,亦即其楊氏係數相當大(約110GPa),需施加相當大之力量,方能使所有金凸塊12與玻璃基板14上之相對應導電點15導通,然而,如此亦造成鈍態保護層24之斷裂。
一般為了降低傳統金凸塊之楊氏係數,曾提出複合凸塊之結構,如第三圖所示,複合凸塊之結構係在鋁接墊22上先形成一高分子層30,由於高分子層30不導電,因此其不能全部覆蓋鋁接墊22,接著在於其上形成一金屬層38,其係由黏附層32、障蔽層34與導體層36所共同形成,其依序之材料可為鉻、銅與金。由於在傳統之結構設計上,此金屬層38相當薄,因此於做探針點測測試時,易將此金屬層38弄破,反而增加後續製程之難度,且其高分子層30係形成於鋁接墊22之中心,而金屬層38包覆於其外,因此其與鋁接墊22間之傳導面積下降,且在壓合製程時,於轉折處42與44,由於金屬層38相當薄亦容易斷裂,進而影響接合品質。
傳統金凸塊結構,由於具高楊氏係數,在壓合製程上會造成鈍態保護層之斷裂,而傳統用以解決高楊氏係數之複合凸塊結構,由於過薄之金屬層,於做探針點測試時,亦造成金屬層之破裂,反影響後續金凸塊與接點之導通,因此目前需要一種改良的新凸塊結構,來解決上述之問題。
鑑於上述之發明背景所述,傳統的金凸塊結構,由於金本身具高楊氏係數,因此在壓合製程時,需施加相當大之力量,方能使所有之金凸塊與基板上相對應導電顆粒接觸而導通,但此大的壓合力會造成鈍態保護層之斷裂,而傳統用以解決高楊氏係數之複合凸塊結構其係使用一高分子層,然其結構上高分子層係形成於鋁接墊之中心,而金屬層包覆於其外,由於此金屬層很薄,於做探針點測時,易造成金屬層之破裂。因此實需一種改良新凸塊結構,來同時降低金凸塊之楊氏係數,且又不會造成過薄之導電膠,或過度影響其導電接觸面積。
本發明的目的為提供一種新凸塊之結構。
本發明的另一目的為提供一種新凸塊之結構,以應用於液晶顯示驅動晶片的晶片-玻璃接合製程之中。
本發明的又一目的為提供一種可自動排膠之新凸塊之結構,避免因施加壓力之不平均造成接點電阻差異大的現象,並可應用於液晶顯示模組的晶片-玻璃接合製程之中。
本發明中新凸塊之結構至少包含一緩衝層,此緩衝層於接合過程中可藉由緩衝層之複數個開口,於後續壓合製程中便於排膠,可降低新凸塊結構之整體硬度,可避免金凸塊間可能造成接合不良之問題。本發明之新凸塊,由於具有低楊氏係數及複數個開口之緩衝層,因此於壓合製程時,可便於排膠,讓接合更加緊密,且可避免接點電阻不均現象發生。
本發明中提供一種新凸塊之結構,在較佳實施例之中,如第四圖所示,此結構可應用於形成液晶顯示驅動晶片402所需之新凸塊,以將驅動晶片402接合至玻璃基板400之上,用以驅動液晶顯示螢幕404,其中此驅動晶片會與周邊電路406相接,並可用以取代傳統製程中之金凸塊,以降低楊氏係數,此結構所提供之具低楊氏係數之新凸塊,可改善傳統金凸塊的特性。
以下即以一實施例,來介紹本發明之實施,而本發明中之新凸塊結構可應用於多種不同的接合製程及不同的晶片上,在了解本發明之實施後,熟知此領域技藝者當可應用本發明之方法於相似的應用之中,以下所述之實施例僅為一單純之介紹例。
請再次參見第一圖所示之接合過程的截面示意圖,於IC晶片10上之金凸塊12可藉由導電膠16與玻璃基板14上之導電點15相接合,一般而言,在接合過程之中,須施加足夠的接合壓力,以使金凸塊12與玻璃基板14上之導電點15的連接。為了能產生良好之接合力,於第一圖中所示之各金凸塊12須具有同等之高度,否則金凸塊本身所具有較高之楊氏係數,會造成不同高度金凸塊有不同之形變,楊氏係數係可由下式計算得到:F=K×S,其中K為楊氏係數,F為外加接合力,S為在外加接合力下所產生之形變。
較高之楊氏係數,勢必造成於接合過程時,需外加一高壓合力,才能使不等高之各金凸塊間,藉由小形變來與玻璃基板14上對應之導電點15接合,然此高壓合力對於IC晶片10會有不良之影響。因此,本發明中具較低之楊氏係數的新凸塊之結構如下所述。
請參見第五圖中之截面示意圖所示,IC晶片100上具有接觸墊102形成於其上,在本實施例中,IC晶片100可為液晶顯示驅動晶片,液晶顯示驅動晶片上已完成所需之元件,並藉由接觸墊102來提供對外的連接;在其他的應用之中,IC晶片100亦可為其他種類的晶片,藉由接觸墊102來形成對外的連接或接合;在大部分的應用之中,接觸墊102可為鋁接觸墊,接觸墊102周圍區域並以保護層104加以覆蓋,保護層104用以間隔IC晶片100上的各個接觸墊102之間,並用以保護IC晶片100上之電路不與外界接觸,保護層104可使用如氧化矽或氮化矽等等的介電材質。
接著請參考第六圖所示,本發明新凸塊結構如下所示,於IC晶片100上方形成一緩衝層106,此緩衝層106為單一層高分子材質所構成,例如聚亞醯胺(Polyimide),此層之主要目的係用來將相鄰之新凸塊相連,來降低整體凸塊結構之楊氏係數。由於楊氏係數之降低,因此於接合過程時,所需外加之壓合力並不需要太高,即可藉由此緩衝層106之作用,讓可能於形成過程中造成傳統金凸塊接合不良的現象,藉由緩衝層106之小形變來與玻璃基板14上對應之導電點15接合(如第一圖所示),因此並不需要施加過大之壓合力,可將壓合過程中,對IC晶片100所造成之衝擊降至最低,其中緩衝層106可使用如旋轉塗佈之方式加以形成,且其形成厚度至少約為5微米(μm)。
由於此緩衝層106係由不導電之材質所形成,因此於接觸墊102上方形成一開口,以利凸塊層與該接觸墊之電性連結,請參見第七圖所示,於緩衝層形成一開口之步驟如下,首先形成光阻層於IC晶片100上之緩衝層106上,並於接觸墊102上方定義出第一開口116及第二開口116’,其中此第一開口寬度為W1、第二開口寬度為W2,最後以定義完成後之光阻層為罩幕,對緩衝層106進行蝕刻,其蝕刻之方法可為濕式蝕刻法或乾式蝕刻法。於蝕刻完成後並將剩餘之光阻層剝離而形成如第七圖所示之截面圖形。
接著形成凸塊層於緩衝層106與接觸墊102之上方,如第八圖所示,為一新凸塊之結構圖。在IC晶片100上形成之凸塊層,其結構可分為兩部分,分別為多層金屬層108(稱為Under Bump Metallurgy,UBM或Ball Limiting Metallurgy,BLM)以及凸塊層110(稱為Bump Layer)本身,其中多層金屬層108至少由二層金屬所組成,其功能分別為黏附層(Adhesion Layer,未圖示),如鈦(Ti)、鉻(Cr)、鈦化鎢(TiW)等,其主要目的在於提供與接觸墊102和緩衝層106間有較強之黏著性。另一金屬層為障蔽層(Wetting Layer,未圖示),如鎳(Ni),銅(Cu)等。在障蔽層上會再鍍上一導電層(Conductive Layer,未圖示),如金(Au)等,目前對多層金屬層之製作主要是以蒸鍍及濺鍍之方式進行。
另形成一凸塊層110於多層金屬層108上方之位置處,凸塊層110與接觸墊102間即透過多層金屬層108形成電性之連接。本例中凸塊層110可以電鍍(electroplated)的方式形成於多層金屬層108上。在本例之中,凸塊層110圖案化之步驟可如下述,首先形成光阻層114於多層金屬層108上,並以此光阻層定義出一用以形成凸塊層110之開口;接著可以電鍍法於該開口處形成一凸塊層110,形成凸塊層後去除剩餘之光阻層。
凸塊層110,如金(Au)等,係以均勻的厚度,其厚度至少約為2.5微米(μm)。
接著請參閱第九圖,去除未被凸塊層110所覆蓋之多層金屬層108與緩衝層106,本實施例中可以凸塊層110為罩幕,進行蝕刻製程來加以去除。值得注意的是,本實施例亦可以形成光阻層於凸塊層110上,並定義第三開口112,再以定義完成後之光阻層為罩幕,對凸塊層110及多層金屬層108進行蝕刻,其蝕刻之方法可為濕式蝕刻法或乾式蝕刻法。於蝕刻完成後並將剩餘之光阻層剝離而形成如第九圖所示之截面圖形。
另一方面,緩衝層106於接觸墊102上方形成之第一開口寬度W1與第二開口寬度W2,於本發明中,第一開口寬度W1與第二開口寬度W2之比例較佳者為0.5:1~1:1,且第一開口116與第二開口116’之寬度和(W1+W2)與接觸墊之比例較佳者為1:10~1:3,其整體之楊氏係數才得以有效降低,於接合過程時方可有效進行排膠,僅需較小之外力,即可產生形變來與玻璃基板14上對應之導電點15接合。
請參見第十圖所示,在凸塊層110形成後,即可進行IC晶片100與玻璃基板120之接合,為便於描述,圖中之IC晶片100係以上下相反的方向顯示,IC晶片100與玻璃基板120之間可以導電膠122進行貼合。
請參閱第十一~十三圖,為本發明結構之另一實施例,於基板200上具有第一接觸墊202及第二接觸墊202’形成於其上,第一接觸墊202及第二接觸墊202’周圍區域並以保護層204加以覆蓋,並用以保護基板200上之電路不與外界接觸。接著於基板200上方形成一緩衝層206,並利用微影製程,將第一開口216和第二開口216’定義出來,形成多層金屬208後利用光阻214定義出凸塊層210。
第二實施例與第一實施例之最大不同點在於,於第一實施例時,僅為單一接觸墊102之架構,然而於第二實施例中,此時會以二個接觸墊,第一接觸墊202、第二接觸墊202’,以上之架構形成凸塊結構,當緩衝層206橫跨二個以上接觸墊202、202’時,可以維持該區域的凸塊結構具有一定的柔軟度,如此於後續之製程中,可與玻璃基板做更完美之結合,以增加產品的良率。
由於本發明之新凸塊結構之緩衝層具有複數個開口且其凸塊層亦具有開口,且其緩衝層的厚度大於凸塊層的厚度,因此總凸塊結構之楊氏係數可大為降低,且於接合過程中,此緩衝層可形成一小形變,藉由緩衝層之形變可解決傳統金凸塊可能造成接合不良之問題。
本發明以較佳之實施例說明如上,僅用於藉以幫助了解本發明之實施,非用以限定本發明之精神,而熟悉此領域技藝者於領悟本發明之精神後,在不脫離本發明之精神範圍內,當可作些許更動潤飾及等同之變化替換,其專利保護範圍當視後附之申請專利範圍及其等同領域而定。
本案得由熟悉本技藝之人士任施匠思而為諸般修飾,然皆不脫如附申請專利範圍所欲保護者。
10...IC晶片
12...金凸塊
14...玻璃基板
15...導電點
16...導電膠
18...導電顆粒
22...鋁接墊
24...鈍態保護層
26...多層金屬層
28...金凸塊
30...高分子層
32...黏附層
34...障蔽層
36...導體層
38...金屬層
100、200...IC晶片
102、202、202’...接觸墊
104、204...保護層
106、206...緩衝層
108、208...多層金屬層
110、210...凸塊層
112、212...第三開口
114、214...光阻層
116、216...第一開口
116’、216’...第二開口
120...玻璃基板
122...導電膠
400...玻璃基板
404...液晶顯示螢幕
402...驅動晶片
406...周邊電路
第一圖顯示IC晶片與玻璃基板間接合製程之截面示意圖;
第二圖顯示傳統金凸塊之截面示意圖;
第三圖顯示傳統複合金凸塊之截面示意圖;
第四圖顯示液晶顯示驅動晶片接合至玻璃基板之示意圖;
第五圖顯示本發明中具有接觸墊形成於其上之IC晶片截面示意圖;
第六圖顯示本發明中形成緩衝層於IC晶片上之截面示意圖;
第七圖顯示本發明中利用光阻層定義出緩衝層圖案之截面示意圖;
第八圖顯示本發明中形成多層金屬層與凸塊層之截面示意圖;
第九圖顯示本發明中去除多層金屬層與緩衝層中未被新凸塊所覆蓋之部分之截面示意圖;
第十圖顯示將本發明之新凸塊接合至玻璃基板上之截面示意圖;
第十一圖顯示本發明第二實施例利用光阻層定義出緩衝層圖案之截面示意圖;
第十二圖顯示本發明第二實施例形成多層金屬層與凸塊層之截面示意圖;以及
第十三圖顯示本發明第二實施新凸塊之截面示意圖。
100...IC晶片
102...接觸墊
104...保護層
106...緩衝層
108...多層金屬層
110...凸塊層
112...第三開口

Claims (29)

  1. 一種新凸塊結構,該新凸塊結構係建立在一IC晶片之一接觸墊上,該新凸塊結構至少包含:一緩衝層,覆蓋於該接觸墊上,該緩衝層具有一第一開口及一第二開口,以暴露出部分該接觸墊,其中該第一開口及該第二開口位於該接觸墊上,該第一開口之寬度(W1)及該第二開口之寬度(W2)之和佔該接觸墊之一邊長之比例為1/10至1/3;一多層金屬層,覆蓋於該緩衝層與該接觸墊上;以及一凸塊層,覆蓋於該多層金屬層上。
  2. 如申請專利範圍第1項之新凸塊結構,其中該第二開口之寬度佔該第一開口之寬度之比例關係為1/2≦W2/W1≦1。
  3. 如申請專利範圍第1項之新凸塊結構,其中該接觸墊至少包含一鋁接觸墊。
  4. 如申請專利範圍第1項之新凸塊結構,其中該緩衝層之材質至少包含高分子材質。
  5. 如申請專利範圍第4項之新凸塊結構,其中該高分子材質至少包含聚亞醯胺。
  6. 如申請專利範圍第1項之新凸塊結構,其中該緩衝層係以旋轉塗佈之方式形成。
  7. 如申請專利範圍第1項之新凸塊結構,其中該第一開口及該第二開口係以濕蝕刻法或乾蝕刻法形成。
  8. 如申請專利範圍第1項之新凸塊結構,其中該多層金屬層至 少包含一障蔽層及一黏附層。
  9. 如申請專利範圍第8項之新凸塊結構,其中該黏附層之材料可為鈦(Ti)、鉻(Cr)或鈦化鎢(TiW)。
  10. 如申請專利範圍第8項之新凸塊結構,其中該障蔽層之材料可為鎳(Ni)或銅(Cu)。
  11. 如申請專利範圍第8項之新凸塊結構,其中該多層金屬層進一步包含一導電層。
  12. 如申請專利範圍第11項之新凸塊結構,其中該導電層材料為金。
  13. 如申請專利範圍第11項之新凸塊結構,其中該導電層係以電鍍之方式形成。
  14. 如申請專利範圍第1項之新凸塊結構,其中該金凸塊具有一第三開口。
  15. 如申請專利範圍第1項之新凸塊結構,其中該緩衝層厚度大於該凸塊層厚度。
  16. 一種新凸塊結構,包含:一IC晶片;一第一接觸墊,位於該IC晶片之一表面上;一第二接觸墊,位於該IC晶片之該表面上;一緩衝層,覆蓋於該等接觸墊上,該緩衝層具有一第一開口及一第二開口,以暴露出部分該等接觸墊,其中該第一開口位於該第一接觸墊上,該第二開口位於該第二接觸墊上,該第 一開口之寬度佔該第一接觸墊之一邊長之比例為1/10至1/3,而該第二開口之寬度佔該第二接觸墊之一邊長之比例為1/10至1/3;一多層金屬層,覆蓋於該緩衝層與該等接觸墊上;以及一凸塊層,覆蓋於該多層金屬層上,該凸塊層具有一第三開口。
  17. 如申請專利範圍第16項之新凸塊結構,其中該接觸墊至少包含一鋁接觸墊。
  18. 如申請專利範圍第16項之新凸塊結構,其中該緩衝層之材質至少包含高分子材質。
  19. 如申請專利範圍第18項之新凸塊結構,其中該高分子材質至少包含聚亞醯胺。
  20. 如申請專利範圍第16項之新凸塊結構,其中該緩衝層係以旋轉塗佈之方式形成。
  21. 如申請專利範圍第16項之新凸塊結構,其中該多層金屬層至少包含一障蔽層及一黏附層。
  22. 如申請專利範圍第21項之新凸塊結構,其中該黏附層之材料可為鈦(Ti)、鉻(Cr)或鈦化鎢(TiW)。
  23. 如申請專利範圍第21項之新凸塊結構,其中該障蔽層之材料可為鎳(Ni)或銅(Cu)。
  24. 如申請專利範圍第21項之新凸塊結構,其中該多層金屬層進一步包含一導電層。
  25. 如申請專利範圍第24項之新凸塊結構,其中該導電層材料為金。
  26. 如申請專利範圍第24項之新凸塊結構,其中該導電層係以電鍍之方式形成。
  27. 如申請專利範圍第16項之新凸塊結構,其中該緩衝層厚度大於該凸塊層厚度。
  28. 一種新凸塊結構,包含:一IC晶片;一第一接觸墊,位於該IC晶片之一表面上;一第二接觸墊,位於該IC晶片之該表面上;一緩衝層,覆蓋於該等接觸墊上,該緩衝層具有一第一開口及一第二開口,以暴露出部分該等接觸墊,其中該第一開口位於該第一接觸墊上,該第二開口位於該第二接觸墊上,該第一開口之寬度佔該第一接觸墊之一邊長之比例為1/10至1/3,而該第二開口之寬度佔該第二接觸墊之一邊長之比例為1/10至1/3;一多層金屬層,覆蓋於該緩衝層與該等接觸墊上;以及一凸塊層,覆蓋於該多層金屬層上。
  29. 如申請專利範圍第28項之新凸塊結構,其中該緩衝層厚度大於該凸塊層厚度。
TW98110252A 2009-03-27 2009-03-27 新凸塊結構 TWI383481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98110252A TWI383481B (zh) 2009-03-27 2009-03-27 新凸塊結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98110252A TWI383481B (zh) 2009-03-27 2009-03-27 新凸塊結構

Publications (2)

Publication Number Publication Date
TW201036129A TW201036129A (en) 2010-10-01
TWI383481B true TWI383481B (zh) 2013-01-21

Family

ID=44856124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98110252A TWI383481B (zh) 2009-03-27 2009-03-27 新凸塊結構

Country Status (1)

Country Link
TW (1) TWI383481B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200910550A (en) * 2007-08-17 2009-03-01 Hannstar Display Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200910550A (en) * 2007-08-17 2009-03-01 Hannstar Display Corp Semiconductor device

Also Published As

Publication number Publication date
TW201036129A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
US8115308B2 (en) Microelectronic assemblies having compliancy and methods therefor
US7329563B2 (en) Method for fabrication of wafer level package incorporating dual compliant layers
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
US11658143B2 (en) Bump-on-trace design for enlarge bump-to-trace distance
US7282801B2 (en) Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip
TWI381464B (zh) The bump structure and its making method
US7569423B2 (en) Wafer-level-chip-scale package and method of fabrication
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
US7271498B2 (en) Bump electrodes having multiple under ball metallurgy (UBM) layers
US8105934B2 (en) Bump structure for a semiconductor device and method of manufacture
US9159685B2 (en) Conductive structure and method for forming the same
US20040099959A1 (en) Conductive bump structure
JP2014120773A (ja) パッケージ構造及びパッケージ方法
JP2002090422A (ja) 半導体装置及びその製造方法
US7427812B2 (en) Semiconductor device with increased number of external connection electrodes
US7378746B2 (en) Composite bump
KR100635425B1 (ko) Ic 칩 접합 구조 및 방법
US20040262758A1 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
TWI469288B (zh) 凸塊化晶片結構及其應用之半導體覆晶裝置
TWI383481B (zh) 新凸塊結構
CN101989590B (zh) 凸块结构
JP2011249564A (ja) 半導体装置の製造方法及び実装構造
JP7528455B2 (ja) 配線基板及び配線基板の製造方法
KR20060099936A (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees