TWI469288B - 凸塊化晶片結構及其應用之半導體覆晶裝置 - Google Patents

Description

凸塊化晶片結構及其應用之半導體覆晶裝置

本發明係有關於半導體裝置，特別係有關於一種凸塊化晶片結構及其應用之半導體覆晶裝置。

覆晶接合技術(flip-chip bonding technology)是將晶片之主動面的銲墊上設置複數個導電凸塊(或稱為突出狀電極)，藉由晶片翻轉方式接合到基板以完成電性連接。相較於使用打線連接(wire bond)之電性連接方式，提供了晶片至基板之較短電性連接路徑與適用於高密度輸出/入接點數量之產品製造，具有良好的高頻訊號的傳輸品質。

然而，導電凸塊接合在晶片與基板之間係為覆晶間隙內的點對點結合，一旦受到熱應力與基板翹曲變形將會導致凸塊斷裂，進而造成晶片與基板之間電氣訊號傳遞失敗。

目前的覆晶接合技術可分為兩大類，一是使錫鉛凸塊回焊成球形，但錫鉛凸塊不符合無鉛化要求，並且在回焊的高溫下錫鉛凸塊不具有維持覆晶間隙的功能，相鄰的錫鉛凸塊容易產生焊料橋接，不適用於微間距的覆晶接合。另一是使用金凸塊(Au bump)的接合技術，金凸塊以熱壓合或是異方性導電膠電性連接至基板。雖然其可靠性較佳並且不會有回焊成球狀的橋接短路問題，但金凸塊的材料成本過高，仍亟需發展同等級品質的替代凸塊。

近來，有人提出一種亦有使用低成本的導電凸塊來取代金塊，導電凸塊的全部或是下半部選用較硬的銅為材料，簡稱為銅凸塊。然而銅凸塊因其較硬之材質相對使得柔軟度較差，施加於銅凸塊的應力會直接傳遞到銅凸塊與晶片金屬墊的接合界面，導致銅凸塊的底部斷裂或是造成晶片受損。特別在多個凸塊無法控制相當準確的等高或是基板與晶片之間的覆晶間隙為非一致(例如基板翹曲變形時)的狀況時，銅凸塊的底部斷裂問題會變得更嚴重。此外，銅容易氧化，在凸塊製程必須保持在還原氣氛，並在凸塊製成之後另作防氧化的保護，製程限制頗多，並不能有效降低凸塊的製造成本。

有鑒於此，本發明之主要目的係在於提供一種凸塊化晶片結構，能在不會影響柱狀凸塊的性能與品質下，取代習知的金凸塊，更優於習知的銅凸塊，不會有銅凸塊的底部斷裂問題，藉以符合無鉛化、高可靠度與低成本之凸塊要求，更有在形成凸塊之電鍍製程中達到均質化之功效。

本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明所揭示之一種凸塊化晶片結構，主要包含一晶片、複數個凸塊下金屬層、複數個銀凸塊以及一第一抗潛變層。該晶片係具有複數個銲墊以及一保護層，該保護層係覆蓋於該晶片之一表面上並具有複數個開孔，以顯露該些銲墊。該些凸塊下金屬層係設於該些銲墊上並覆蓋該保護層之該些開孔之周邊。該些銀凸塊係呈柱狀並設置於該些凸塊下金屬層上，每一銀凸塊係具有一頂面以及一柱側壁，其中該些銀凸塊係包含不小於99wt%的銀含量。該第一抗潛變層係包覆該些銀凸塊之頂面與柱側壁，其中該第一抗潛變層之材質係選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種，而具有導電性與金屬接合性。

本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。

在前述凸塊化晶片結構中，當該第一抗潛變層為外露，該第一抗潛變層係可僅選自於金(Au)或鈀(Pd)。

在前述凸塊化晶片結構中，可另包含一第二抗潛變層，係包覆該第一抗潛變層，其中該第二抗潛變層之材質係選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種並與該第一抗潛變層之材質為不相同或相同。

在前述凸塊化晶片結構中，可另包含一第三抗潛變層，係包覆該第二抗潛變層，其中該第三抗潛變層之材質係選自於金(Au)與鈀(Pd)之其中一種並與該第二抗潛變層之材質為不相同。

在前述凸塊化晶片結構中，該些凸塊下金屬層係可包含一結合層以及一導電層，該結合層係貼附於該些銲墊，該導電層係貼附於該結合層。

在前述凸塊化晶片結構中，該些凸塊下金屬層係可具有不被該些銀凸塊覆蓋之側緣，而該第一抗潛變層係更延伸覆蓋至該些凸塊下金屬層之上述側緣。

在前述凸塊化晶片結構中，該些凸塊下金屬層係可具有不被該些銀凸塊覆蓋之側緣，而該第一抗潛變層係可不覆蓋至該些凸塊下金屬層之上述側緣。

在前述凸塊化晶片結構中，該些銀凸塊之外形係可選自圓柱體、方柱體以及長條形體之其中之一。

在前述凸塊化晶片結構中，該些銀凸塊之頂面與柱側壁之間係可為有角度彎曲。

在前述凸塊化晶片結構中，該第一抗潛變層係可選自於置換金與還原金之其中之一。

在前述凸塊化晶片結構中，該些凸塊下金屬層之側緣係可相對凹入於該些銀凸塊之該些柱側壁。

本發明另揭示運用前述凸塊化晶片結構的一種半導體覆晶裝置，另包含一基板，其中該基板之一表面係設有複數個連接墊，該些銀凸塊係經由該抗潛變層電性連接至該基板之該些連接墊。

由以上技術方案可以看出，本發明之凸塊化晶片結構，有以下優點與功效：

一、在柱狀凸塊的領域中，選用銀凸塊取代習知的金凸塊或銅凸塊，產生如同金凸塊不致過硬的硬度，以優於習知的銅凸塊，故不會有銅凸塊的底部斷裂問題，藉以符合無鉛化、高可靠度與低成本之凸塊要求。此外，利用在銀凸塊表面的抗潛變層包覆效果，避免銀凸塊在應力下產生潛變的緩慢變形現象。此外，利用銀凸塊之高純度，更具有在形成凸塊之電鍍製程中達到均質化之功效。

二、利用銀凸塊及在其表面之抗潛變層，使凸塊在高溫下不會產生覆晶間隙變化。

三、利用在銀凸塊表面之抗潛變層更延伸覆蓋至凸塊下金屬層之外露側緣，以使銀凸塊為全包覆型態，不會在覆晶接合之後在銀凸塊柱側壁的底部產生抗潛變層的崩裂，藉以增進該抗潛變層的抗潛變作用，有效降低銀凸塊的潛變發生。

以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。

依據本發明之第一具體實施例，一種凸塊化晶片結構舉例說明於第1圖之截面示意圖與第2A至2F圖之製程中元件截面示意圖。

如第1圖所示，該凸塊化晶片結構100主要包含一晶片110、複數個凸塊下金屬層(under bump metallurgy layers,UBM layers)120、複數個銀凸塊130以及一第一抗潛變層140。

該晶片110係具有複數個銲墊111以及一保護層(passivation layer)112，該保護層112係覆蓋於該晶片110之一表面113上並具有複數個開孔114，以顯露該些銲墊111。該晶片110係為半導體材質，例如矽或是III-V族半導體，該表面113即為該晶片110之主動面，可形成有積體電路元件，選自於微控制器、微處理器、記憶體、邏輯電路、特殊應用積體電路(例如顯示器驅動電路)等或上述的任意組合。該些銲墊111係由金屬製成，例如鋁、銅以及其合金等，可作為該晶片110訊號輸出入之端子。該保護層112係為電絕緣性的表面層，或稱其為鈍化層，材質可為聚亞醯胺、苯環丁烯(BCB)、磷矽玻璃(phosphosilicate glass)、氧化矽(silicon oxide)、氮化矽(silicon nitride)或氮化物(nitride)，可藉由化學氣相沉積(CVD)技術所形成，能提供保護該表面113上之積體電路元件並使該表面113更為平坦。在本實施例中，該保護層112之開孔114係可局部覆蓋該些銲墊111之周緣，即該些開孔114之尺寸略小於該些銲墊111之尺寸。

如第1圖所示，該些凸塊下金屬層120係設於該些銲墊111上並覆蓋該保護層112之該些開孔114之周邊。該些凸塊下金屬層120係為墊片狀，以供設置該些銀凸塊130，而該些銲墊111係與位置對應的該些凸塊下金屬層120電性連接。具體而言，該些凸塊下金屬層120係可包含一結合層(bonding layer)121以及一導電層122，用以增進該些銀凸塊130與該些銲墊111之間的連結。更進一步地，該結合層121係貼附於該些銲墊111，可以提供該些銲墊111與該保護層112良好的黏著性並可具有阻障(barrier)作用，以防止金屬擴散。該結合層121之材質可為鈦(Ti)、鎢化鈦(TiW)、鈦/鎳(Ti/Ni，即是鈦層與鎳層之複合層)或是鈦/鎳釩(Ti/NiV)。該導電層122係貼附於該結合層121。該導電層122的導電性應高於該結合層121並厚度可更薄，可作為用以形成該些銀凸塊130之電鍍種子層，並且該導電層122可提供對該些銀凸塊130之良好的沾附性，該導電層122之材質常見為金(Au)，或可為銀(Ag)或銅(Cu)。在本實施例中，該結合層121與該導電層122係可以電鍍、濺鍍或化學氣相沉積方式形成。通常該些凸塊下金屬層120係可大於該保護層112之開孔114，以延伸至該保護層112之對應開孔114之周緣，而具有形成在該保護層112上的外露側緣123。

如第1圖所示，該些銀凸塊130係呈柱狀並設置於該些凸塊下金屬層120上，每一銀凸塊130係具有一頂面131以及一柱側壁132。通常該些銀凸塊130之頂面131與柱側壁132之間可為有角度彎曲，例如約90度，用以限定每一頂面131之面積，以便於計算有效接合面積。關於該些銀凸塊130的柱狀型態，該些銀凸塊130的高度可大於該些銀凸塊130的底部面積之一直徑或一寬度。該些銀凸塊130之高度係可介於5μm(微米)到25μm(微米)。詳細而言，該些銀凸塊130係包含不小於99wt%(重量百分比)的銀含量，而具有高純度，適合電鍍方式大量形成，並具有在電鍍製程中達到均質化之功效，不會有因成份散布不均的缺陷導致凸塊硬度的差異變化。因此，該些銀凸塊130具有大約與習知金凸塊相同但低於銅凸塊的硬度，並且導電性與金屬延伸性良好。故該些銀凸塊130之成本相較於習知之金凸塊具有較低之成本，並符合無鉛化之要求，能在不會影響凸塊的性能與品質下，取代習知的金凸塊，更優於習知的銅凸塊，不會有習知銅凸塊的底部斷裂問題。

該第一抗潛變層140係包覆該些銀凸塊130之頂面131與柱側壁132。該第一抗潛變層140之厚度係可介於0.03μm到3μm。在一具體實施例中，該第一抗潛變層140之厚度係約為1μm。相對於該些銀凸塊130的高度，該第一抗潛變層140係為一表面覆蓋之薄層，其厚度控制在該些銀凸塊130之高度在百分之十以下，不致影響該些銀凸塊130的整體結構與硬度等物理特性。更具體而論，該第一抗潛變層140之材質係選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種，而具有導電性與金屬接合性。以上所述的材質除了純金屬，更包含在重量百分比八十(wt%)的合金類，例如該第一抗潛變層140之材質係包含金(Au)時，可為一金層或一金錫合金層；該第一抗潛變層140之材質係包含鎳(Ni)時，可為一鎳層、一鎳磷合金(NiP)層、一鎳硼合金(NiB)層或一鎳銅合金(NiCu)層等等。在本實施例中，當該些銀凸塊130僅具有單層之抗潛變結構，即該第一抗潛變層140在覆晶接合之前係為外露，故該第一抗潛變層140係僅選自於金(Au)或鈀(Pd)，而具有抗氧化性。更佳地，該第一抗潛變層140係可選自於置換金(displacement Au)與還原金(reduced Au)之其中之一，故抗潛變的處理時間短、形成厚度可控制在1μm以內(約數十到數百埃)，不會使凸塊的尺寸橫向變大，具有成本更低、厚度更薄以及不會改變或減少凸塊之間隙等功效。特別是，該第一抗潛變層140之硬度係可不高於或接近該些銀凸塊130之硬度，而不需要有凸塊結構補強之作用，故該第一抗潛變層140的厚度增加與減少皆不會影響與改變整體凸塊的結構強度。

一般來說，材料在常溫下，受到彈性限度以下之應力長時間作用時，其間並不發生變化。但在高溫環境下，受到較彈性限度低之應力作用時，材料會隨著時間漸漸地發生變形，此一現象稱之為潛變(creep)。由於銀凸塊的潛變現象會高於金凸塊與銅凸塊，故本發明必須利用在該些銀凸塊130表面的第一抗潛變層140的薄膜包覆效果，特別是包覆該些銀凸塊130的柱側壁132，避免該些銀凸塊130在應力下產生潛變的緩慢變形現象，防止該些銀凸塊130往側向變胖的變形，以維持覆晶間隙並達到有效接合。

較佳地，該些凸塊下金屬層120係具有不被該些銀凸塊130覆蓋之側緣123，而該第一抗潛變層140係可更延伸覆蓋至該些凸塊下金屬層120之上述側緣123，故確保該第一抗潛變層140能完全包覆該些銀凸塊130，以使該些銀凸塊130無顯露於大氣環境的表面。在一較佳實施例中，該些銀凸塊130為全包覆型態，不會在覆晶接合之後在該些銀凸塊130之柱側壁132的底部產生該第一抗潛變層140的崩裂，藉以增進該第一抗潛變層140的抗潛變作用，有效降低該些銀凸塊130的潛變發生。

請參閱第2A至2F圖所示，本發明進一步說明該凸塊化晶片結構100之製造方法，以彰顯本案的功效。

首先，如第2A圖所示，提供一晶片110，多個晶片110在該步驟中可構成於一晶圓，該晶片110係具有複數個銲墊111以及一保護層112，該保護層112係覆蓋於該晶片110之一表面113上並具有複數個開孔114，以顯露該些銲墊111。

接著，如第2B圖所示，包含上述複數個凸塊下金屬層120的金屬層係整面覆蓋於該晶片110之保護層112上，並覆蓋該些銲墊111。該凸塊下金屬層120係可包含上述之結合層121與導電層122，且可藉由已知半導體製程之沉積技術形成，例如濺鍍(sputtering)。因此，尚未界定面積尺寸之凸塊下金屬層120係覆蓋整面的保護層112以及暴露出之銲墊111。

之後，如第2C圖所示，形成一圖案化遮罩，例如一光阻層10形成於該金屬層之外表面。一般而言，該光阻層10可選自液態光阻或乾膜光阻，接著進行一曝光顯影製程，形成複數個開孔11，以相對應地曝露出各銲墊111上方預定形成該些凸塊下金屬層120之位置。該些開孔11係提供作為銀凸塊130與凸塊下金屬層120之形成區域。在本實施例中，該些開孔11係大於對應位置之該些銲墊111。或者，不受限地，該些開孔11亦可形成於該些銲墊111之外，並配合RDL(重配置線路層)製程中因接點配置設計上的需要而需變更接點的位置。

接著，如第2D圖所示，在該些開孔11內以電鍍(electroplating)方式形成複數個銀凸塊130。該些銀凸塊130係接合於包含該些凸塊下金屬層120之金屬層上。

接著，如第2E圖所示，移除該光阻層10，以使得該凸塊下金屬層中不包含該些凸塊下金屬層120的部位為外露。接著，如第2F圖所示，可以蝕刻方式移除部分之該結合層121以及該導電層122，以形成該些凸塊下金屬層120，其尺寸係可由該些銀凸塊130的底部覆蓋面積所界定，並形成上述之側緣123。在本實施例中，該些凸塊下金屬層120之側緣123係可相對凹入於該些銀凸塊130之該些柱側壁132，以便於該抗潛變層140之外凸形成(如第1圖所示)。

最後，如第1圖所示，形成複數個第一抗潛變層140來包覆該些銀凸塊130之頂面131與柱側壁132。該第一抗潛變層140可藉由置換、電鍍或化學鍍方法形成。利用第一抗潛變層140包覆銀凸塊130，能避免該些銀凸塊130產生潛變現象。

具體而言，如第3A至3C圖所示，該些銀凸塊130之外形係可選自方柱體、圓柱體以及長條形體之其中之一。但不受限制地，亦可為各種形狀之多角柱體。每一銀凸塊130、130’、130’’係具有一頂面131、131’、131’’以及一柱側壁132、132’、132’’。較佳地，該些銀凸塊130形狀係為正四面體結構(tetragonal)，即四方體之上下表面與側面垂直，具有一定穩定性，可達到耐潛變性能之提高。該些頂面131、131’、131’’與對應之柱側壁132、132’、132’’之間係為有角度彎折。

請參閱第4圖所示，為該凸塊化晶片結構100運用於一半導體覆晶裝置之截面示意圖。該凸塊化晶片結構100係覆晶接合至一基板20，具有縮短的電傳遞路徑，以提高晶片之效能。

如第4圖所示，該半導體覆晶裝置主要包含該凸塊化晶片結構100以及該基板20，其中該基板20之一表面21係設有複數個連接墊22，該基板20係可為一種玻璃基板或可為高密度雙面導通之多層印刷電路板，內部形成有導電跡線(conductive trace)。該些銀凸塊130係經由該第一抗潛變層140電性連接至該基板20之該些連接墊22。即該第一抗潛變層140係壓焊接合至該些連接墊22，便使該晶片110與該基板30達到電性連接。該些銀凸塊130經由該第一抗潛變層140電性連接至該基板20之該些連接墊22的接合方法係可選用超音波鍵合或熱壓合。即使在高溫下，覆蓋該些柱側壁132的該第一抗潛變層140可保護該銀凸塊130不會產生受到應力的潛變。較佳地，該基板20係可為一玻璃基板，當該凸塊化晶片結構100在覆晶接合於該基板20之後，可由該基板20的另一表面(相對於該表面21之相反表面)透過該基板20目視或光學檢測覆蓋在該些銀凸塊130表面的第一抗潛變層140是否有崩裂的現象。

更細部而言，如第1與4圖所示，該半導體覆晶裝置可另包含有一底部填充膠(underfill)30，其係形成於該凸塊化晶片結構100與該基板20之間的覆晶縫隙間，以包覆位在該些銀凸塊130之柱側壁132之該第一抗潛變層140。該底部填充膠30係可以先點塗畫在該晶片110之一側邊或兩側邊，並利用毛細現象填滿上述覆晶縫隙，再予以固化處理，用以保護該些銀凸塊130與該第一抗潛變層140。

請參閱第5圖所示，為該凸塊化晶片結構100運用於另一半導體覆晶裝置之截面示意圖。

在本實施例中，該凸塊化晶片結構100可藉由一異方性導電膠(Anisotropic Conductive Paste,ACP)40與該基板20電性連接。該異方性導電膠40係可藉由印刷、黏貼等方式先形成於該基板20上，再使該凸塊化晶片結構100覆晶接合至該基板20。該異方性導電膠40係包含複數個導電粒子41，部分之該些導電粒子41係電性接觸該第一抗潛變層140與該些連接墊22而達成縱向導電之功效。該些導電粒子41係為等球徑，其直徑大小可是介於2μm至3μm之間，該些導電粒子41係均勻分散在該異方性導電膠40內，以達到縱向的異方性導電。即該第一抗潛變層140與該些連接墊22之間係被部分之該些導電粒子41電性接觸，以使該基板20與該晶片110達到縱向的電性連通，亦不會有直接焊接導致金屬擴散(metal diffusion)的問題，也能減少覆晶接合的應力產生。

依據本發明之第二具體實施例，另一種凸塊化晶片結構舉例說明於第6圖之截面示意圖。該凸塊化晶片結構200主要包括一晶片110、複數個凸塊下金屬層120、複數個銀凸塊130以及一第一抗潛變層140。其中與第一實施例相同的主要元件將以相同符號標示，故可以理解亦具有相同功能並能達成上述功效，不再詳予贅述。

在本實施例中，該些銀凸塊130能以複數的抗潛變層覆蓋，以增進抗潛變效果。該凸塊化晶片結構200可另包含一第二抗潛變層250，係包覆該第一抗潛變層140，其中該第二抗潛變層250之材質係選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種並與該第一抗潛變層140之材質為不相同或相同(當為置換金與還原金之組合時可為相同材質)。當為雙層抗潛變結構時，該第一抗潛變層140與第二抗潛變層250之組合係可選自於鈀金(Pd/Au)、銅金(Cu/Au)、鎳金(Ni/Au)、金金(Au/Au)與鎳鈀(Ni/Pd)之其中之一，其中每一抗潛變層的形成方法係可為置換或是化學鍍。

更具體地，當為三層抗潛變結構時，該凸塊化晶片結構200可另包含一第三抗潛變層260，係包覆該第二抗潛變層250，其中該第三抗潛變層260之材質係選自於金(Au)與鈀(Pd)之其中一種並與該第二抗潛變層250之材質為不相同。例如，該第一抗潛變層140、第二抗潛變層250與該第三抗潛變層260之組合係可選自於鎳鈀金(Ni/Pd/Au)、金鎳金(Au/Ni/Au)、銅鎳金(Cu/Ni/Au)與銅鎳鈀(Cu/Ni/Pd)之其中之一。因此，該凸塊化晶片結構200係可具有多層抗潛變層140、250、260，以確保該些銀凸塊130之完全包覆，進而加強抗潛變效果。

依據本發明之第三具體實施例，另一種凸塊化晶片結構舉例說明於第7圖之截面示意圖。該凸塊化晶片結構300主要包括一晶片110、複數個凸塊下金屬層120、複數個銀凸塊130以及一第一抗潛變層140。其中與第一實施例相同的主要元件將以相同符號標示，不再詳予贅述。

在本實施例中，該些凸塊下金屬層120係可具有不被該些銀凸塊130覆蓋之側緣123，而該第一抗潛變層140係可不覆蓋至該些凸塊下金屬層120之上述側緣123。換言之，該些銀凸塊130之該些柱側壁132係可不切齊於該些凸塊下金屬層120之該些側緣123而留有一間隙，以供該第一抗潛變層140之形成，故能避免該第一抗潛變層140之厚度影響到該些銀凸塊130之間隙。

總而言之，本發明之凸塊化晶片結構利用抗潛變層包覆銀凸塊，能避免銀凸塊之潛變發生，故在高溫下不會產生覆晶間隙變化的問題，更可符合無鉛化、高可靠度與低成本之凸塊要求。因此，銀凸塊可具體應用於半導體晶片上的柱狀凸塊。

以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。

10．．．光阻層

11．．．開孔

20．．．基板

21．．．表面

22．．．連接墊

30．．．底部填充膠

40．．．異方性導電膠

41．．．導電粒子

100．．．凸塊化晶片結構

110．．．晶片

111．．．銲墊

112．．．保護層

113．．．表面

114．．．開孔

120．．．凸塊下金屬層

121．．．結合層

122．．．導電層

123．．．側緣

130．．．銀凸塊

131．．．頂面

132．．．柱側壁

130’．．．銀凸塊

131’．．．頂面

132’．．．柱側壁

130’’．．．銀凸塊

131’’．．．頂面

132’’．．．柱側壁

140．．．第一抗潛變層

200．．．凸塊化晶片結構

250．．．第二抗潛變層

260．．．第三抗潛變層

300．．．凸塊化晶片結構

第1圖：依據本發明之第一具體實施例的一種凸塊化晶片結構之局部截面示意圖。

第2A至2F圖：依據本發明之第一具體實施例的凸塊化晶片結構在製程中元件的截面示意圖。

第3A至3C圖：依據本發明之第一具體實施例的凸塊化晶片結構之銀凸塊不同變化例之立體示意圖。

第4圖：依據本發明之第一具體實施例的一種凸塊化晶片結構運用於一半導體覆晶裝置之截面示意圖。

第5圖：依據本發明之第一具體實施例的一種凸塊化晶片結構運用於另一半導體覆晶裝置之截面示意圖。

第6圖：依據本發明之第二具體實施例的另一種凸塊化晶片結構之局部截面示意圖。

第7圖：依據本發明之第三具體實施例的另一種凸塊化晶片結構之局部截面示意圖。

100．．．凸塊化晶片結構

110．．．晶片

111．．．銲墊

112．．．保護層

113．．．表面

114．．．開孔

120．．．凸塊下金屬層

121．．．結合層

122．．．導電層

123．．．側緣

130．．．銀凸塊

131．．．頂面

132．．．柱側壁

140．．．抗潛變層

Claims (16)

1. 一種凸塊化晶片結構，包括：一晶片，係具有複數個銲墊以及一保護層，該保護層係覆蓋於該晶片之一表面上並具有複數個開孔，以顯露該些銲墊；複數個凸塊下金屬層，係設於該些銲墊上並覆蓋該保護層之該些開孔之周邊；複數個銀凸塊(Ag bump)，係呈柱狀並設置於該些凸塊下金屬層上，每一銀凸塊係具有一頂面以及一柱側壁，其中該些銀凸塊係包含不小於99wt%的銀含量；以及一第一抗潛變層，係包覆該些銀凸塊之頂面與柱側壁，其中該些銀凸塊的潛變(creep)高於該第一抗潛變層的潛變，該第一抗潛變層之材質係選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種。
2. 如申請專利範圍第1項所述之凸塊化晶片結構，其中當該第一抗潛變層為外露，該第一抗潛變層係僅選自於金(Au)或鈀(Pd)。
3. 如申請專利範圍第1項所述之凸塊化晶片結構，另包含一第二抗潛變層，係包覆該第一抗潛變層，其中該第二抗潛變層之材質係選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種並與該第一抗潛變層之材質為不相同或相同。
4. 如申請專利範圍第3項所述之凸塊化晶片結構，另 包含一第三抗潛變層，係包覆該第二抗潛變層，其中該第三抗潛變層之材質係選自於金(Au)與鈀(Pd)之其中一種並與該第二抗潛變層之材質為不相同。
5. 如申請專利範圍第1項所述之凸塊化晶片結構，其中該些凸塊下金屬層係包含一結合層以及一導電層，該結合層係貼附於該些銲墊，該導電層係貼附於該結合層。
6. 如申請專利範圍第1項所述之凸塊化晶片結構，其中該些凸塊下金屬層係具有不被該些銀凸塊覆蓋之側緣，而該第一抗潛變層係更延伸覆蓋至該些凸塊下金屬層之上述側緣。
7. 如申請專利範圍第1項所述之凸塊化晶片結構，其中該些凸塊下金屬層係具有不被該些銀凸塊覆蓋之側緣，並且該第一抗潛變層係不覆蓋至該些凸塊下金屬層之上述側緣。
8. 如申請專利範圍第1項所述之凸塊化晶片結構，其中該些銀凸塊之外形係選自圓柱體、方柱體以及長條形體之其中之一。
9. 如申請專利範圍第1項所述之凸塊化晶片結構，其中該些銀凸塊之頂面與柱側壁之間係為有角度彎曲。
10. 如申請專利範圍第1項所述之凸塊化晶片結構，其中該第一抗潛變層係選自於置換金與還原金之其中之一。
11. 如申請專利範圍第1項所述之凸塊化晶片結構，其中該些凸塊下金屬層之側緣係相對凹入於該些銀凸塊之該些柱側壁。
12. 一種半導體覆晶裝置，主要包含如申請專利範圍第1項所述之凸塊化晶片結構以及一基板，其中該基板之一表面係設有複數個連接墊，該些銀凸塊係經由該第一抗潛變層電性連接至該基板之該些連接墊。
13. 如申請專利範圍第12項所述之半導體覆晶裝置，其中該些銀凸塊係壓焊接合至該些連接墊。
14. 如申請專利範圍第12項所述之半導體覆晶裝置，另包含有一底部填充膠，其係形成於該凸塊化晶片結構與該基板之間，以包覆位在該些銀凸塊之柱側壁之該第一抗潛變層。
15. 如申請專利範圍第12項所述之半導體覆晶裝置，另包含有一異方性導電膠，其係形成於該凸塊化晶片結構與該基板之間，該異方性導電膠係包含複數個導電粒子，部分之該些導電粒子係電性接觸該第一抗潛變層與該些連接墊。
16. 如申請專利範圍第12項所述之半導體覆晶裝置，其中該第一抗潛變層係選自於置換金與還原金之其中之一。