JP2003068779A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 微細なバンプ電極を実現することができ、高
集積化、回路動作速度の高速化並びに多端子化を実現す
ることができる半導体装置並びにその製造方法を提供す
る。 【解決手段】 半導体装置の半導体チップ１において、
外部接続電極１８上にアンダーバンプメタル（ＵＢＭ）
膜２０を介在させてバンプ電極２１が配設されている。
ＵＢＭ膜２０は凹形形状により形成され、バンプ電極２
１は、このＵＢＭ膜２０の凹形形状内部に埋設され、底
面及び側面がＵＢＭ膜２０により取り囲まれている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に電極上にアンダーバンプメタル
膜を介在させてバンプ電極（突起電極）を備えた半導体
装置及びこのような半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体装置を構築する半導体チップの高
集積化や高機能化に伴い、半導体チップの外部接続電極
（ボンディングパッド）と半導体チップを実装する配線
基板の電極との間の接続方法は多様化の傾向にある。特
に、ＩＣチップ、ＬＳＩチップ等の半導体チップの高集
積化に伴う、回路動作速度の高速化、高放熱化、多端子
化（多ピン化）の要求は強く、近年にはハイエンドの半
導体チップの外部接続電極数（端子数）は数千を超える
ことが予測されている。

【０００３】一方、システムサイドからは半導体装置の
小型化、軽量化、多機能化等が要求されており、このよ
うな要求からも半導体チップの高実装密度化は必須とな
っている。また、高機能化の要求から、半導体装置にマ
ルチチップ構造や三次元実装構造を採用することが検討
されている。

【０００４】多端子化には、バンプ電極を利用したフリ
ップチップ（ＦＣ）方式やテープオートメイテッドボン
ディング（ＴＡＢ）方式を採用することが有利である。
ＦＣ方式は、半導体チップの外部接続電極、配線基板の
電極の少なくともいずれか一方にバンプ電極を形成し、
バンプ電極といずれかの電極との間或いはバンプ電極同
士を接合する方式である。例えば、ハイエンドの超多端
子の半導体チップにおいては、まず半導体チップの表面
（回路搭載面）上に複数の半田バンプ電極を格子状に配
列する。この半導体チップの表面を配線基板の表面に向
かい合わせたＦＣ方式により、配線基板の表面上に半導
体チップを搭載する。そして、半田リフローが行われ、
半田バンプ電極と配線基板の電極との間が接合され、配
線基板上への半導体チップの実装が完了する。

【０００５】ＴＡＢ方式は、まず半導体チップの外部接
続電極に金（Ａｕ）バンプ電極を形成し、配線基板の電
極に銅（Ｃｕ）及びＣｕ上に錫（Ｓｎ）を積層したＳｎ
／Ｃｕバンプ電極を形成する。半導体チップ上のバンプ
電極と配線基板のリードとの位置合わせを行い、そして
一括熱圧着によりＡｕバンプ電極とＳｎ／Ｃｕバンプ電
極との間が接合され、配線基板上への半導体チップの実
装が完了する。

【０００６】このような微小なバンプ電極はめっきによ
り形成されることが一般的である。図１０（Ａ）乃至図
１０（Ｄ）にはＡｕバンプ電極の製造方法を示す。

【０００７】（１）まず最初に、半導体ウェハ１００が
準備される（図１０（Ａ）参照）。この半導体ウェハ１
００は、ダイシング工程前の状態にあり、かつ半導体チ
ップとして細分化される前の状態にある。半導体ウェハ
１００においては、各々の半導体チップ形成領域毎に、
回路搭載面上に外部接続電極（ボンディングパッド）１
０１が配設されている。外部接続電極１０１の上層に
は、外部接続電極１０１の直上に開口部１０２Ｈを有す
るパッシベーション膜１０２が形成されている。さら
に、このパッシベーション膜１０２上のバンプ電極形成
領域には、開口部１０３Ｈを有するポリイミド系樹脂膜
１０３が形成されている。

【０００８】（２）図１０（Ａ）に示すように、ポリイ
ミド系樹脂膜１０３上、パッシベーション膜１０２上、
開口部１０３Ｈの内壁上、開口部１０２Ｈの内壁上及び
開口部１０３Ｈと開口部１０２Ｈとから露出する外部接
続電極１０１上を含む半導体ウェハ１００上の全面にア
ンダーバンプメタル（ＵＢＭ：under bump metal）膜１
１０を形成する。ＵＢＭ膜１１０はスパッタリング法、
めっき法等の成膜方法により形成されており、このＵＢ
Ｍ膜１１０には少なくとも以下の機能が要求されてい
る。

【０００９】（ａ）外部接続電極１０１とバンプ電極
（Ａｕバンブ電極１１２）との間の電気的導通を確保す
る機能 （ｂ）外部接続電極１０１とバンプ電極との間の密着性
を確保する機能 （ｃ）外部接続電極１０１とバンプ電極との間の熱拡散
を防止し、導通不良や密着性の劣化を生じさせないよう
なバリア膜としての機能 （ｄ）電解めっきの際に給電層として使用できる機能 このような多機能が要求されるために、ＵＢＭ膜１１０
には２層或いは３層の積層膜構造が採用されている。例
えば、ＵＢＭ膜１１０には、外部接続電極１０１側から
バンプ電極側に向かって、チタン（Ｔｉ）膜、ニッケル
（Ｎｉ）膜、パラジウム（Ｐｄ）膜のそれぞれを順次積
層した積層膜やクロム（Ｃｒ）膜、Ｃｕ膜、Ａｕ膜のそ
れぞれを順次積層した積層膜が使用されている。そし
て、このＵＢＭ膜１１０には、数百ｎｍから数μｍの厚
さが必要とされている。

【００１０】（３）次に、フォトリソグラフィ技術が使
用され、ＵＢＭ膜１１０上にフォトレジスト膜を塗布
し、露光し、現像することにより、フォトレジスト膜か
らバンプ電極形成用マスク１１１を形成する（図１０
（Ｂ）参照）。このバンプ電極形成用マスク１１１は、
外部接続電極１０１上において、ＵＢＭ膜１１０の表面
が露出する開口部１１１Ｈを備えている。

【００１１】（４）電解めっき法により、ＵＢＭ膜１１
０に給電を行い、図１０（Ｂ）に示すように、バンプ電
極形成用マスク１１１の開口部１１１Ｈ内部において、
ＵＢＭ膜１１０上にＡｕバンプ電極１１２を形成する。

【００１２】（５）この後、図１０（Ｃ）に示すよう
に、バンプ電極形成用マスク１１１を剥離する。

【００１３】（６）そして、図１０（Ｄ）に示すよう
に、Ａｕバンプ電極１１２をエッチングマスクとして使
用し、Ａｕバンプ電極１１２下以外の不必要なＵＢＭ膜
１１０をエッチングにより除去する。例えば、ＵＢＭ膜
１１０にＴｉ膜、Ｎｉ膜及びＰｄ膜の積層膜が使用され
ている場合、Ｐｄ膜及びＮｉ膜は硝酸と塩酸と酢酸との
混合水溶液を用いたウエットエッチングによりエッチン
グされ、この後、Ｔｉ膜は弗酸水溶液を用いたウエット
エッチングによりエッチングされている。

【００１４】図１１（Ａ）乃至図１１（Ｅ）には鉛（Ｐ
ｂ）−Ｓｎ、銀（Ａｇ）−Ｓｎ等の半田バンプ電極の製
造方法を示す。

【００１５】（１）前述のＡｕバンプ電極１１２の製造
方法と同様に、まず最初に、半導体ウェハ１００が準備
される（図１１（Ａ）参照）。この半導体ウェハ１００
においては、各々の半導体チップ形成領域毎に、回路搭
載面上に外部接続電極１０１が配設されており、外部接
続電極１０１の上層には、開口部１０２Ｈを有するパッ
シベーション膜１０２、開口部１０３Ｈを有するポリイ
ミド系樹脂膜１０３が順次形成されている。

【００１６】（２）図１１（Ａ）に示すように、少なく
とも外部接続電極１０１上を含む半導体ウェハ１００上
の全面にＵＢＭ膜１１０を形成する。ここで、ＵＢＭ膜
１１０は、Ａｕバンプ電極１１２の場合と同様に積層構
造により形成されているが、半田バンプ電極（１２２）
に含まれるＳｎの外部接続電極１０１への拡散を防止す
るために、Ａｕバンプ電極１１２の場合よりも厚い膜厚
により形成されている。

【００１７】（３）次に、フォトリソグラフィ技術が使
用され、ＵＢＭ膜１１０上にバンプ電極形成用マスク１
２１を形成する（図１１（Ｂ）参照）。このバンプ電極
形成用マスク１２１は、外部接続電極１０１上におい
て、ＵＢＭ膜１１０の表面が露出する開口部１２１Ｈを
備えている。

【００１８】（４）電解めっき法により、ＵＢＭ膜１１
０に給電を行い、図１１（Ｂ）に示すように、バンプ電
極形成用マスク１２１の開口部１２１Ｈ内部において、
ＵＢＭ膜１１０上に半田バンプ電極１２２を形成する。

【００１９】（５）この後、図１１（Ｃ）に示すよう
に、バンプ電極形成用マスク１２１を剥離する。

【００２０】（６）図１１（Ｄ）に示すように、半田バ
ンプ電極１２２をエッチングマスクとして使用し、半田
バンプ電極１２２下以外の不必要なＵＢＭ膜１１０をエ
ッチングにより除去する。ＵＢＭ膜１１０のエッチング
は、前述と同様に、ウエットエッチングにより行われ
る。

【００２１】（７）そして、半田リフローを行い、球形
の半田バンプ電極１２２Ｂを形成する。

【００２２】

【発明が解決しようとする課題】以上説明したような、
Ａｕバンプ電極１１２や半田バンプ電極１２２を備えた
半導体装置においては、以下の点について配慮がなされ
ていなかった。

【００２３】（１）Ａｕバンプ電極１１２の製造方法に
おいて、ＵＢＭ膜１１０の不要部分の除去にはウエット
エッチングが使用されている。ウエットエッチングのエ
ッチング方向は基本的に等方的であるため、図１２に破
線で囲んで示すように、Ａｕバンプ電極１１２直下にお
いてアンダーカット１１０Ｕが生じてしまう。例えば、
８インチ径の半導体ウェハ１００の場合、アンダーカッ
ト量は片側で１０μｍ程度に達してしまう。このため、
２０μｍ以下の直径のＡｕバンプ電極１１２において
は、Ａｕバンプ電極１１２直下のＵＢＭ膜１１０がアン
ダーカットにより取り除かれてしまうので、外部接続電
極１０１とＡｕバンプ電極１１２との間に接合部を形成
することができない。このような現象は、半田バンプ電
極１２２の製造方法においても同様である。

【００２４】（２）すなわち、微細なＡｕバンプ電極１
１２又は半田バンプ電極１２２を製造することが難しい
ので、半導体装置の回路動作速度の高速化、高発熱化、
多端子化を実現することが、又小型化、軽量化、多機能
化を実現することが難しかった。

【００２５】（３）また、ＵＢＭ膜１１０のアンダーカ
ット１１０Ｕにより、Ａｕバンプ電極１１２又は半田バ
ンプ電極１２２と外部接続電極１０１との間の接合部の
機械的強度が低下してしまう。このため、温度サイクル
により発生する応力により、接合部にクラックが発生し
又接合部の破断が生じる恐れがあるので、半導体装置の
信頼性を損ねてしまう。

【００２６】（４）ＵＢＭ膜１１０の不要部分の除去
に、異方性エッチングである反応性イオンエッチング
（ＲＩＥ）等のドライエッチングを利用することが考え
られる。しかしながら、ＵＢＭ膜１１０にはドライエッ
チングが難しい材料が積層されており、無理にドライエ
ッチングを行う場合にはエッチング時間が増大し、製造
コストが非常に高くなってしまう。

【００２７】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、微細なバンプ
電極を実現することができ、高集積化、回路動作速度の
高速化並びに多端子化を実現することができる半導体装
置を提供することである。

【００２８】さらに、本発明の目的は、電極とバンプ電
極との間の接続部の電気的信頼性、機械的信頼性の少な
くともいずれかを向上することができる半導体装置を提
供することである。

【００２９】さらに、本発明の目的は、微細なバンプ電
極を製造することができる半導体装置の製造方法を提供
することである。

【００３０】さらに、本発明の目的は、製造上の歩留り
を向上することができる半導体装置の製造方法を提供す
ることである。

【００３１】さらに、本発明の目的は、製造工程数を減
少することができる半導体装置の製造方法を提供するこ
とである。

【００３２】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、電極と、電極上の凹型形状
のＵＢＭ膜と、ＵＢＭ膜の凹型形状内部に埋設され、側
面及び底面がＵＢＭ膜により取り囲まれたバンプ電極と
を備えた半導体装置としたことである。さらに、本発明
の第１の特徴に係る半導体装置においては、バンプ電極
の上面の高さと、ＵＢＭ膜の側面の高さとが、実質的に
同一であることが好ましい。

【００３３】このように構成される本発明の第１の特徴
に係る半導体装置においては、ＵＢＭ膜がバンプ電極の
側面及び底面を取り囲み、電極とバンプ電極との間にお
いてＵＢＭ膜により充分な電流経路の断面積、放熱経路
の断面積を確保することができるので、バンプ電極の微
細化、多端子化を実現することができる。さらに、バン
プ電極の側面を取り囲むようにＵＢＭ膜を備えたので、
例えばＣｕバンプ電極、ニッケル（Ｎｉ）バンプ電極等
の場合、バンプ電極の腐食を防止することができ、信頼
性の高い半導体装置を実現することができる。また、同
様に、バンプ電極の側面を取り囲むようにＵＢＭ膜を備
えたので、例えばリフローを行う半田バンプ電極等の場
合、バンプ電極の流れ出しによる形状変化を防止するこ
とができ、ＵＢＭ膜の凹型形状により規定された微細な
形状のバンプ電極を実現することができる。また、この
ような半田バンプ電極等の場合、リフローに伴うバンプ
電極の流れ出しに起因する隣接バンプ電極間の短絡を防
止することができ、電気的な信頼性を向上することがで
きるとともに、バンプ電極の配列間隔を微細化（ファイ
ンピッチ化）することができ、より一層、バンプ電極の
微細化、多端子化を実現することができる。さらに、凹
型形状のＵＢＭ膜は適度な機械的強度を備え、バンプ電
極の形状変化が生じにくく、バンプ電極の高さを均一化
することができるので、バンプ電極とこのバンプ電極上
の他の電極との間の電気的な接続信頼性を向上すること
ができる。

【００３４】本発明の第２の特徴は、本発明の第１の特
徴に係る半導体装置のＵＢＭ膜の側面の少なくとも電極
側の一部を絶縁膜により取り囲まれた半導体装置とした
ことである。

【００３５】このように構成される本発明の第２の特徴
に係る半導体装置においては、電極とＵＢＭ膜との間の
接続部分及びＵＢＭ膜とバンプ電極との間の接続部分が
絶縁膜により機械的に補強されるので、熱サイクルに伴
う剪断応力による接続部分のクラックの発生又は破断を
防止することができ、電気的信頼性を向上することがで
きる。例えば、絶縁膜としてポリイミド系樹脂膜等の有
機系絶縁膜が使用される場合、剪断応力を吸収すること
ができる。また、絶縁膜としてシリコン酸化膜、シリコ
ン窒化膜等の無機系絶縁膜が使用される場合、剪断応力
に抗して接続部分を強固に固着することができる。

【００３６】本発明の第３の特徴は、電極上に開口部を
有する絶縁膜を形成する工程と、絶縁膜上、開口部内壁
上及び開口部内の電極上にＵＢＭ膜を形成する工程と、
少なくとも開口部を埋設するように、ＵＢＭ膜上にバン
プ電極膜を形成する工程と、開口部以外のバンプ電極膜
及びＵＢＭ膜を除去し、開口部内壁上及び開口部内の電
極上のＵＢＭ膜により周囲を囲まれたバンプ電極を形成
する工程と、絶縁膜の少なくとも表面の一部を膜厚方向
に除去する工程とを備えた半導体装置の製造方法とした
ことである。

【００３７】このような本発明の第３の特徴に係る半導
体装置の製造方法においては、開口部を有する絶縁膜を
形成した後に、開口部内壁上及び開口部内の電極上の広
い範囲にＵＢＭ膜を形成し、さらにバンプ電極をマスク
としたウエットエッチングによるＵＢＭ膜のパターニン
グを行わないようにしたので、ＵＢＭ膜のサイドエッチ
ング（アンダーカット）を防止することができる。従っ
て、電極とバンプ電極との間のＵＢＭ膜を介在させた導
通を確実に行うことができるので、半導体装置の製造上
の歩留まりを向上することができる。さらに、ＵＢＭ膜
のサイドエッチングを防止するようにしたので、微細な
バンプ電極を製造することができる。

【００３８】本発明の第４の特徴は、本発明の第３の特
徴に係る半導体装置の製造方法の絶縁膜を形成する工程
が、第１の絶縁膜を形成し、第１の絶縁膜上にこの第１
の絶縁膜に対してエッチング選択比を有する第２の絶縁
膜を形成する工程であり、絶縁膜の少なくとも表面の一
部を膜厚方向に除去する工程が、第１の絶縁膜に対して
第２の絶縁膜を選択的にエッチング除去する工程である
半導体装置の製造方法としたことである。

【００３９】このような本発明の第４の特徴に係る半導
体装置の製造方法においては、エッチング選択比が異な
る少なくとも第１の絶縁膜及び第２の絶縁膜により絶縁
膜を形成し、この第２の絶縁膜を犠牲膜として第１の絶
縁膜に対して選択的に除去するようにしたので、絶縁膜
の表面の一部の膜厚方向の除去量を均一化することがで
きる。

【００４０】本発明の第５の特徴は、本発明の第３の特
徴に係る半導体装置の製造方法の開口部以外のバンプ電
極膜及びＵＢＭ膜を除去し、バンプ電極を形成する工程
が、ケミカルメカニカルポリッシング（ＣＭＰ）により
絶縁膜上及び開口部上のバンプ電極膜及びＵＢＭ膜を後
退させ、開口部内壁上及び開口部内の電極上のＵＢＭ膜
により周囲を囲まれたバンプ電極を形成する工程である
半導体装置の製造方法としたことである。

【００４１】このような本発明の第５の特徴に係る半導
体装置の製造方法においては、開口部上を含む絶縁膜上
の全面を平坦化することができ、バンプ電極の高さを均
一化することができるので、バンプ電極の接続不良を防
止することができる半導体装置を製造することができ
る。さらに、本発明の第５の特徴に係る半導体装置の製
造方法においては、絶縁膜上の不必要なバンプ電極膜と
ＵＢＭ膜とを１つのＣＭＰ工程により順次除去すること
ができるので、製造工程数を減少することができる。

【００４２】本発明の第６の特徴は、絶縁膜の少なくと
も表面の一部を膜厚方向に除去する工程の後に、本発明
の第５の特徴に係る半導体装置の製造方法のＣＭＰを用
いて形成されたバンプ電極の上面を平坦化する工程をさ
らに備えた半導体装置の製造方法としたことである。

【００４３】このような本発明の第６の特徴に係る半導
体装置の製造方法においては、ＣＭＰによりバンプ電極
の上面が僅かに凹形状に湾曲し、バンプ電極の上側角部
に尖った形状が発生するが、このバンプ電極の上面を平
坦化する。従って、バンプ電極とその上面に接続される
他の電極との間の接続不良を防止することができ、半導
体装置の製造上の歩留りを向上することができる。

【００４４】本発明の第７の特徴は、電極上に開口部を
有する絶縁膜を形成する工程と、絶縁膜上、開口部内壁
上及び開口部内の電極上にＵＢＭ膜を形成する工程と、
少なくとも開口部を埋設するように、ＵＢＭ膜上に半田
バンプ電極膜を形成する工程と、開口部以外の半田バン
プ電極膜及びＵＢＭ膜を除去し、開口部内壁上及び開口
部内の電極上のＵＢＭ膜により周囲を囲まれた半田バン
プ電極を形成する工程と、絶縁膜の少なくとも表面の一
部を膜厚方向に除去する工程と、半田バンプ電極にリフ
ローを行う工程とを備えた半導体装置の製造方法とした
ことである。

【００４５】このように構成される本発明の第７の特徴
に係る半導体装置の製造方法においては、本発明の第３
の特徴に係る半導体装置の製造方法と同様な効果が得ら
れるとともに、半田バンプ電極の側面及び底面をＵＢＭ
膜により取り囲み、このＵＢＭ膜が半田バンプ電極の形
状を保持する（ダムとして機能させる）ことができるの
で、半田バンプ電極にリフローを行っても半田の流れ出
しを防止することができ、リフロー工程後もＵＢＭ膜に
より形状が調節された微細な半田バンプ電極を製造する
ことができる。

【００４６】

【発明の実施の形態】次に、図面を参照して、本発明に
係る半導体装置及びこの半導体装置の製造方法を、本発
明の複数の実施の形態により説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。但し、図面は模式的なものであり、厚
みと平面寸法との関係、各層の厚みの比率等は現実のも
のとは異なることに留意すべきである。従って、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。また、図面相互間においても互いの寸法の関係や
比率が異なる部分が含まれていることは勿論である。

【００４７】（第１の実施の形態） ［半導体装置の半導体チップ及びバンプ電極の基本構
造］図１に示すように、本発明の第１の実施の形態に係
る半導体装置は、外部接続電極１８と、外部接続電極１
８上の凹型形状のＵＢＭ膜２０と、ＵＢＭ膜２０の凹型
形状内部に埋設され、側面及び底面がＵＢＭ膜２０によ
り取り囲まれたバンプ電極２１とを少なくとも備えて構
築されている。

【００４８】外部接続電極１８は半導体チップ１のボン
ディングパッド（外部接続端子）である。半導体チップ
１は、シリコン単結晶基板からなる半導体基板１０と、
この半導体基板１０の主面（回路搭載面）に配設された
素子１２と、素子１２上の第１層目の配線１４と、第１
層目の配線１４上の第２層目の配線１６と、そして第２
層目の配線１６上の第３層目の配線としても使用される
外部接続電極１８とを備えている。なお、本発明の第１
の実施の形態に係る半導体チップ１は上記のように３層
配線構造により構成されているが、本発明はこの配線層
数に限定されるものではない。

【００４９】さらにこのような素子構造に限定されるも
のではないが、本発明の第１の実施の形態において、素
子１２は絶縁ゲート型電界効果トランジスタ（ＭＩＳＦ
ＥＴ）により構成されている。すなわち、素子１２は、
素子間分離絶縁膜１１により周囲を取り囲まれた領域内
において、半導体基板（又はウェル領域）１０からなる
チャネル形成領域と、このチャネル形成領域上のゲート
絶縁膜１２Ａと、ゲート絶縁膜１２Ａ上のゲート電極１
２Ｂと、ゲート電極１２Ｂの両側に配設されソース領域
又はドレイン領域として使用される一対の半導体領域１
２Ｃとを備えて構成されている。

【００５０】第１層目の配線１４は、素子１２を覆う層
間絶縁膜１３上に配設され、この層間絶縁膜１３に形成
された接続孔を通して素子１２の半導体領域１２Ｃに電
気的に接続されている。第１層目の配線１４、後述する
第２層目の配線１６及び外部接続電極１８は、本発明の
第１の実施の形態においてダマシンプロセスにより形成
されたＣｕ配線又はＣｕ合金配線である。なお、本発明
においては、第１層目の配線１４等には、アルミニウム
（Ａｌ）膜、Ａｌ合金膜（例えばＡｌ−Ｃｕ膜、Ａｌ−
Ｓｉ膜又はＡｌ−Ｃｕ−Ｓｉ膜）等も使用することがで
きる。また、層間絶縁膜１３、１５、１７には、例えば
シリコン酸化膜、シリコン窒化膜の単層膜、又はこれら
の単層膜を複数積層した複合膜を実用的に使用すること
ができる。

【００５１】第２層目の配線１６は、層間絶縁膜１５上
に配設され、この層間絶縁膜１５に形成された接続孔を
通して第１層目の配線１４に電気的に接続されている。

【００５２】外部接続電極（第３層目の配線）１８は、
層間絶縁膜１７上に配設され、この層間絶縁膜１７に形
成された接続孔を通して第２層目の配線１６に電気的に
接続されている。この外部接続電極１８は本発明に係る
「電極」の一具体例に対応するものである。

【００５３】そして、前述のＵＢＭ膜２０においては、
その凹型形状の底面の全域が外部接続電極１８の表面に
電気的かつ機械的に接続され、その凹型形状の側面が外
部接続電極１８の表面に対して実質的に垂直な面により
構成されている。このＵＢＭ膜２０の側面の高さはバン
プ電極２１のＵＢＭ膜２０の底面からの高さと実質的に
同一である。本発明の第１の実施の形態において、バン
プ電極２１にはＣｕバンプ電極が使用されており、ＵＢ
Ｍ膜２０には、その表面側からその上方に向かって、タ
ンタル窒化（ＴａＮ）膜、タンタル（Ｔａ）膜、Ｃｕ膜
のそれぞれを順次積層した複合膜が使用されている。最
上層のＣｕ膜は、少なくとも電気伝導性を備えており、
さらに外部接続電極１８との間の接着性を高める機能を
備えている。中間層のＴａ膜は、同様に少なくとも電気
伝導性を備えており、さらに外部接続電極１８とバンプ
電極２１との間の拡散防止バリア膜としての機能を備え
ている。最下層のＴａＮ膜は、少なくとも電気伝導性を
備え、酸化防止膜としての機能を備えている。さらに、
ＵＢＭ膜２０は、バンプ電極２１を電解めっきにより形
成する際の給電膜として使用されている。

【００５４】バンプ電極２１は、上記のように側面のほ
ぼ全域がＵＢＭ膜２０の内壁面により取り囲まれ、底面
が同様にＵＢＭ膜２０の底面により取り囲まれ、バンプ
電極２１の形状がＵＢＭ膜２０の凹型形状により決定さ
れるようになっている。バンプ電極２１の平面形状は、
図示していないが、円形、楕円、方形、又は六角形や八
角形等の多角形により形成することができる。バンプ電
極２１の温度サイクルに対する機械的強度を向上するた
めには、バンプ電極２１の平面形状は円形又はそれに近
い形状の方が好ましい。また、例えば特定用途向け集積
回路（ＡＳＩＣ）等においてバンプ電極２１の形状を電
子情報として取り扱う場合には、機械的強度も勘案し
て、電子情報量を減少するために、バンプ電極２１の平
面形状を多角形に設定することが好ましい。ＵＢＭ膜２
０の凹型形状の開口形状は、基本的にはバンプ電極２１
の平面形状と同一である。因みに、電子情報としてのバ
ンプ電極２１の平面形状（又は絶縁膜２５のバンプ開口
部２５Ｈを形成するレチクルのパターン）が多角形に設
定されていても、半導体ウェハプロセスにおいて、露光
工程の際の隣接効果、エッチング工程の際のエッチング
の回り込み等が生じ、実際のバンプ電極２１の平面形状
は円形に近い形状になる。本発明の第１の実施の形態に
おいて、バンプ電極２１には、電解めっきにより成膜さ
れたＣｕ膜を実用的に使用することができる。

【００５５】バンプ電極２１の上面は基本的にほぼ平面
であるが、バンプ電極２１の上側角部には面取り２１Ｃ
がなされ、バンプ電極２１の上面のより一層の平坦化が
図られている。半導体装置の製造方法において説明する
が、バンプ電極２１及びＵＢＭ膜２０を形成する際に不
必要な領域のバンプ電極膜（２１Ａ）並びにＵＢＭ膜２
０をＣＭＰにより取り除くが、この時にバンプ電極２１
の硬度が絶縁膜２５の硬度よりも低いので、破線で示す
ようにバンプ電極２１の上面中央部が僅かに窪み、上面
周辺部の角部分に尖った形状（図１中、破線により示し
ている。）が生成されてしまう。面取り２１Ｃは、この
ような尖った形状の部分を取り除くように、水平面に沿
って行われる。

【００５６】バンプ電極２１の側面の少なくとも外部接
続電極１８側の一部、すなわち直接的にはＵＢＭ膜２０
の側面の少なくとも外部接続電極１８側の一部はパッシ
ベーション膜としての絶縁膜２５により取り囲まれてい
る。換言すれば、バンプ電極２１の外部接続電極１８側
の一部は、絶縁膜２５に形成されたバンプ開口部２５Ｈ
内部に、ＵＢＭ膜２０を介在させて埋設されている。本
発明の第１の実施の形態において、絶縁膜２５には、例
えばプラズマＣＶＤ法により成膜されたシリコン酸化
膜、シリコン窒化膜等の無機系絶縁膜を実用的に使用す
ることができる。また、絶縁膜２５には、スピンオング
ラス（ＳＯＧ）法により塗布されたシリコン酸化膜、ス
ピンコート法により塗布されたポリイミド系樹脂膜等の
有機系絶縁膜も実用的に使用することができる。

【００５７】このように構成される本発明の第１の実施
の形態に係る半導体装置においては、ＵＢＭ膜２０がバ
ンプ電極２１の側面及び底面を取り囲み、外部接続電極
１８とバンプ電極２１との間においてＵＢＭ膜２０によ
り充分な電流経路の断面積及び放熱経路の断面積を確保
することができるので、バンプ電極２１の微細化を実現
することができ、多端子化を実現することができる。さ
らに、バンプ電極２１の側面を取り囲むようにＵＢＭ膜
２０を備えたので、バンプ電極（Ｃｕバンプ電極）２１
の腐食を防止することができ、信頼性の高い半導体装置
を実現することができる。なお、バンプ電極２１の上面
は別の電極（例えば、後述する図３及び図４に示すイン
ターポーザ３のプラグ３４）に接合されるようになって
おり、バンプ電極２１の上面が露出することはないの
で、この部分の腐食はない。

【００５８】さらに、凹型形状のＵＢＭ膜２０は適度な
機械的強度を備え、バンプ電極２１の形状変化が生じに
くく、バンプ電極２１の高さを均一化することができる
ので、バンプ電極２１とこのバンプ電極２１上の他の電
極との間の電気的な接続信頼性を向上することができ
る。

【００５９】さらに、外部接続電極１８とＵＢＭ膜２０
との間の接続部分及びＵＢＭ膜２０とバンプ電極２１と
の間の接続部分が絶縁膜２５により機械的に補強される
ので、熱サイクルに伴う剪断応力による接続部分のクラ
ックの発生や破断を防止することができ、電気的信頼性
を向上することができる。上記のように、絶縁膜２５と
してシリコン酸化膜、シリコン窒化膜等の無機系絶縁膜
が使用される場合、剪断応力に抗して接続部分を強固に
固着することができる。また、絶縁膜としてポリイミド
系樹脂膜等の有機系絶縁膜が使用される場合、剪断応力
を吸収することができる。

【００６０】さらに、バンプ電極２１の上側角部に面取
り２１Ｃを行い、この部分に発生する尖った形状を取り
除き、バンプ電極２１の上面を平坦化することができる
ので、バンプ電極２１とその上面に接続される他の電極
との間の接続不良を防止することができ、電気的信頼性
を向上することができる。

【００６１】［バンプ電極の製造方法及び半導体装置の
製造方法］次に、前述のバンプ電極２１の製造方法を少
なくとも含む半導体装置の製造方法を、図２（Ａ）乃至
図２（Ｅ）を用いて説明する。なお、本発明の第１の実
施の形態に係る半導体装置の製造方法は、径５μｍ、高
さ０．５μｍのサイズを有する微細なＣｕバンプ電極の
製造方法である。

【００６２】（１）まず最初に、半導体ウェハ１０Ｕが
準備される（図２（Ａ）参照）。この半導体ウェハ１０
Ｕは、半導体ウェハプロセスのダイシング工程前の状態
にあり、かつ半導体チップとして細分化される前の状態
にある。半導体ウェハ１０Ｕは、シリコン単結晶ウェハ
により形成され、各々の半導体チップ形成領域毎の回路
搭載面上に外部接続電極１８が既に配設された状態にあ
る。

【００６３】（２）図２（Ａ）に示すように、外部接続
電極１８上にバンプ開口部２５Ｈを有する絶縁膜２５Ａ
を形成する。絶縁膜２５Ａは例えばプラズマＣＶＤ法に
より成膜されたシリコン酸化膜又はシリコン窒化膜等の
無機系絶縁膜を実用的に使用することができ、この無機
系絶縁膜は例えば１．５μｍの膜厚により形成されてい
る。バンプ開口部２５Ｈは、フォトリソグラフィ技術に
より絶縁膜２５Ａ上にフォトレジスト膜を形成し、露光
処理、現像処理等を経てフォトレジスト膜からエッチン
グマスクを形成し、このエッチングマスクを使用して絶
縁膜２５Ａをパターニングすることにより形成すること
ができる。絶縁膜２５Ａのパターニングには、ＲＩＥ等
の異方性エッチングにより行うことが、微細化の点にお
いて好ましい。なお、絶縁膜２５Ａには、無機系絶縁膜
に代えて、上記のように有機系絶縁膜を使用することが
できる。

【００６４】（３）次に、絶縁膜２５Ａ上、バンプ開口
部２５Ｈ内壁上及びバンプ開口部２５Ｈ内の外部接続電
極１８上の半導体ウェハ１０Ｕの全面にＵＢＭ膜２０を
形成する（図２（Ｂ）参照）。ＵＢＭ膜２０は、例えば
８０ｎｍ〜２００ｎｍ程度の膜厚のＣｕ膜、５ｎｍ〜５
０ｎｍ程度の膜厚のＴａ膜、５ｎｍ〜５０ｎｍ程度の膜
厚のＴａＮ膜の積層膜により形成され、これらの膜は連
続的なスパッタリングにより成膜することができる。Ｕ
ＢＭ膜２０は、このようにスパッタリングにより成膜さ
れているので、バンプ開口部２５Ｈ内壁の段差面並びに
バンプ開口部２５Ｈ内に露出する外部接続電極１８の表
面に沿って均一な膜厚により形成することができる。

【００６５】（４）引き続き、図２（Ｂ）に示すよう
に、少なくともバンプ開口部２５Ｈを埋設するように、
ＵＢＭ膜２０上にバンプ電極膜２１Ａを形成する。バン
プ電極膜２１ＡにはＵＢＭ膜２０を給電膜として電解め
っきにより成膜されたＣｕ膜を実用的に使用することが
でき、このＣｕ膜は例えば１μｍ〜３μｍ程度の膜厚に
より形成されている。

【００６６】（５）図２（Ｃ）に示すように、バンプ開
口部２５Ｈ以外の不要な（余剰の）バンプ電極膜２１Ａ
及びＵＢＭ膜２０を除去し、バンプ開口部２５Ｈ内壁上
及びバンプ開口部２５Ｈ内の外部接続電極１８上のＵＢ
Ｍ膜２０により周囲を囲まれたバンプ電極２１を形成す
る。この不要なバンプ電極膜２１Ａ及びＵＢＭ膜２０の
除去はＣＭＰにより行う。ＣＭＰは、半導体ウェハ１０
Ｕの全面を化学的かつ機械的に削り取るようになってい
るので、結果的に絶縁膜２５Ａの表面の高さ、ＵＢＭ膜
２０のバンプ開口部２５Ｈ内壁における高さ、バンプ電
極２１の高さはほぼ同一となり、半導体ウェハ１０Ｕの
全面が平坦化される。

【００６７】（６）図２（Ｄ）に示すように、絶縁膜２
５Ａの表面の一部を膜厚方向に除去し、ＵＢＭ膜２０及
びバンプ電極２１を突出させるとともに、これらＵＢＭ
膜２０及びバンプ電極２１に対してリセスさせた絶縁膜
２５を形成する。絶縁膜２５Ａの除去にはドライエッチ
ング又はウエットエッチングを使用することができる。
絶縁膜２５Ａは例えば０．５μｍ程度除去され、最終的
な絶縁膜２５の膜厚は例えば１．０μｍに調節されてい
る。また、絶縁膜２５Ａに有機系樹脂膜を使用する場
合、この絶縁膜２５Ａの表面の一部の除去には、プラズ
マアッシャーを使用することができる。

【００６８】なお、本発明において、例えば、外部接続
電極１８とＵＢＭ膜２０との間の接着力が充分に得られ
ている場合には、絶縁膜２５Ａをすべて除去し、絶縁膜
２５を無くすようにしてもよい。

【００６９】（７）次に、前述のＣＭＰによりバンプ電
極２１の上面に僅かな窪みが生じることに起因する、バ
ンプ電極２１の上側角部の尖った形状を取り除くため
に、図２（Ｅ）に示すように、面取り２１Ｃを行う（図
１参照。）。面取り２１ＣはＣＭＰにより行われ、この
面取り２１Ｃによりバンプ電極２１の上面を平坦化する
ことができる。

【００７０】（８）これら一連の工程が終了すると、外
部接続電極１８上にＵＢＭ膜２０を介在させて電気的か
つ機械的に接続され、絶縁膜２５の表面から０．５μｍ
の高さを有するバンプ電極２１を備えた半導体ウェハ１
０Ｕを完成させることができる。

【００７１】（９）この後、半導体ウェハ１０Ｕにダイ
シング工程を行い、図１に示すような半導体チップ１を
形成することができる。

【００７２】（１０）そして、後述するように、多層配
線基板（５）上に半導体チップ１を実装することによ
り、本発明の第１の実施の形態に係る半導体装置（２）
を完成させることができる。

【００７３】このような本発明の第１の実施の形態に係
る半導体装置の製造方法においては、バンプ開口部２５
Ｈを有する絶縁膜２５Ａを形成した後に、バンプ開口部
２５Ｈ内壁上及びバンプ開口部２５Ｈ内の外部接続電極
１８上の広範囲にＵＢＭ膜２０を形成し、さらにバンプ
電極２１をマスクとしたウエットエッチングによるＵＢ
Ｍ膜２０のパターニングを行わないようにしたので、Ｕ
ＢＭ膜２０のサイドエッチングを防止することができ
る。従って、外部接続電極１８とバンプ電極２１との間
のＵＢＭ膜２０を介在させた導通を確実に行うことがで
きるので、半導体装置の製造上の歩留まりを向上するこ
とができる。さらに、ＵＢＭ膜２０のサイドエッチング
を防止するようにしたので、上記のように例えば５μｍ
径若しくはそれ以下の微細なバンプ電極２１を容易に製
造することができる。

【００７４】さらに、本発明の第１の実施の形態に係る
半導体装置の製造方法においては、ＣＭＰによりバンプ
開口部２５Ｈ上を含む絶縁膜２５Ａ上の全面を平坦化す
ることができ、バンプ電極２１の高さを均一化すること
ができるので、バンプ電極２１の接続不良を防止するこ
とができる。さらに、絶縁膜２５Ａ上の不必要なバンプ
電極膜２１ＡとＵＢＭ膜２０とを１つのＣＭＰ工程によ
り順次除去することができるので、半導体装置の製造工
程数を減少することができる。

【００７５】さらに、本発明の第１の実施の形態に係る
半導体装置の製造方法においては、ＣＭＰによりバンプ
電極２１の上面が僅かに窪み、バンプ電極２１の上側角
部の尖った形状を面取り２１Ｃにより取り除くことがで
きるので、バンプ電極２１の上面をより一層平坦化する
ことができる。従って、バンプ電極２１とその上面に接
続される他の電極との間の接続不良を防止することがで
き、半導体装置の製造上の歩留りを向上することができ
る。

【００７６】［半導体装置の第１の構造］本発明の第１
の実施の形態に係る第１の構造の半導体装置２は、図３
及び図４に示すように、多層配線基板５と、この多層配
線基板５上のインターポーザ３と、インターポーザ３上
の前述の半導体チップ１とを少なくとも備えて構築され
ている。

【００７７】多層配線基板５は、その構造を詳細に示し
ていないが、基板本体５１に複数の配線層を備えてお
り、基板本体５１の表面（図３中、上側表面）には複数
の電極（内部電極）５２が配設されている。この基板本
体５１には、セラミックス基板、炭化シリコン基板、エ
ポキシ系樹脂基板等を実用的に使用することができる。

【００７８】インターポーザ３は、本発明の第１の実施
の形態において、多層配線基板５と半導体チップ１との
間に介在させる中間配線基板としての機能を備えてい
る。このインターポーザ３は、インターポーザ本体３０
と、このインターポーザ本体３０の表面（図４中、下側
表面）から裏面（同図中、上側表面）に達するプラグ孔
３０Ｈと、プラグ孔３０Ｈ内壁上の絶縁膜３１と、この
絶縁膜３１上のバリアメタル膜３２と、バリアメタル膜
３２上のめっきシード膜（めっき給電膜）３３と、めっ
きシード膜３３上であってプラグ孔３０Ｈ内部に埋設さ
れたプラグ３４と、インターポーザ本体３０の表面上の
第１層目の配線３５と、第１層目の配線３５上の第２層
目の配線３６と、第２層目の配線３６上の外部接続電極
（第３層目の配線）３７とを少なくとも備えている。さ
らに、インターポーザ３の外部接続電極３７上には、前
述の半導体チップ１のＵＢＭ膜２０と同様なＵＢＭ膜４
０と、半導体チップ１のバンプ電極２１と同様なバンプ
電極４１とを備えている。

【００７９】インターポーザ本体３０には、半導体チッ
プ１の半導体基板１０との熱膨張係数が同等で、かつ半
導体チップ１の製造プロセスと同様な製造プロセスによ
り製作することができる、シリコン単結晶基板を実用的
に使用することができる。プラグ３４には、電気伝導性
に優れたＣｕプラグを実用的に使用することができる。
このＣｕプラグは、プラグ孔３０Ｈ内壁上のめっきシー
ド膜３３を利用して、電解めっきにより成膜されてい
る。プラグ３４は、プラグ孔３０Ｈ内部に埋設されてい
るので、インターポーザ３の表面から裏面に至る貫通配
線として使用されている。

【００８０】インターポーザ３の表面側のプラグ３４の
一端は第１層目の配線３５に電気的に接続されている。
インターポーザ３の裏面側のプラグ３４の他端側は、バ
ンプ電極２１、ＵＢＭ膜２０のそれぞれを通して半導体
チップ１の外部接続電極１８に電気的に接続されてい
る。すなわち、本発明の第１の実施の形態に係る半導体
装置２においては、半導体チップ１の集積回路搭載面を
インターポーザ３及び多層配線基板５に向けた状態で、
多層配線基板５に半導体チップ１を実装するＦＣ方式に
より実装されている。

【００８１】第１層目の配線３５、第２層目の配線３
６、外部接続電極３７は、本発明の第１の実施の形態に
おいて、いずれもＣｕ膜又はＣｕ合金膜により形成され
ている。当然のことながら、これらの材料としては、Ａ
ｌ膜やＡｌ合金膜を使用することができる。なお、第１
層目の配線３５と第２層目の配線３６との間、第２層目
の配線３６と外部接続電極３７との間には絶縁膜や接続
孔が配設されているが、これらの構成は基本的には半導
体チップ１の構成と同様であり、その説明は省略する。

【００８２】外部接続電極３７上のＵＢＭ膜４０及びバ
ンプ電極４１は、基本的には半導体チップ１のＵＢＭ膜
２０及びバンプ電極２１と同様な構造並びに材料により
構成されている。つまり、ＵＢＭ膜４０は凹型形状によ
り形成され、バンプ電極４１は、ＵＢＭ膜４０の凹型形
状内部に埋設され、側面及び底面がＵＢＭ膜４０により
取り囲まれている。

【００８３】また、バンプ電極４１の外部接続電極３７
側の一部は、絶縁膜４２に形成されたバンプ開口部４２
Ｈ内部にＵＢＭ膜４０を介在させて埋設されている。

【００８４】インターポーザ３のバンプ電極４１は、さ
らに半田バンプ電極６を通して多層配線基板５の電極５
２に電気的かつ機械的に接続されている。半田バンプ電
極６には、例えばＳｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−亜鉛
（Ｚｎ）、Ｓｎ−Ｃｕ等の二元系合金、Ｓｎ−Ａｇ−Ｃ
ｕ等の三元系合金又は四元系以上の合金を実用的に使用
することができる。

【００８５】［インターポーザの製造方法］次に、前述
のインターポーザ３の製造方法を、図５（Ａ）乃至図５
（Ｅ）を用いて簡単に説明する。

【００８６】（１）まず最初に、図５（Ａ）に示すよう
に、インターポーザ本体３０となる半導体ウェハ３Ｕが
準備される。この半導体ウェハ３Ｕには、数百μｍの厚
さのシリコン単結晶ウェハを実用的に使用することがで
きる。

【００８７】（２）図５（Ｂ）に示すように、半導体ウ
ェハ３Ｕの表面からその深さ方向に向かってプラグ孔３
０Ｈを形成する。プラグ孔３０Ｈは、例えばＲＩＥ等の
異方性エッチングにより形成されている。必ずしも以下
の数値に限定されるものではないが、本発明の第１の実
施の形態においては、直径３０μｍ、深さ６０μｍの寸
法を有するプラグ孔３０Ｈが形成される。

【００８８】（３）図５（Ｃ）に示すように、半導体ウ
ェハ３Ｕの表面上、プラグ孔３０Ｈ内壁上及びプラグ孔
３０Ｈ底面上を含む半導体ウェハ３Ｕの全面に、絶縁膜
３１、バリアメタル膜３２、めっきシード膜３３のそれ
ぞれを順次成膜する。

【００８９】（４）図５（Ｄ）に示すように、少なくと
もプラグ孔３０Ｈ内部を埋設するように、めっきシード
膜３３上にプラグ形成膜３４Ａを形成する。このプラグ
形成膜３４Ａには、めっきシード膜３３を給電膜として
使用した電解めっきにより成膜されたＣｕ膜を実用的に
使用することができる。

【００９０】（５）図５（Ｅ）に示すように、プラグ孔
３０Ｈ以外の領域において、プラグ形成膜３４Ａ、めっ
きシード膜３３、バリアメタル膜３２のそれぞれを少な
くとも除去し、プラグ孔３０Ｈ内部に埋設されたプラグ
３４を形成する。この不要部分の除去には例えばＣＭＰ
を使用することができる。

【００９１】（６）この後、図示しないが、例えばダマ
シンプロセスにより、第１層目の配線３５、第２層目の
配線３６、外部接続電極（第３層目の配線）３７等を形
成する（図４参照。）。

【００９２】（７）そして、半導体チップ１のＵＢＭ膜
２０及びバンプ電極２１の製造方法と同様に、半導体ウ
ェハ３Ｕの表面において、外部接続電極３７上にＵＢＭ
膜４０及びバンプ電極４１を形成する（図３及び図４参
照。）。

【００９３】（８）半導体ウェハ３Ｕの裏面からプラグ
３４の他端が露出されるまで、半導体ウェハ３Ｕの薄膜
化処理を行う。この薄膜化処理には、グラインディング
処理とその後に行うＣＭＰ処理とを併用した処理を実用
的に使用することができる。プラグ３４の他端が露出さ
れるまで薄膜化処理が行われた結果、半導体ウェハ３Ｕ
の厚さは約６０μｍになる。

【００９４】（９）この後、半導体ウェハ３Ｕをダイシ
ング工程により細分化することにより、図３及び図４に
示すようなインターポーザ３を製造することができる。

【００９５】［半導体装置の第２の構造］本発明の第１
の実施の形態に係る第２の構造の半導体装置２には、三
次元実装構造が採用されている。すなわち、第２の構造
の半導体装置は、図６及び図７に示すように、多層配線
基板５と、この多層配線基板５上に高さ方向に順次積層
された半導体チップ７Ａ、７Ｂ、７Ｃ及び前述の半導体
チップ１とを少なくとも備えて構築されている。

【００９６】多層配線基板５並びに最上層の半導体チッ
プ１の基本的構造は、図３に示す第１の構造の半導体装
置２の多層配線基板５並びに図１に示す半導体チップ１
の構造と同様であるので、ここでの説明は省略する。

【００９７】半導体チップ７Ａ〜７Ｃは、いずれも基本
的には同一構造において構成されており、前述の図３及
び図４に示すインターポーザ３に類似した構造において
構成されている。すなわち、半導体チップ７Ａ〜７Ｃ
は、シリコン単結晶基板からなる半導体基板７０と、こ
の半導体基板７０の表面（図７中、下側表面）から裏面
（同図中、上側表面）に達するプラグ孔７０Ｈと、プラ
グ孔７０Ｈ内壁上の絶縁膜７１と、この絶縁膜７１上の
バリアメタル膜７２と、バリアメタル膜７２上のめっき
シード膜７３と、めっきシード膜７３上であってプラグ
孔７０Ｈ内部に埋設されたプラグ７４と、半導体基板７
０の表面上の第１層目の配線７５と、第１層目の配線７
５上の第２層目の配線７６と、第２層目の配線７６上の
外部接続電極（第３層目の配線）７７とを少なくとも備
えている。なお、図示しないが、半導体チップ７Ａ〜７
Ｃのそれぞれの表面には、前述の半導体チップ１の素子
１２と同様に集積回路を構築するための素子が配設され
ている。さらに、半導体チップ７Ａ〜７Ｃのそれぞれの
外部接続電極７７上には、前述の半導体チップ１のＵＢ
Ｍ膜２０と同様なＵＢＭ膜８０と、半導体チップ１のバ
ンプ電極２１と同様なバンプ電極８１とを備えている。

【００９８】また、本発明の第１の実施の形態に係る半
導体チップ７Ａ〜７Ｃの外部接続電極７７及びバンプ電
極８１並びに半導体チップ１の外部接続電極１８及びバ
ンプ電極２１は、半導体基板７０並びに半導体基板１０
の全面に格子状に配列されているが、周辺にのみ配列す
るようにしてもよい。

【００９９】プラグ７４には、前述のインターポーザ３
のプラグ３４と同様に、電気伝導性に優れたＣｕプラグ
を実用的に使用することができる。このＣｕプラグは、
プラグ孔７０Ｈ内壁上のめっきシード膜７３を利用し
て、電解めっきにより成膜されている。プラグ７４は、
プラグ孔７０Ｈ内部に埋設されているので、半導体基板
７０の表面から裏面に至る貫通配線として使用されてい
る。

【０１００】第１層目の配線７５、第２層目の配線７
６、外部接続電極７７は、本発明の第１の実施の形態に
おいて、いずれもＣｕ膜又はＣｕ合金膜により形成され
ている。当然のことながら、これらの材料としては、Ａ
ｌ膜やＡｌ合金膜を使用することができる。なお、第１
層目の配線７５と第２層目の配線７６との間、第２層目
の配線７６と外部接続電極７７との間には絶縁膜や接続
孔が配設されているが、これらの構成は基本的には半導
体チップ１の構成と同様であり、その説明は省略する。

【０１０１】外部接続電極７７上のＵＢＭ膜８０及びバ
ンプ電極８１は、基本的には半導体チップ１のＵＢＭ膜
２０及びバンプ電極２１と同様な構造並びに材料により
構成されている。つまり、ＵＢＭ膜８０は凹型形状によ
り形成され、バンプ電極８１は、ＵＢＭ膜８０の凹型形
状内部に埋設され、側面及び底面がＵＢＭ膜８０により
取り囲まれている。

【０１０２】また、バンプ電極８１の外部接続電極は７
７側の一部は、絶縁膜８２に形成されたバンプ開口部８
２Ｈ内部にＵＢＭ膜８０を介在させて埋設されている。

【０１０３】最下層の半導体チップ７Ａは、その表面
（図６中及び図７中、下側表面）を多層配線基板５の表
面（図６中、上側表面）に向かい合わせたＦＣ方式によ
り、多層配線基板５上に実装されている。半導体チップ
７Ａの外部接続電極７７はバンプ電極８１を通して多層
配線基板５の電極５２に電気的かつ機械的に接続されて
いる。

【０１０４】第２層目の半導体チップ７Ｂは、その表面
（図６中及び図７中、下側表面）を半導体チップ７Ａの
裏面（図６中及び図７中、上側表面）に向かい合わせた
ＦＣ方式により、半導体チップ７Ａの裏面上に実装され
ている。半導体チップ７Ｂの外部接続電極７７はバンプ
電極８１を通して半導体チップ７Ａのプラグ７４に電気
的かつ機械的に接続されている。

【０１０５】第３層目の半導体チップ７Ｃは、その表面
（図６中及び図７中、下側表面）を半導体チップ７Ｂの
裏面（図６中及び図７中、上側表面）に向かい合わせた
ＦＣ方式により、半導体チップ７Ｂの裏面上に実装され
ている。半導体チップ７Ｃの外部接続電極７７はバンプ
電極８１を通して半導体チップ７Ｂのプラグ７４に電気
的かつ機械的に接続されている。

【０１０６】最上層の半導体チップ１は、その表面（図
６中、下側表面、前述の図１中、上側表面）を半導体チ
ップ７Ｃの裏面（図６中、上側表面）に向かい合わせた
ＦＣ方式により、半導体チップ７Ｃの裏面上に実装され
ている。半導体チップ１の外部接続電極１８はバンプ電
極２１を通して半導体チップ７Ｃのプラグ７４に電気的
かつ機械的に接続されている。

【０１０７】このように構成される本発明の第１の実施
の形態の第２の構造の半導体装置２においては、前述の
効果に加えて、複数の半導体チップ７Ａ〜７Ｃ、半導体
チップ１のそれぞれを多層配線基板５上の高さ方向に積
層するようにしたので、より一層の小型化を図ることが
できる。さらに、半導体チップ７Ａと半導体チップ７Ｂ
との間の電気的な接続を半導体チップ７Ａのプラグ７４
により行い、半導体チップ７Ｂと半導体チップ７Ｃとの
間の電気的な接続を半導体チップ７Ｂのプラグ７４によ
り行い、半導体チップ７Ｃと半導体チップ１との間の電
気的な接続を半導体チップ７Ｃのプラグ７４により行
い、上下半導体チップ間の接続経路長を短縮することが
できるので、回路動作速度の高速化を図ることができ
る。

【０１０８】（第２の実施の形態）本発明の第２の実施
の形態は、前述の本発明の第１の実施の形態に係る半導
体装置２の製造方法において、半導体チップ１の絶縁膜
２５の膜厚の制御性を向上させた製造方法を説明するも
のである。以下、図８（Ａ）乃至図８（Ｄ）を使用し
て、本発明の第２の実施の形態に係る半導体装置２の製
造方法を説明する。

【０１０９】（１）まず最初に、本発明の第１の実施の
形態に係る半導体装置２の製造方法と同様に、半導体ウ
ェハ１０Ｕが準備される（図８（Ａ）参照）。

【０１１０】（２）図８（Ａ）に示すように、半導体ウ
ェハ１０Ｕの外部接続電極１８上にバンプ開口部２５Ｈ
を有する絶縁膜２５Ａを形成する。ここで、絶縁膜２５
Ａは、第１の絶縁膜２５１を形成し、さらにこの第１の
絶縁膜２５１上にこの第１の絶縁膜２５１に対してエッ
チング選択比を有する第２の絶縁膜２５２を形成した、
少なくとも２層構造により形成されている。第１の絶縁
膜２５１には、例えばプラズマＣＶＤ法により成膜され
た、１．０μｍの膜厚のシリコン酸化膜又はシリコン窒
化膜等の無機系絶縁膜を実用的に使用することができ
る。第２の絶縁膜２５２には、例えばスピンコート法に
より塗布された、５μｍの膜厚のポリイミド系樹脂膜等
の有機系絶縁膜を実用的に使用することができる。バン
プ開口部２５Ｈは、本発明の第１の実施の形態に係る半
導体装置２の製造方法と同様に、フォトリソグラフィ技
術及びエッチング技術により形成することができる。

【０１１１】（３）次に、絶縁膜２５Ａ上、バンプ開口
部２５Ｈ内壁上及びバンプ開口部２５Ｈ内の外部接続電
極１８上の半導体ウェハ１０Ｕの全面にＵＢＭ膜２０を
形成する（図８（Ｂ）参照）。

【０１１２】（４）引き続き、図８（Ｂ）に示すよう
に、少なくともバンプ開口部２５Ｈを埋設するように、
ＵＢＭ膜２０上にバンプ電極膜２１Ａを形成する。

【０１１３】（５）図８（Ｃ）に示すように、バンプ開
口部２５Ｈ以外の不要なバンプ電極膜２１Ａ及びＵＢＭ
膜２０を除去し、バンプ開口部２５Ｈ内壁上及びバンプ
開口部２５Ｈ内の外部接続電極１８上のＵＢＭ膜２０に
より周囲を囲まれたバンプ電極２１を形成する。この不
要なバンプ電極膜２１Ａ及びＵＢＭ膜２０の除去はＣＭ
Ｐにより行う。

【０１１４】（６）次に、図８（Ｄ）に示すように、絶
縁膜２５Ａの表面の一部、すなわち第２の絶縁膜２５２
を第１の絶縁膜２５１に対して選択的にエッチング除去
し、ＵＢＭ膜２０及びバンプ電極２１を突出させるとと
もに、これらＵＢＭ膜２０及びバンプ電極２１に対して
リセスさせた第１の絶縁膜２５１からなる絶縁膜２５を
形成する。第２の絶縁膜２５２の除去にはドライエッチ
ング又はウエットエッチングを使用することができる。
また、第２の絶縁膜２５２に有機系樹脂膜が使用される
場合には、プラズマアッシャーにより第２の絶縁膜２５
２を容易に除去することができる。

【０１１５】（７）この後、本発明の第１の実施の形態
に係る半導体装置２の製造方法の図２（Ｅ）に示す面取
り２１Ｃを行う工程並びにそれ以降の工程を行うことに
より、外部接続電極１８上にＵＢＭ膜２０を介在させて
電気的かつ機械的に接続されたバンプ電極２１を備え、
このバンプ電極２１の周囲の少なくとも一部を取り囲む
絶縁膜２５を備えた半導体ウェハ１０Ｕを完成させるこ
とができる。

【０１１６】（８）そして、半導体ウェハ１０Ｕにダイ
シング工程を行い、前述の図１に示すような半導体チッ
プ１を形成することができ、図３及び図４又は図６及び
図７に示すように、多層配線基板５上に半導体チップ１
を実装することにより、本発明の第２の実施の形態に係
る半導体装置２を完成させることができる。

【０１１７】このような本発明の第２の実施の形態に係
る半導体装置２の製造方法においては、エッチング選択
比が異なる少なくとも第１の絶縁膜２５１及び第２の絶
縁膜２５２により絶縁膜２５Ａを形成し、この第２の絶
縁膜２５２を犠牲膜として第１の絶縁膜２５１に対して
選択的にエッチング除去するようにしたので、絶縁膜２
５Ａの表面の一部の膜厚方向の除去量を半導体ウェハ１
０Ｕ面内において均一化することができる。

【０１１８】（第３の実施の形態）本発明の第３の実施
の形態は、前述の本発明の第１の実施の形態に係る半導
体装置２の製造方法において、半導体チップ１のＵＢＭ
膜２０の材質並びにバンプ電極２１の材質を代えた例を
説明するものである。すなわち、本発明の第３の実施の
形態に係る半導体装置２の製造方法は、径１０μｍ、高
さ１μｍのサイズを有する微細なＳｎバンプ電極の製造
方法である。以下、図９（Ａ）乃至図９（Ｅ）を使用し
て、本発明の第３の実施の形態に係る半導体装置２の製
造方法を説明する。

【０１１９】（１）まず最初に、本発明の第１の実施の
形態に係る半導体装置２の製造方法と同様に、半導体ウ
ェハ１０Ｕが準備される（図９（Ａ）参照）。

【０１２０】（２）図９（Ａ）に示すように、外部接続
電極１８上にバンプ開口部２５Ｈを有する絶縁膜２５Ａ
を形成する。

【０１２１】（３）次に、絶縁膜２５Ａ上、バンプ開口
部２５Ｈ内壁上及びバンプ開口部２５Ｈ内の外部接続電
極１８上の半導体ウェハ１０Ｕの全面にＵＢＭ膜２６を
形成する（図９（Ｂ）参照）。ＵＢＭ膜２６は、例えば
５０ｎｍ〜２００ｎｍ程度の膜厚のチタン（Ｔｉ）膜、
１５０ｎｍ〜３００ｎｍ程度の膜厚のＮｉ膜の積層膜に
より形成され、これらの膜は連続的なスパッタリングに
より成膜することができる。ＵＢＭ膜２６は、このよう
にスパッタリングにより成膜されているので、バンプ開
口部２５Ｈ内壁の段差面並びにバンプ開口部２５Ｈ内に
露出する外部接続電極１８の表面に沿って均一な膜厚に
より形成することができる。

【０１２２】（４）引き続き、図９（Ｂ）に示すよう
に、少なくともバンプ開口部２５Ｈを埋設するように、
ＵＢＭ膜２６上にバンプ電極膜２７Ａを形成する。バン
プ電極膜２７ＡにはＵＢＭ膜２６を給電膜として電解め
っきにより成膜されたＳｎ膜を実用的に使用することが
でき、このＳｎ膜は例えば２μｍ〜５μｍ程度の膜厚に
より形成されている。

【０１２３】（５）図９（Ｃ）に示すように、バンプ開
口部２５Ｈ以外の不要な（余剰の）バンプ電極膜２７Ａ
及びＵＢＭ膜２６を除去し、バンプ開口部２５Ｈ内壁上
及びバンプ開口部２５Ｈ内の外部接続電極１８上のＵＢ
Ｍ膜２６により周囲を囲まれたバンプ電極２７Ｂを形成
する。この不要なバンプ電極膜２７Ａ及びＵＢＭ膜２６
の除去はＣＭＰにより行う。

【０１２４】（６）図９（Ｄ）に示すように、絶縁膜２
５Ａの表面の一部を膜厚方向に除去し、ＵＢＭ膜２６及
びバンプ電極２７Ｂを突出させるとともに、これらＵＢ
Ｍ膜２６及びバンプ電極２７Ｂに対してリセスさせた絶
縁膜２５を形成する。絶縁膜２５Ａの除去にはドライエ
ッチング又はウエットエッチングを使用することができ
る。絶縁膜２５Ａは例えば１．０μｍ程度除去され、最
終的な絶縁膜２５の膜厚は例えば１．５μｍに調節され
ている。

【０１２５】（７）図９（Ｅ）に示すように、例えば２
００〜２８０℃程度の温度において、バンプ電極２７Ｂ
に半田リフローを行い、若干上側角部に丸みを帯びたバ
ンプ電極２７を形成する。

【０１２６】（８）これら一連の工程が終了すると、外
部接続電極１８上にＵＢＭ膜２６を介在させて電気的か
つ機械的に接続されたバンプ電極２７を備えた半導体ウ
ェハ１０Ｕを完成させることができる。

【０１２７】（９）この後、半導体ウェハ１０Ｕにダイ
シング工程を行い、前述の図１に示すような半導体チッ
プ１を形成することができる。

【０１２８】（１０）そして、前述の図３及び図４又は
図６及び図７に示すような多層配線基板５上に半導体チ
ップ１を実装することにより、本発明の第３の実施の形
態に係る半導体装置２を完成させることができる。

【０１２９】このような本発明の第３の実施の形態に係
る半導体装置２の製造方法においては、本発明の第１の
実施の形態に係る半導体装置２の製造方法により得られ
る効果と同様な効果が得られるとともに、バンプ電極２
７Ｂの側面及び底面をＵＢＭ膜２６により取り囲み、こ
のＵＢＭ膜２６がバンプ電極２７Ｂの形状を保持する
（ダムとして機能させる）ことができるので、バンプ電
極２７Ｂにリフローを行ってもバンプ電極材料（Ｓｎ）
の流れ出しを防止することができ、リフロー工程後もＵ
ＢＭ膜２６により形状が調節された微細な半田バンプ電
極２７を製造することができる。

【０１３０】さらに、本発明の第３の実施の形態に係る
半導体装置２においては、リフロー工程に伴うバンプ電
極２７Ｂの流れ出しに起因する隣接バンプ電極２７間の
短絡を防止することができ、電気的な信頼性を向上する
ことができるとともに、バンプ電極２７の配列間隔を微
細化（ファインピッチ化）することができ、より一層、
バンプ電極２７の微細化、多端子化を実現することがで
きる。

【０１３１】さらに、凹型形状のＵＢＭ膜２６は適度な
機械的強度を備え、バンプ電極２７の形状変化が生じに
くく、バンプ電極２７の高さを均一化することができる
ので、バンプ電極２７とこのバンプ電極２７上の他の電
極との間の電気的な接続信頼性を向上することができ
る。ここで、「他の電極」とは、例えば図３及び図４に
示すインターポーザ３のプラグ３４、多層配線基板５の
電極５２が該当し、さらに図６及び図７に示す半導体チ
ップ７Ａ〜７Ｃのプラグ７４が該当する。

【０１３２】（その他の実施の形態）本発明は上記複数
の実施の形態によって記載したが、この開示の一部をな
す論述及び図面はこの発明を限定するものであると理解
すべきではない。この開示から当業者には様々な代替実
施の形態、実施例及び運用技術が明らかとなろう。

【０１３３】例えば、本発明の第１の実施の形態に係る
半導体装置２においては、バンプ電極２１にＣｕバンプ
電極が使用されているが、本発明は、このような材料に
限定されるものではなく、例えばＡｕバンプ電極、Ｎｉ
バンプ電極等により半導体装置２を構築してもよい。

【０１３４】さらに、本発明の第３の実施の形態に係る
半導体装置２においては、バンプ電極２７にＳｎバンプ
電極が使用されているが、本発明は、Ｓｎ−Ｐｂ、Ｓｎ
−Ａｇ、Ｓｎ−Ｚｎ、Ｓｎ−Ｃｕ等の二元系合金のバン
プ電極、Ｓｎ−Ａｇ−Ｃｕ等の三元系合金のバンプ電
極、四元系合金以上のバンプ電極により半導体装置２を
構築してもよい。

【０１３５】さらに、本発明の第１の実施の形態に係る
半導体装置２においては、半導体チップ１の外部接続電
極（外部接続端子又はボンディングパッド）１８にＵＢ
Ｍ膜２０及びバンプ電極２１を配設し、インターポーザ
３の外部接続電極３７にＵＢＭ膜４０及びバンプ電極４
１を配設した場合を説明したが、本発明は、多層配線基
板５の電極（内部端子又は内部電極）５２や図示しない
多層配線基板５の外部接続電極にＵＢＭ膜及びバンプ電
極を配設することができる。

【０１３６】さらに、本発明の第１の実施の形態に係る
半導体装置２においては、多層配線基板５に１つの半導
体チップ１しか実装されていないが、本発明は、これに
限定されるものではなく、多層配線基板５に平面的に複
数の半導体チップ１を実装したマルチチップ構造として
もよい。

【０１３７】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。

【０１３８】

【発明の効果】以上説明したように、本発明は、微細な
バンプ電極を実現することができ、高集積化、回路動作
速度の高速化並びに多端子化を実現することができる半
導体装置を提供することができる。

【０１３９】さらに、本発明は、電極とバンプ電極との
間の接続部の電気的信頼性、機械的信頼性の少なくとも
いずれかを向上することができる半導体装置を提供する
ことができる。

【０１４０】さらに、本発明は、微細なバンプ電極を製
造することができる半導体装置の製造方法を提供するこ
とができる。

【０１４１】さらに、本発明は、製造上の歩留りを向上
することができる半導体装置の製造方法を提供すること
ができる。

【０１４２】さらに、本発明は、製造工程数を減少する
ことができる半導体装置の製造方法を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体装置の
半導体チップ及びバンプ電極の基本構造を示す要部断面
構造図である。

【図２】（Ａ）乃至（Ｅ）は本発明の第１の実施の形態
に係るバンプ電極の製造方法を含む半導体装置の製造工
程断面図である。

【図３】本発明の第１の実施の形態に係る第１の構造の
半導体装置の概略的な断面構造図である。

【図４】図３に示す第１の構造の半導体装置の要部拡大
断面構造図である。

【図５】（Ａ）乃至（Ｅ）は図３及び図４に示す第１の
構造の半導体装置のインターポーザの製造工程断面図で
ある。

【図６】本発明の第１の実施の形態に係る第２の構造の
半導体装置の概略的な断面構造図である。

【図７】図６に示す第２の構造の半導体装置の要部拡大
断面構造図である。

【図８】（Ａ）乃至（Ｄ）は本発明の第２の実施の形態
に係るバンプ電極の製造方法を含む半導体装置の製造工
程断面図である。

【図９】（Ａ）乃至（Ｅ）は本発明の第３の実施の形態
に係るバンプ電極の製造方法を含む半導体装置の製造工
程断面図である。

【図１０】（Ａ）乃至（Ｄ）は本発明の先行技術に係る
Ａｕバンプ電極の製造方法を説明する工程断面図であ
る。

【図１１】（Ａ）乃至（Ｅ）は本発明の先行技術に係る
半田バンプ電極の製造方法を説明する工程断面図であ
る。

【図１２】本発明の先行技術に係る半導体装置の要部拡
大断面図である。

【符号の説明】

１、７Ａ〜７Ｃ 半導体チップ １０、７０ 半導体基板 ３Ｕ、１０Ｕ 半導体ウェハ １２ 素子 １８、３７、７７ 外部接続電極 ２０、２６、４０、８０ ＵＢＭ膜 ２１、２７、２７Ｂ、４１、８１ バンプ電極 ２１Ａ、２７Ａ バンプ電極膜 ２１Ｃ 面取り ２５、２５Ａ、４２、８２ 絶縁膜 ２５Ｈ、４２Ｈ、８２Ｈ バンプ開口部 ２ 半導体装置 ３ インターポーザ ３０ インターポーザ本体 ３０Ｈ、７０Ｈ プラグ孔 ３４、７４ プラグ ５ 多層配線基板 ５１ 基板本体 ５２ 電極 ６ 半田バンプ電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 江澤 弘和 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 電極と、 前記電極上の凹型形状のアンダーバンプメタル膜と、 前記アンダーバンプメタル膜の凹型形状内部に埋設さ
   れ、側面及び底面が前記アンダーバンプメタル膜により
   取り囲まれたバンプ電極とを備えたことを特徴とする半
   導体装置。
2. 【請求項２】 前記バンプ電極の上面の高さと、前記ア
   ンダーバンプメタル膜の側面の高さとが、実質的に同一
   であることを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記アンダーバンプメタル膜の側面の少
   なくとも前記電極側の一部は絶縁膜により取り囲まれて
   いることを特徴とする請求項１に記載の半導体装置。
4. 【請求項４】 電極上に開口部を有する絶縁膜を形成す
   る工程と、 前記絶縁膜上、前記開口部内壁上及び前記開口部内の前
   記電極上にアンダーバンプメタル膜を形成する工程と、 少なくとも前記開口部を埋設するように、前記アンダー
   バンプメタル膜上にバンプ電極膜を形成する工程と、 前記開口部以外のバンプ電極膜及びアンダーバンプメタ
   ル膜を除去し、前記開口部内壁上及び前記開口部内の前
   記電極上のアンダーバンプメタル膜により周囲を囲まれ
   たバンプ電極を形成する工程と、 前記絶縁膜の少なくとも表面の一部を膜厚方向に除去す
   る工程とを備えたことを特徴とする半導体装置の製造方
   法。
5. 【請求項５】 前記絶縁膜を形成する工程は、第１の絶
   縁膜を形成し、前記第１の絶縁膜上にこの第１の絶縁膜
   に対してエッチング選択比を有する第２の絶縁膜を形成
   する工程であり、 前記絶縁膜の少なくとも表面の一部を膜厚方向に除去す
   る工程は、前記第１の絶縁膜に対して前記第２の絶縁膜
   を選択的にエッチング除去する工程であることを特徴と
   する請求項４に記載の半導体装置の製造方法。
6. 【請求項６】 前記開口部以外のバンプ電極膜及びアン
   ダーバンプメタル膜を除去し、バンプ電極を形成する工
   程は、ケミカルメカニカルポリッシングにより絶縁膜上
   及び開口部上のバンプ電極膜及びアンダーバンプメタル
   膜を後退させ、前記開口部内壁上及び前記開口部内の前
   記電極上のアンダーバンプメタル膜により周囲を囲まれ
   たバンプ電極を形成する工程であることを特徴とする請
   求項４に記載の半導体装置の製造方法。
7. 【請求項７】 前記絶縁膜の少なくとも表面の一部を膜
   厚方向に除去する工程の後に、前記バンプ電極の上面を
   平坦化する工程を、さらに備えたことを特徴とする請求
   項６に記載の半導体装置の製造方法。
8. 【請求項８】 電極上に開口部を有する絶縁膜を形成す
   る工程と、 前記絶縁膜上、前記開口部内壁上及び前記開口部内の前
   記電極上にアンダーバンプメタル膜を形成する工程と、 少なくとも前記開口部を埋設するように、前記アンダー
   バンプメタル膜上に半田バンプ電極膜を形成する工程
   と、 前記開口部以外の半田バンプ電極膜及びアンダーバンプ
   メタル膜を除去し、前記開口部内壁上及び前記開口部内
   の前記電極上のアンダーバンプメタル膜により周囲を囲
   まれた半田バンプ電極を形成する工程と、 前記絶縁膜の少なくとも表面の一部を膜厚方向に除去す
   る工程と、 前記半田バンプ電極にリフローを行う工程とを備えたこ
   とを特徴とする半導体装置の製造方法。