JPH03154345A - 相互接続構造 - Google Patents

相互接続構造

Info

Publication number
JPH03154345A
JPH03154345A JP2288616A JP28861690A JPH03154345A JP H03154345 A JPH03154345 A JP H03154345A JP 2288616 A JP2288616 A JP 2288616A JP 28861690 A JP28861690 A JP 28861690A JP H03154345 A JPH03154345 A JP H03154345A
Authority
JP
Japan
Prior art keywords
interconnect structure
display device
structure according
layer
surface area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2288616A
Other languages
English (en)
Inventor
Plangger Guido
ギド　プランガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH03154345A publication Critical patent/JPH03154345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、基板に関係する導体パターンを電気的に導
通するように接続する相互接続構造に関する。
関連導体パターンは、例えば、半導体基板（集積回路若
しくは分離した半導体素子）の、又は、例えばガラス、
石英、セラミックス材料、ポリイミド若しくは合成樹脂
上の配線パターンの一部を形成することができる。
また、この発明は、前記のような相互接続構造を用いる
表示装置にも関する。
冒頭に述べた型の相互接続構造は、バンプとも呼ばれ、
取付用半導体基板上にいわゆるフリップチップ法（フェ
ースダウン　ボンディング（ｆａｃｅ−ｄｏｗｎ　ｂｏ
ｎｄｉｎｇ）とも呼ばれる。）によって設けることがで
きる。このような構造は、米国特許第４７４９１２０号
明細書に記載される。このようなバンプを備えるＩＣは
、ガラス基板上に前記フリツプチ・ノブ法によって取り
付けられる。米国特許第４７４９１２０号明細書に記載
される取付方法の一つにおいて、バンプと導体路の間の
導電性接触が圧着接触後、この接触圧力を基板とＩＣ間
に挟んだ樹脂層を硬化させて維持することにより得られ
る。
このような取付方法は、なかんずく、実際の（液晶）表
示装置の一部をも形成するガラス又は石英の基板上にＩ
Ｃを前記フリップチップ法によって固定する表示装置（
ＬＣＤ）の製造に用いられる。
実際の表示部まで連続する導体路には、前記相互接続構
造（すなわちバンプ）によってこれら導体路と接触する
集積回路を介して駆動電圧をつなぐ。
しかし、多くの問題が起こりうる。第１の問題は、例え
ば、基板上に種々の型の導体路、例えば画素駆動用イン
ジウムスズ酸化物導体路が例えばアルミニウム導体路と
共に存在する集積回路を多くのバンプと接触させる場合
に起こる。種々の型の導体路間の厚さの差がありうるの
で、弱い又は空いた接触が特に圧着接触の場合に起こり
うる更に、特別の処置をしない場合、相互接続構造の、
例えば薄い接続導体との実際の接触は、極めて小さい領
域（例えばバンプの突起の先端）に限られたままになり
、そのため高接触抵抗を生じやすい、高接触抵抗は、低
い圧力を接触のために用いる場合、例えば試験目的の場
合、顕著に起こる。
この発明の目的は、上記欠点をできるだけ除くことであ
る。
この発明は、なかんずく、接触抵抗を減少させること及
び同時に相互接続構造の信頬性をこれに特定のプロフィ
ールを与えることにより上げることができるというｖ２
１１に基づく。
この目的のために、この発明に従う相互接続構造は、そ
の外周に沿って最大の高さを有すること及びその中央部
表面領域がほぼ平らであることを特徴とする。相互接続
構造の表面領域は、外周領域では、はぼ滑らかにするか
球状突起を設けることができる。
球状突起（好ましくは滑らかである）は、本明細書で、
例えばほぼボール形状の突起を意味する。
相互接続構造は、これを例えば、金で製造することによ
り、基板上の集積回路と導体路の間の距離の差が償゛わ
れるような塑性変形を既に低圧で受ける。例えば、相互
接続構造と基板上の接触される導体路との材料は、温度
変化が圧着接触の信頼性にほとんど影響しないような仕
方で（例えば、それぞれ金とインジウムスズ酸化物）選
ぶことができる。
上げた外周（中央部に関して）の利点は、外周領域で（
突起なしか突起があればこれを介して）満足な電気接触
が得られるので、上記の一点での電流密度が避けられ、
かつ特に薄層における漏れ抵抗が低減されることである
。この利点は、相互接続構造が平面図で円形である場合
、顕著に達成されるが、正多角形又は不規則多角形の場
合でも良好な結果が得られる。平面図において相互接続
構造は、例えば、星形であってよい。特に、この場合、
縁部に沿って狭い上げたスｌ−ＩＪツブが得られ、これ
らのストリップは塑性変形によく耐え、他方中央部の表
面領域がほぼ滑らかなままであるので、集積回路試験用
テストピンが（高い直列抵抗なしに）該領域との満足す
べき接触を達成する。
中央部の厚さは約１〜３μｍであり、他方上げた外周の
突起の曲率半径は約１〜３μｍである。
断面図で見て最大高さは１０μｍが好ましい。
この発明に従う相互接続構造は、本出願人によるオラン
ダ国特許出願第８９００６７５号（ＰＨＱ　８９００５
）明細書に記載されているように複数列に配置した接続
を有する基板に特に適する。
相互接続構造は、（ガラス）支持体上の表示装置を越え
て延在する接続電極が例えば、駆動目的用集積回路と接
触される表示装置において特に有利である。
この発明を添付図面を参照して実施例によっていっそう
詳細に説明する。
第１図及び第２図の相互接続構造（バンプ）ＩＯは、基
板ｌ、この例ではシリコン中に形成された集積回路上に
存在する。集積回路の配線パターンは、なかんずく回路
を接触させるためのポンディングパッド２をそなえる。
シリコン基板１は、ポンディングパッド２を除いて基板
１の全表面を覆う、酸化ケイ素、窒化ケイ素又はそれら
の組合せの不動態化層３を有する。不動態化層３は、約
１μｍの厚さを有し、ポンディングパッド２のＮ　＋Ａ
でこれよりやや小さい表面積を有する窓１２を備える。
この例では、ポンディングパッド２は円形で約７０μｌ
の直径を有し、他方窓１２は約４０μｍの直径を有する
。
相互接続パターンは、この例ではアルミニウムの第１層
４と金の第２層６からなり、全厚さ３〜６μｍの二重層
を有する。層４の厚さは約１μｍで、他方層６の厚さは
中央部で２μｍ、縁部に沿って約５μｌである。金層６
は、中央部９の領域でほぼ滑らかな表面領域１１を有す
る。中央部９に関して上げられた縁部８は、はぼ滑らか
な表面領域を有するが、１〜３μｍの寸法を有する小さ
なボール形状突起７をそなえてもよい。（第１図及び第
２図に破線で示す）。
上記相互接続構造（バンプ）ＩＯは、次のようにして製
造することができる。
方法は、ポンディングパッド２を有し、ポンディングパ
ッドの領域に窓１２を存する不動態化層３で被覆された
（集積）回路又は他のスイッチング素子をそなえる基板
１から出発する。最初に、１μｍの厚さを有するアルミ
ニウム層４を全組立体上に堆積させ、核層を電着により
追加の構造を得るための後の段階で短絡層として用いる
。層４は、金を層６に用いる場合、金がアルミニウム中
に拡散しないように拡散防止コーティングをそなえるこ
とができる。
次いで、フォトレジストのマスク５をフォトリトグラフ
ィー的に設け、該マスクは電着が起こりうる領域を画成
する。この層は、例えば３μｍの厚さを有し、他方ポン
ディングパッド２の領域でのマスク５の開口は約６０μ
ｍの直径を有する。
電着は、３段階で行われる。最初に、薄い金属層（この
例では金）を低い電着電流で（脈動又は脈動しない）約
４５°Ｃの温度で約１μｍの厚さに析出させる。このよ
うにして得られた層は、下にあるプロフィールに従って
おり、はぼ滑らかで平らである。次いで、電着を高い電
流で続ける。この場合、電流密度は、３００〜６００ｍ
Ａ／ｃｍ　”である。
（バンプの有効表面積に関係する。）電着中、電着浴中
の循環は中段する。局部的にひろがる高い電界の強さに
より、次いで金層は、はぼマスク５における開口の縁部
に沿って析出する。これは、所定の荒さを有する狭い上
げた縁部を生じ、このようにして析出した金はかなり硬
い。
最後に、約１μｍの金薄層を電着するが、この層は、比
較的柔らかく、かついっそう強度に縁部上に析出するの
で、上げた縁部が滑らかな表面を持つことができる。電
着後、Ｎ５と４゛を除去する。
平らな中央部９に関して上げられた縁部８を有し、該縁
部８が滑らかな球状突起７を有してもよい、第１図及び
第２図に従う相互接続パターンは、この仕方で、恐らく
局部的電界変化と始めに与えられた外形との組合せによ
り得られる。第２図から明らかなように、縁部８は、あ
る程度後方に曲げることができる。約１μｍの厚さを有
する上記第３層は柔らかいので、バンプ１０は圧着接触
として特に適する。
第３図は例えばガラス（又は石英）の支持体１３上の導
体路１７．１８との導電性接触を前記相互接続構造１０
を介して圧着接触によって達成する、例えば制御回路を
そなえる基板１を示す。密封縁部１５と共に、ガラスプ
レート１３と第２ガラスプレート１４が共同で液晶物質
１６を包み、かくして液晶表示装置の一部を形成する。
（偏光子、照明素子などのようなその外の部品は第３図
を単純化するために省略した。） 表示装置は、これを駆動することができるように、この
例では縁部１５を越えて延在し、相互接続構造（バンプ
）１０を介して基板１の制御回路に電気的に導通するよ
うに接続される、例えばインジウムスズ酸化物の導体路
１７により形成される接続電極を有する。外部信号がア
ルミニウム導体路１８と相互接続構造（バンプ）１０を
介して制御回路に印加される。導体路１７と１８の間の
厚さの差があっても（第３図は誇張して示す。）、それ
は、バンプ１０が電気接触に何ら影響することなくバン
プの厚さの大部分にわたって押し下げられうるので、償
われる。これらの圧着接触のための圧力は、この例では
接着剤結合１９により保たれる。
この発明は、もち論前記例に限られるものでなくてこの
発明の範囲内で若干の変化が可能である。
例えば、バンプ１０は、支持体上に生成することもでき
る。更に、相互接続構造は、必ずしも円形であるとか、
例えば六角形又はへ角形である必要はなくて前記構造は
別にいっそう普通の正方形状についても得ることができ
る。特に、星形構造（第４図に例示する）は、有利であ
る。角における（電着中の）極めて高い電界の強さによ
り王冠状の上げた部分を、滑らかなままで残り、したが
ってテストピンによる試験に適する中央部のまわりに製
造することができる。
また、不動態化層３は、例えばポリイミド中に形成する
場合、いっそう大きい厚さを有することもできる。更に
、層構造４．６の変化（例えば、全被覆銅）も可能であ
る。
また、他の適用も可能である。例えば、第３図において
液晶をエレクトロクロミック又は起電（ｅｌｅｃＬｒｏ
ｐｈｏｒｅｔｉｃ）物質のような他の電気光学媒体に置
き換えることもできる。いっそう−船釣には、この発明
は、例えばメモリ用チップオングラス技術に、又はセラ
ミックス材料、ポリイミド等のフェースダウンボンディ
ング技術に適用しうる。
この発明に従う相互接続構造は、オランダ国特許第８７
００４８６号（ＰＨＮ　１２．０４７＞明細書記載の薄
い表示装置用制御回路に有利に用いることもできる。
【図面の簡単な説明】
第１図は、この発明に従う相互接続構造の平面略図、 第２図は、第１図の■−■線断面略図、第３図は、この
発明に従う相互接続構造が用いられる装置を示す断面略
図、 第４図は、この発明に従う相互接続構造の一例である星
形構造の平面略図である。 １・・・基板 ２・・・ポンディングパッド ３・・・不動態化層 ４・・・第１１Ｊ（アルミニウム） ５・・・マスク ６・・・第２層（金） ７・・・球状突起 ８・・・上げられた縁部 ９・・・中央部 １０・・・相互接続構造（ハンプ） １１・・・表面領域 １２・・・窓 １３・・・支持体 １４・・・ガラスプレート １５・・・密封縁部 １６・・・液晶物質 １７、１８・・・導体路 １９・・・接着剤結合 彎１１１ （り − （〕 Ｃつ （） − 一２５′；

Claims (1)

  1. 【特許請求の範囲】 １、基板に関係する導体パターンを電気的に導通するよ
    うに接続する相互接続構造において、相互接続構造がそ
    の外周に沿って最大の高さを有すること及びその中央部
    表面領域がほぼ平らであることを特徴とする相互接続構
    造。 ２、表面領域がその外周領域でほぼ滑らかである請求項
    １記載の相互接続構造。 ３、表面領域がその外周領域で球状突起を有する請求項
    １記載の相互接続構造。 ４、断面図で見た最大高さが１０μｍである請求項１な
    いし請求項３のいずれか一つの項に記載の相互接続構造
    。 ５、中央部の厚さが１〜３μｍである請求項１ないし請
    求項４のいずれか一つの項に記載の相互接続構造。 ６、球状突起の曲率半径が１〜３μｍである請求項１な
    いし請求項５のいずれか一つの項に記載の相互接続構造
    。 ７、平面図において、前記相互接続構造がほぼ円、正方
    形、六角形、八角形又は星形形状である請求項１ないし
    請求項６のいずれか一つの項に記載の相互接続構造。 ８、相互接続構造の直径が多くとも１００μｍである請
    求項７記載の相互接続構造。 ９、基板が半導体物質、ガラス、石英、合成樹脂、ポリ
    イミド又はセラミックス材料である請求項１ないし請求
    項８のいずれか一つの項に記載の相互接続構造。 １０、駆動電極を有する、二つの支持体間の電気光学媒
    体を備え、支持体の一つの上の駆動電極が電気光学媒体
    により決定される表面領域を越えて延在する表示装置に
    おいて、前記駆動電極が請求項１ないし請求項９のいず
    れか一つの項に記載の相互接続構造によって半導体基板
    に電気的に導通するように接続されることを特徴とする
    表示装置。 １１、半導体基板が表示装置用制御回路を備える請求項
    １０記載の表示装置。 １２、電気光学媒体が液晶である請求項１０又は請求項
    １１記載の表示装置。
JP2288616A 1989-11-01 1990-10-29 相互接続構造 Pending JPH03154345A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8902695A NL8902695A (nl) 1989-11-01 1989-11-01 Interconnectiestructuur.
NL8902695 1989-11-01

Publications (1)

Publication Number Publication Date
JPH03154345A true JPH03154345A (ja) 1991-07-02

Family

ID=19855546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2288616A Pending JPH03154345A (ja) 1989-11-01 1990-10-29 相互接続構造

Country Status (5)

Country Link
EP (1) EP0426246A1 (ja)
JP (1) JPH03154345A (ja)
KR (1) KR910010685A (ja)
CN (1) CN1051460A (ja)
NL (1) NL8902695A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752938B1 (ko) * 2006-08-03 2007-08-30 마이크로 인스펙션 주식회사 볼을 이용한 접촉식 프로브

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163731A4 (en) * 1983-12-05 1987-10-05 Honeywell Inc PROTECTIVE STRUCTURE OF THE PAD AREA IN A SEMICONDUCTOR DEVICE.
JPS6178151A (ja) * 1984-09-25 1986-04-21 Nec Corp 半導体装置
GB2184288A (en) * 1985-12-16 1987-06-17 Nat Semiconductor Corp Oxidation inhibition of copper bonding pads using palladium
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP2633586B2 (ja) * 1987-10-21 1997-07-23 株式会社東芝 バンプ構造を有する半導体装置
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造

Also Published As

Publication number Publication date
EP0426246A1 (en) 1991-05-08
CN1051460A (zh) 1991-05-15
NL8902695A (nl) 1991-06-03
KR910010685A (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
JP3671192B2 (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
US6101708A (en) Method for electrically connecting terminals to each other
KR100294778B1 (ko) 액정표시장치
TW417232B (en) Semiconductor device and process for producing the same
JP4115832B2 (ja) 半導体素子及び液晶表示パネル
JP3029398B2 (ja) 半導体のチップと基板間の電気的連結構造
US20040099959A1 (en) Conductive bump structure
KR100635425B1 (ko) Ｉｃ 칩 접합 구조 및 방법
US5877833A (en) Interconnection structure with raised perimeter portions
JPH0432541B2 (ja)
US6802930B2 (en) Method of making a laminated structure
JP2005070360A (ja) 電気回路基板
JPH11251363A (ja) フリップチップ実装方法及びフリップチップ実装構造
JP2731471B2 (ja) 電気的接続構造
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
JPH03154345A (ja) 相互接続構造
JP3970694B2 (ja) 半導体装置およびその製造方法
JP2955870B2 (ja) バンプを具備する基板
JPH0997814A (ja) 電子部品の接続構造及び製造方法
JP2001118994A (ja) 半導体装置
CN217847935U (zh) 半导体装置的电性连接垫结构及覆晶芯片
JPS626652B2 (ja)
JP2000208907A (ja) 電子部品の実装方法
JPH0358026A (ja) カラー液晶表示装置
JPH05303106A (ja) 液晶表示装置