KR100294778B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100294778B1
KR100294778B1 KR1019980007200A KR19980007200A KR100294778B1 KR 100294778 B1 KR100294778 B1 KR 100294778B1 KR 1019980007200 A KR1019980007200 A KR 1019980007200A KR 19980007200 A KR19980007200 A KR 19980007200A KR 100294778 B1 KR100294778 B1 KR 100294778B1
Authority
KR
South Korea
Prior art keywords
bump electrodes
liquid crystal
electrode
crystal display
pad
Prior art date
Application number
KR1019980007200A
Other languages
English (en)
Other versions
KR19980079910A (ko
Inventor
모토지 시오타
기요시 이나다
히로카주 요시다
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR19980079910A publication Critical patent/KR19980079910A/ko
Application granted granted Critical
Publication of KR100294778B1 publication Critical patent/KR100294778B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 액정표시장치는 라인 패턴이 제공된 기판, 및 도전층을 통해 상기 라인 패턴에 전기적으로 접속된 회로 소자를 포함한다. 상기 라인 패턴은 적어도 하나의 결합패드를 가진다. 상기 회로 소자는 적어도 하나의 전극패드를 가진다. 상기 적어도 하나의 전극패드가 그위에 제공된 다수의 범프전극들을 가진다. 상기 적어도 하나의 전극패드가 다수의 범프전극들 및 그 범프전극들과 대향하는 결합패드 사이에 제공된 도전층을 통해 상기 적어도 하나의 결합패드에 전기적으로 접속되며, 상기 도전층은 도전성 입자들이 확산되어 혼재된 절연성재료로 형성된다.

Description

액정표시장치
본 발명은 액정표시장치에 관한 것으로, 더 구체적으로는 라인 패턴이 제공된 기판, 및 그 라인 패턴에 접속된 회로 소자를 포함하는 액정표시장치에 관한 것이다.
액정표시장치는 한쌍의 기판들과 그 기판들 사이에 삽입된 액정층을 가진 액정표시패널을 포함한다. 또한, 액정표시장치는 액정표시패널을 구동하도록 액정표시패널상에 실장된 구동용 IC(집적회로) 등의 회로 소자를 더 포함한다. 종래, 액정표시패널상에 구동용 IC를 실장하기 위한 일반적인 기술로서 TCP(테이프 캐리어 패키지) 기술이 알려져 있다. 최근에는, 저비용, 고신뢰성, 제품의 박형화(薄型化)의 관점에서, COG(칩 온 글라스)(chip on glass) 기술이 각광받고 있다. COG 기술에 따르면, 액정표시패널을 구동하는 구동용 IC가 액정표시패널상에 베어칩(bear-chip) 실장된다. 일반적으로, 구동용 IC의 각 전극상에 돌기형 범프가 형성되어 구동용 IC가 페이스다운(face-down) 본딩 방식으로 돌기형 범프에서 액정표시패널에 전기 접속된다. 이 경우에, 범프 전극들은 액정표시패널에 접속되도록 후에 용해되는 땜납으로 제조된다. 이와다르게, 범프 전극들은 도전성 페이스트, 또는 예컨대 도전성 입자가 확산되어 혼재된 절연성 접착제인 이방도전성접착제에 의해 후에 액정표시패널에 접속되는 Au등의 금속으로 제조된다.
도 9는 종래의 액정표시장치(300)의 단면도이다. 도 10은 도 9의 부분(50C)의 확대도이며, 전극패드(4)가 그의 배열방향을 따른 방향(이하, 간단하게 "전극패드의 배열방향"이라 함)으로 도시되어 있다(나머지 전극패드(4)는 도 10에 도시된 바와같이 전극패드(4)뒤에 은폐됨).
이하, 액정표시패널(3)과 그 액정표시패널(3)을 구동하기 위한 구동용 IC(1)가 이방도전성접착제(2)에 의해 페이스다운 본딩 방식으로 접속되어 있는 액정표시장치(300)에 대해 설명한다.
도 10을 참조하면, 구동용 IC(1)의 표면상에 다수의 전극패드(4)(나머지 전극패드(4)는 도 10의 전극패드(4)뒤에 은폐됨)가 형성된다. 각 전극패드(4)에는 하나의 돌기형 범프 전극(5)이 제공된다. 한쌍의 기판들(3a,3b)중 하나, 즉 기판(3a)에는 각 전극패드(4)에 대응하는 다수의 결합패드(6)가 제공된다.
도 11은 도 9의 화살표(20)방향으로 본 종래의 액정표시장치(300)의 단면도이다. 도 12는 도 11의 부분(50D)의 일예의 확대도이며, 전극패드(4)는 그의 배열방향에 수직한 방향으로 도시되어 있다.
도 12를 참조하면, 상기한 바와같이, 다수의 전극패드(4)와 다수의 결합패드(6)가 각각 하나씩 서로 대응하게 배열된다. 각 전극패드(4)에는 하나의 범프전극(5)이 제공된다. 범프전극(5)과 결합패드(6)는 도전성 입자(7)가 확산되어 혼재된 절연성 접착제(8)로 된 이방도전성접착제(2)에 의해 서로 전기 접속된다.
이방도전성접착제(2)를 이용하는 방법에 따르면, 이방도전성입자(2)에 혼재된 도전성 입자(7)는 구동용 IC(1)의 범프전극(5)과 액정표시패널(3)의 결합패드(6) 사이에 삽입되어 그들과 접촉함으로써, 구동용 IC(1)와 액정표시패널(3) 사이에 전기 접속을 제공한다. 이 구조는, 예컨대 구동용 IC(1)와 액정표시패널(3) 사이의 전기 접속이 제공된 부분의 피치가 범프전극(5)의 크기에만 의존하는 점, 및 인접한 범프전극들(5) 사이의 간격에 절연성 접착제(8)가 충전되어 그들 사이에 충분한 절연을 제공하는 점에서 유리하다. 이 장점들 때문에, 이방도전성접착제(2)를 이용하는 방법이 COG시스템에서 주류가 되고 있다.
상기한 종래의 액정표시장치에서는, 구동용 IC(1)를 실장하는데 필요한 면적을 감소시키도록 인접한 전극패드들(4)의 피치를 짧게 하기 위해, 각 전극패드(4)의 형상을 장방형으로 하고 전극패드(4)의 짧은 쪽이 배열방향을 따라 배열되게 하고 있다. 또한, 인접한 전극패드(4)의 피치를 더욱 짧게 하도록, 인접한 전극패드(4)를 그 전극패드(4)의 배열방향에 수직한 방향으로 교대로 오프셋되게 하여 지그재그 배열을 형성한다.
도 13a 및 13b를 참조하면, 종래의 액정표시장치(300)의 범프전극(5)은 다음과 같이 형성된다. 먼저, 다수의 전극패드(4)가 제공된 구동용 IC(1)상에 포토레지스트(100)가 도포된다. 상기 포토레지스트(100)는 형성될 범프전극(5)의 두께보다 수μm 내지 5μm 정도 두껍게 되도록 제공된다. 도 13a에 도시된 바와같이, 포토레지스트(100)가 노광 및 현상되어 범프전극(5)이 형성될 구멍만을 남기게 된다. 그 구멍들은 각 구멍이 일 전극패드(4)에 대응하도록 형성된다. 그후, 포토레지스트(100)로 도포된 구동용 IC(1)의 표면이 도금액(예컨대, Au)에 침적된다. 도금액에 침적된 전극과 구동용 IC(1) 사이에 적절한 량의 전류가 흘러서, Au가 도 13b에 도시된 바와같이 구멍들에서 석출된다. 도금후에, 포토레지스트(100)가 제거되어, 각 전극패드(4)상에 범프전극(5)이 형성된다.
그러나, 상기한 바와같이 형성된 범프전극(5)은 포토레지스트(100)의 구멍 개도의 조건 또는 도금액 자체의 조건에 따라 도금성장불량등의 문제가 발생된다. 이로써 범프전극(5)이 손상되거나 또는 높이가 불균일하게 된다. 예컨대, 구멍들에 도금액이 공급되도록 도금액이 순환된다. 그러나, 순환중에, 구멍을 차단하여 도금의 성장(석출)을 방해할 수 있는 캐비테이션(기포)이 발생되어, 범프전극(5)의 높이를 감소시킬 수 있다. 또한, 드물기는 하지만, 포토레지스트(100)의 노광중에 포토마스크상에 먼지가 있는 경우, 구멍의 개도가 불충분하여 불충분하게 노광됨으로써, 범프전극(5)이 손상될 수 있다.
도 10 및 12에 도시된 바와같이, 범프전극(5)의 손상 또는 불균일한 높이가 발생되지 않은 경우에, 도전성 입자(7)가 범프전극(5)과 결합패드(6) 사이에 삽입되어 그들과 성공적으로 접촉하게 됨으로써, 그들 사이에 전기접속을 제공한다.
도 14는 도 9의 부분(50C)의 확대도이며 전극패드(4)는 그의 배열방향으로 도시된다(나머지 전극패드(4)는 도 14에 도시된 전극패드(4)뒤에 은폐됨). 도 15는 도 11의 부분(50D)의 다른 예의 확대도이며, 전극패드(4)는 그의 배열방향에 수직한 방향으로 도시된다. 도 14 및 15에서, 도전성 입자(5)는 범프전극(7)과 결합패드(6) 사이에 삽입되지만 그들에 접촉되지 않으며, 따라서 그들 사이에 전류가 흐르지 않게됨으로써, 접속불량을 야기한다.
본 발명의 일 양태에 따르면, 액정표시장치는 라인 패턴이 제공된 기판, 및 도전층을 통해 상기 라인 패턴에 전기적으로 접속된 회로 소자를 포함한다. 라인 패턴은 적어도 하나의 결합패드를 가진다. 회로 소자는 적어도 하나의 전극패드를 가진다. 적어도 하나의 전극패드가 그위에 제공된 다수의 범프전극들을 가진다. 상기 적어도 하나의 전극패드는 다수의 범프전극들 및 상기 다수의 범프전극들과 대향하는 결합패드 사이에 제공된 도전층을 통해 상기 적어도 하나의 결합패드에 전기적으로 접속되며, 상기 도전층은 도전성 입자들이 확산되어 혼재된 절연성재료로 형성된다.
본 발명의 일 실시예에서, 인접한 범프전극들 사이의 간격이 5μm이상이다.
본 발명의 다른 실시예에서, 액정표시장치는 다수의 전극패드들을 포함한다.상기 다수의 전극패드는 각각 긴쪽과 짧은 쪽을 가진다. 상기 다수의 전극패드는 전극패드의 짧은 쪽에 평행한 방향으로 배열된다. 상기 다수의 범프전극들은 상기 긴쪽에 평행한 방향으로 상기 다수의 전극패드들상에 각각 배열된다.
본 발명의 또 다른 실시예에서, 액정표시장치는 다수의 전극패드를 포함한다. 상기 다수의 전극패드들이 지그재그 방식으로 배열되며, 상기 범프전극들의 코너들이 일 전극패드상의 범프전극의 절단된 코너가 인접한 전극패드상의 범프전극의 절단된 코너에 평행하게 되도록 절단된다.
본 발명의 또 다른 실시예에서, 상기 결합패드와 대향하는 다수의 범프전극들의 표면이 결합패드의 표면에 평행하게 되도록 배열된다.
본 발명의 또 다른 실시예에서, 액정표시장치는 다수의 전극패드 및 그 다수의 전극패드와 대향하는 다수의 결합패드를 포함한다. 이방도전성접착제로 된 단일 도전층을 통해 상기 다수의 결합패드들 각각 및 그에 대응하는 하나의 전극패드 사이에 전기 접속이 제공된다.
본 발명의 또 다른 실시예에서, 상기 기판상의 라인 패턴과 회로 소자는 페이스 본딩 방식으로 서로 전기적으로 접속된다.
본 발명의 또 다른 실시예에서, 상기 기판이 유리 기판이다.
본 발명에 따르면, 회로 소자상에 제공된 다수의 전극패드들 각각에 다수의 범프전극들이 제공된다. 따라서, 일 전극패드상의 다수의 범프전극들중 하나가 예컨대 도금의 성장불량으로 인해 소정 높이를 갖지 않는 경우에도, 나머지 범프전극들이 회로소자의 전극패드와 액정표시패널의 대응하는 결합패드 사이에 전기 접속을 제공한다. 즉, 회로 소자의 전극패드와 액정표시패널의 결합패드는 다수의 범프전극들중 적어도 하나가 적절하게 형성되었다면 전기적으로 접속된다.
각 전극패드상의 인접한 범프전극들 사이의 간격이 5μm이상이므로, 도금 성장중에 인접한 범프전극들이 서로 단락되지 않는다. 따라서, 범프전극들이 서로 완전하게 전기적으로 절연되어 형성된다.
예컨대, 전극패드가 그의 피치를 짧게하도록 장방형으로 제조되어, 전극패드의 짧은 쪽이 그 전극패드의 배열방향으로 배열된 경우에, 범프전극들은 전극패드의 긴쪽에 대해 평행한 방향으로 각 전극패드상에 배열된다. 따라서, 범프전극의 전체면적이 충분하게 증가되어 효율적으로 된다.
또한, 인접한 전극패드들의 피치를 더욱 짧게하도록, 인접한 전극패드들은 그의 배열방향에 대해 수직한 방향으로 차례로 오프셋되어 지그재그 배열로 형성된다. 이 경우에, 범프전극의 코너들이 절단되어(범프전극의 형상이 6각형, 5각형등으로 됨), 일 전극패드상의 범프전극의 절단된 코너가 인접한 전극패드의 범프전극의 절단된 코너에 평행하게 된다. 따라서, 가장 가까운 범프전극들 사이의 간격이 충분하게 증가되어, 전극패드의 피치가 감소되는 경우에도 인접한 범프전극들 사이의 단락을 방지함으로써, 회로소자와 액정표시패널 사이의 전기 접속의 신뢰성을 향상시킨다. 또한, 상기 절단된 코너들을 제공함에 의해, 전극패드의 피치가 감소되는 대신에, 각 범프전극의 면적이 증가될 수 있다.
따라서, 본 발명에서는 회로소자의 전극패드와 액정표시패널의 결합패드 사이에서 전기접속 불량이 발생되지 않는 액정표시장치를 제공할 수 있는 장점이 있다.
도 1은 액정표시패널을 구동하기 위한 구동용 IC가 실장된 본 발명에 따른 액정표시장치의 단면도,
도 2는 도 1의 부분(50A)의 확대도,
도 3은 도 1의 화살표(40)의 방향으로 나타낸 본 발명에 따른 액정표시장치의 단면도,
도 4는 도 3의 부분(50B)의 확대도,
도 5는 상기 부분(50A)의 다른 예의 확대도,
도 6은 상기 부분(50B)의 다른 예의 확대도,
도 7a 및 7b는 본 발명에 따른 액정표시장치(200)의 범프전극을 제조하기 위한 공정을 나타낸 단면도,
도 8a 및 8b는 본 발명의 전극패드상에 범프전극을 배열한 예를 나타낸 평면도,
도 9는 종래의 액정표시장치의 단면도,
도 10은 도 9의 부분(50C)의 확대도,
도 11은 도 9의 화살표(20)의 방향으로 본 종래의 액정표시장치의 단면도,
도 12는 도 11의 부분(50D)의 일예의 확대도,
도 13a 및 13b는 종래의 액정표시장치의 범프전극을 제조하기 위한 공정을 나타낸 단면도,
도 14는 도 9의 부분(50C)의 다른 예의 확대도, 및
도 15는 도 11의 부분(50D)의 다른 예의 확대도이다.
이하, 첨부도면들을 참조하여 본 발명의 실시예에 대해 설명하며, 동일 부분에 대해서는 동일 참조부호로 나타낸다.
도 1은 액정표시패널(3)을 구동하는 구동용 IC(1)가 실장된 본 발명에 따른 액정표시장치(200)의 단면도이다. 도 2는 도 1의 부분(50A)의 확대도이며, 전극패드(4)가 그의 배열방향으로 도시되어 있다(나머지 전극패드들(4)은 도 2에 도시된 전극패드(4)뒤에 은폐됨). 상기 액정표시장치(200)는 구동용 IC(1)의 표면상에 제공된 다수의 전극패드(4)를 포함한다. 각 전극패드(4)에는 전극패드(4)의 배열방향에 대해 수직한 방향으로 배열된 Au등의 금속으로 된 범프전극(5a,5b)이 제공된다. 기판(3a)(액정표시패널(3)의 한쌍의 기판들(3a,3b)들 중 하나)에는 구동용 IC(1)의 각 전극패드(4)에 대응하는 다수의 결합패드(6)가 제공된다.
도 3은 도 1의 화살표(40) 방향으로 본 액정표시장치의 단면도이다. 도 4는 도 3의 부분(50B)의 확대도이며, 전극패드(4)는 그의 배열방향에 수직한 방향으로 도시되어 있다.
도 4에 도시된 바와같이, 다수의 전극패드(4) 및 다수의 결합패드(6)는 하나씩 서로 대응하는 방식으로 배열된다. 상기한 바와같이, 각 전극패드(4)상에 범프전극(5a,5b)(범프전극(5a)은 범프전극(5b)뒤에 은폐됨)이 제공된다. 범프전극(5a,5b)과 결합패드(6)는 이방도전성접착제(2), 예컨대 도전성 입자들(7)이 확산되어 혼재된 절연성접착제(8)를 통해 전기적으로 접속된다. 이방도전성접착제(2)에 혼재된 도전성 입자(7)는 범프전극(5a,5b)과 결합패드(6) 사이에 삽입되어 그들과 접촉됨으로써, 구동용 IC(1)의 전극패드(4)와 액정표시패널(3)의 결합패드(6) 사이에 전기적 접속을 제공한다.
본 발명에 따르면, 이방도전성접착제(2)는 에폭시 ACF(이방도전성막)이지만, 이것으로 제한되지는 않는다. 상기 이방도전성접착제(2)로는 상업적으로 입수가능한 임의의 ACF라도 사용될 수 있다. 본 발명에 따르면, 도전성 입자(7)는 약 3μm의 입자크기를 가진다. 또한, 약 5μm의 입자크기를 가진 도전성 입자(7)도 사용될 수 있다. 바람직하게는, 범프전극들(5)의 불균일한 높이들 사이의 차가 약 3μm이하인 것이고, 더 바람직하게는 약 1μm이하이다. 범프전극(5)의 불균일한 높이들 사이의 차가 3μm이상일 때, 이방도전성접착제내에 혼재된 도전성 입자가 구동용 IC(1)의 범프전극(5)과 액정표시패널(3)의 결합패드(6) 사이에 전기 접속을 제공할 수 없게되어, 그들 사이의 접속 신뢰성을 감소시킨다. 범프전극(5)의 높이는 프로브등을 이용하는 접촉식 측정방법, 마이크로스코프의 초점을 이용하는 비접촉식 측정방법 및 레이저 변위 측정 장치를 이용한 비접촉식 측정 방법등의 종래의 방법에 의해 측정될 수 있다.
전극패드들의 불균일한 높이들 사이의 차는 수십 나노미터 이하이다.
도 2 및 4에서는, 범프전극들(5a,5b)의 손상 또는 높이의 불균일함이 발견되지 않는다. 따라서, 도전성 입자(7)는 범프전극(5a,5b)과 결합패드(6) 사이에 삽입되어 그들과 성공적으로 접촉하게 됨으로써, 구동용 IC(1)의 전극패드(4)와 액정표시패널(3)의 결합패드(6) 사이에 전기적 접속을 제공한다.
도 5는 부분(50A)의 다른 예의 확대도이다. 도 6은 부분(50B)의 다른 예의 확대도이다.
본 발명에 따르면, 범프전극들(5a,5b) 중 하나, 예컨대 범프전극(5b)이 도 5 및 6에 도시된 바와같이 손상되거나 또는 높이가 불균일한 경우에도, 범프전극(5a)이 적절하게 형성되어 있다면(즉, 범프전극들(5a,5b)중 적어도 하나가 적절하게 형성되었다면) 구동용 IC(1)와 액정표시패널(3)은 여전히 전기적으로 접속되어진다. 도 5에서, 도전성 입자(7)가 범프전극(5a)과 결합패드(6) 사이에 삽입되어 그들과 성공적으로 접촉됨으로써, 구동용 IC(1)의 전극패드(4)가 액정표시패널(3)의 결합패드(6)에 전기적으로 접속된다. 이는, 범프전극(5a)이 손상되거나 또는 불균일한 범프 높이를 갖는 경우에도 동일하게 적용된다. 이 경우, 범프전극(5b)이 적절하게 형성되었다면, 도전성 입자(7)가 범프전극(5b)과 결합패드(6) 사이에 삽입되어 그들과 성공적으로 접촉함으로써, 구동용 IC(1)의 전극패드(4)를 액정표시패널(3)의 결합패드(6)에 전기적으로 접속시킨다.
도 7a 및 7b는 본 발명에 따른 액정표시장치(200)의 범프전극(5a,5b)의 제조 공정을 나타낸 단면도이다.
도 7a 및 7b를 참조하면, 액정표시장치(200)의 범프전극(5a,5b)은 다음과 같이 형성된다. 먼저, 다수의 전극패드(4)가 제공되어 있는 구동용 IC(1)상에 포토레지스트(10)가 도포된다. 상기 포토레지스트(10)는 형성될 범프전극(5a,5b)의 두께보다 약 수μm에서 5μm정도 더 두껍게 되도록 제공된다. 다음, 포토레지스트(10)가 노광 및 현상되어 범프전극(5a,5b)이 형성될 구멍만을 남기게 된다. 도 7a에 도시된 바와같이, 각 전극패드(4)에는 범프전극(5a,5b)에 대응하는 2개의 구멍들이 제공된다. 다음, 포토레지스트(10)가 도포된 구동용 IC(1)의 표면이 도금액(예컨대, Au)중에 침적된다. 도금액에 침적된 전극과 구동용 IC(1) 사이에 적절한 량의 전류가 흘러서, Au가 도 7b에 도시된 바와같이 구멍들에서 석출된다. 도금후에, 포토레지스트(10)가 제거되어, 각 전극패드(4)상에 2개의 범프전극(5a,5b)이 형성된다.
본 발명에 따르면, 예컨대, 각 전극패드(4)의 포토레지스트(10)에 2개의 구멍이 제공된다. 그 결과, 예컨대 기포등으로 구멍이 차단되어 발생되는 범프전극(5a,5b) 양자의 성장불량 확률은, 종래방법의 경우와 비교하여, (종래방법에 따른 범프전극의 성장불량률)2x(1/본 발명에 따른 액정표시장치의 구동용IC 전극패드의 수) 이다. 예컨대, 본 발명의 구동용 IC의 전극패드가 240개의 단자로 구성되고 종래방법의 범프전극의 성장불량률이 1%인 조건하에서, 본 발명에 따른 범프전극(5a,5b) 양자의 성장불량률은 0.01%x1/240으로서, 종래의 액정표시장치에 비해 크게 낮아진다.
종래의 액정표시장치에 따르면, 포토레지스트의 노광중에 먼지 입자가 포토마스크상에 존재하는 경우, 먼지의 크기가 구멍 크기의 절반인 경우에도 구멍의 개도가 불충분하게 되어, 범프전극의 손상을 초래한다. 한편, 본 발명에 따르면, 각 전극패드(4)에서의 구멍의 전체 면적이 종래의 액정표시장치의 경우보다 크기 때문에, 범프전극 성장불량률이 낮아진다.
도 8a 및 8b는 전극패드(4)상의 범프전극(5a,5b)의 배열예를 나타낸 평면도이다.
도 8a에 도시된 바와같이, 인접한 범프전극들(5a,5b) 사이의 간격(E)은 도금 공정중에 상기 전극들 사이에 야기되는 단락을 방지하도록 약 5μm이상으로 된다. 따라서, 상기 전극들(5a,5b)은 서로 완전 절연되어진다. 인접한 범프전극(5a,5b) 사이의 간격(E)이 5μm이상으로 되지 않을 때, 절연된 범프를 형성하기 위한 도금과정에서 사용된 레지스트가 적절하게 형성되지 않는다. 이 경우, 상기한 결과로 형성된 범프전극(5a,5b)은 서로 절연되지 않게된다.
본 발명의 액정표시장치에 따르면, 인접한 전극패드(4)의 피치를 짧게하도록, 인접한 전극패드(4)가 그의 배열방향에 대해 수직한 방향으로 오프셋되어 도 8a 및 8b에 도시된 바와같이 지그재그 배열을 형성한다. 범프전극(5a,5b)의 형상은 도 8a에 도시된 바와같이 4각형으로 될 수 있다. 이와다르게, 도 8b에 도시된 바와같이, 범프전극(5a,5b)의 코너들이 절단되어(범프전극(5a,5b)의 형상이 6각형으로 됨) 전극패드(4)상의 범프전극(5b)의 절단된 코너가 인접한 전극패드(4)상의 범프전극(5a)의 절단된 코너에 평행하게 된다. 그 결과, 가장 가깝게 대각선으로 배치된 절단된 코너들 사이의 간격(F2)이 도 8a에 도시된 간격(F1)보다 길게되어, 범프전극(5a,5b) 사이에서의 단락 발생이 더욱 감소됨으로써, 액정표시장치의 신뢰성을 더욱 개선하게 된다. 또한, 범프전극(5a,5b)의 면적을 증가시켜 도 8b의 범프전극(5a,5b)의 형상을 유지하면서 간격(F2)을 간격(F1)과 동일하게 함에 의해 도 8a에 도시된 범프전극(5a,5b)의 면적보다 크게할 수 있음으로써, 전기접속의 신뢰성을 향상시킬 수 있다.
또한, 일 전극패드(4)상의 범프전극(5b)의 절단된 코너가 인접한 전극패드(4)상의 범프전극(5a)의 절단된 코너에 평행하게 되도록 범프전극(5a,5b)의 코너들이 절단되어 그들의 형상이 5각형 또는 7각형인 경우에도 동일한 효과가 얻어진다.
본 발명의 액정표시장치에 따르면, 도 8a 및 8b에 도시된 바와같이 인접한 전극패드(4)의 피치를 짧게하도록, 각 전극패드(4)의 형상을 장방형으로 하여 전극패드(4)의 짧은 쪽이 전극패드(4)의 배열방향을 따라 배열되도록 하고 있다. 이 경우, 범프전극(5a,5b)은 전극패드(4)의 배열방향에 수직한 방향으로 각 전극패드(4)상에 배열된다. 그러나, 범프전극(5a,5b)의 수 및 배치는 이에 제한되지 않고 구동용 IC(1)의 전극패드(4)의 크기에 따라 적절하게 선택될 수 있다.
본 발명에 따르면, 액정표시패널 및 구동용 IC는 전극패드(4)상의 범프전극(5a,5b)중 적어도 하나가 대응하는 결합패드(6)에 전기적으로 접속되어 있다면 전기적으로 접속된다. 상기 액정표시패널과 구동용 IC 사이의 전기적 접속은, 범프전극들의 크기 및 이방도전성접착제(2)내의 도전성 입자(7)의 충전밀도를, 적어도 4개의 도전성 입자들이 구동용 IC의 각 범프전극 및 액정표시패널의 대응하는 각 결합패드 사이에 제공되도록 조정함에 의해 더욱 확실하게 된다.
상기 실시예에서는, 이방도전성접착제 ACF가 사용된다. 그러나, 본 발명은 이에 제한되지 않고, 도전성 입자를 포함하는 이방도전성접착제도 사용될 수 있다. 상기 ACF는 다수의 전극패드와 다수의 결합패드 사이의 전기적 접속이 단일 ACGcmd을 이용하여 제공될 수 있다는 점에서 유리하다. 이는 페이스다운 결합방식으로 기판상에 베어칩을 실장하는데 유리하다.
본 발명에 따르면, 액정표시장치의 유리기판에 접속되는 회로 소자를 가진 기판이 유리가 아닌 다른 재료로 제조될 수 있다.
본 발명에 따르면, 회로 소자상에 제공된 다수의 전극패드들 각각에 다수의 범프전극들이 제공된다. 이 범프전극들은 회로 소자상의 각 전극패드와 액정표시패널상의 각 결합패드 사이에 전기 접속을 제공하도록 사용된다. 일 전극패드상의 다수의 범프전극들중 하나가 손상되거나 또는 예컨대 도금의 성장불량으로 인해 소정 높이를 갖지 않는 경우에도, 나머지 범프전극들이 회로소자의 전극패드와 액정표시패널의 대응하는 결합패드 사이에 전기 접속을 제공한다. 즉, 회로 소자의 전극패드와 액정표시패널의 결합패드는 다수의 범프전극들이 모두 적절하게 형성되지 않은 경우가 아니라면 전기적으로 접속된다.
각 전극패드상의 인접한 범프전극들 사이의 간격이 5μm이상이므로, 도금 성장중에 인접한 범프전극들이 서로 단락되지 않는다. 따라서, 범프전극들이 서로 완전하게 전기적으로 절연되어 형성됨으로써, 접속 실패 위험성을 더욱 감소시킨다.
예컨대, 전극패드가 그의 피치를 짧게하도록 장방형으로 제조되어, 전극패드의 짧은 쪽이 그 전극패드의 배열방향으로 배열된 경우에, 범프전극들은 전극패드의 배열방향에 대해 수직한 방향으로 각 전극패드상에 배열된다. 따라서, 범프전극의 전체면적이 증가되어 효율적으로 된다.
또한, 회로소자상의 전극패드는 인접한 전극패드들의 피치를 더욱 짧게하도록 지그재그 배열로 형성될 수 있다. 이 경우에, 범프전극의 코너들이 절단되어(범프전극의 형상이 6각형, 5각형등으로 됨), 일 전극패드상의 범프전극의 코너가 인접한 전극패드상의 범프전극의 절단된 코너에 평행하게 된다. 따라서, 가장 가까운 범프전극들 사이의 간격이 증가되어, 회로소자와 액정표시패널 사이의 전기 접속의 신뢰성을 향상시킨다. 또한, 상기 절단된 코너들을 제공함에 의해, 각 범프전극의 면적이 증가되어, 회로소자와 액정표시패널 사이의 전기 접속의 신뢰성을 향상시키게 된다.
본 발명의 정신과 범위를 벗어나지 않고 여러 가지 다른 개조가 당업자들에 의해 용이하게 실시될 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서의 내용으로 제한되지 않고, 더 넓게 해석되어야 한다.

Claims (8)

  1. 라인 패턴이 제공된 기판, 및 도전층을 통해 상기 라인 패턴에 전기적으로 접속된 회로 소자를 포함하는 액정표시장치로서 :
    상기 라인 패턴이 적어도 하나의 결합패드를 가지며;
    상기 회로 소자는 적어도 하나의 전극패드를 가지며;
    상기 적어도 하나의 전극패드가 그위에 제공된 다수의 범프전극들을 가지며;
    상기 적어도 하나의 전극패드가 다수의 범프전극들 및 상기 다수의 범프전극들과 대향하는 결합패드 사이에 제공된 도전층을 통해 상기 적어도 하나의 결합패드에 전기적으로 접속되며, 상기 도전층은 도전성 입자들이 확산되어 혼재된 절연성재료로 형성되는 액정표시장치.
  2. 제 1 항에 있어서, 인접한 범프전극들 사이의 간격이 5μm이상인 액정표시장치.
  3. 제 1 항에 있어서, 다수의 전극패드들을 포함하며,
    상기 다수의 전극패드는 각각 긴쪽과 짧은 쪽을 가지며,
    상기 다수의 전극패드는 전극패드의 짧은 쪽에 평행한 방향으로 배열되며,
    상기 다수의 범프전극들은 상기 긴쪽에 평행한 방향으로 상기 다수의 전극패드들상에 각각 배열되는 액정표시장치.
  4. 제 1 항에 있어서, 다수의 전극패드를 포함하며, 상기 다수의 전극패드들이 지그재그 방식으로 배열되며, 상기 범프전극들의 코너들이 일 전극패드상의 범프전극의 절단된 코너가 인접한 전극패드상의 범프전극의 절단된 코너에 평행하게 되도록 절단되는 액정표시장치.
  5. 제 1 항에 있어서, 상기 결합패드와 대향하는 다수의 범프전극들의 표면이 결합패드의 표면에 평행하게 되도록 배열되는 액정표시장치.
  6. 제 1 항에 있어서, 다수의 전극패드 및 그 다수의 전극패드와 대향하는 다수의 결합패드를 포함하며, 이방도전성접착제로 된 단일 도전층을 통해 상기 다수의 결합패드들 각각 및 그에 대응하는 하나의 전극패드 사이에 전기 접속이 제공되는 액정표시장치.
  7. 제 6 항에 있어서, 상기 기판상의 라인 패턴과 회로 소자는 페이스 본딩 방식으로 서로 전기적으로 접속되는 액정표시장치.
  8. 제 1 항에 있어서, 상기 기판이 유리 기판인 액정표시장치.
KR1019980007200A 1997-03-06 1998-03-05 액정표시장치 KR100294778B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-052152 1997-03-06
JP05215297A JP3328157B2 (ja) 1997-03-06 1997-03-06 液晶表示装置

Publications (2)

Publication Number Publication Date
KR19980079910A KR19980079910A (ko) 1998-11-25
KR100294778B1 true KR100294778B1 (ko) 2001-07-12

Family

ID=12906898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007200A KR100294778B1 (ko) 1997-03-06 1998-03-05 액정표시장치

Country Status (6)

Country Link
US (1) US6111628A (ko)
EP (4) EP0863426B1 (ko)
JP (1) JP3328157B2 (ko)
KR (1) KR100294778B1 (ko)
DE (4) DE69832308T2 (ko)
TW (1) TW476858B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150005880A (ko) * 2011-11-05 2015-01-15 티피케이 터치 시스템즈 (씨아먼) 인코포레이티드 핀 구조 및 이러한 핀 구조의 핀 연결 구조

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012597A1 (en) * 1996-09-20 1998-03-26 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
AU1174197A (en) * 1996-12-26 1998-07-31 Hitachi Limited Semiconductor device and method of manufacturing the same
TW424171B (en) * 1998-11-03 2001-03-01 Ind Tech Res Inst Device of compensation-type tape and method for making the same
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
US6556268B1 (en) * 1999-03-31 2003-04-29 Industrial Technology Research Institute Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
WO2003098338A1 (fr) * 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Materiau de transfert commun, ecran a cristaux liquides, procede de fabrication d'ecran a cristaux liquides
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
JP2004317924A (ja) * 2003-04-18 2004-11-11 Advanced Display Inc 表示装置および表示装置の製造方法
JP4004994B2 (ja) 2003-06-05 2007-11-07 株式会社アドバンスト・ディスプレイ 表示装置
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
KR100637429B1 (ko) 2003-10-24 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
US20050104180A1 (en) * 2003-11-14 2005-05-19 Vassoudevane Lebonheur Electronic device with reduced entrapment of material between die and substrate electrical connections
KR101016284B1 (ko) * 2004-04-28 2011-02-22 엘지디스플레이 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
TWI307132B (en) * 2006-03-24 2009-03-01 Via Tech Inc Chip package and fabricating method thereof
KR20080042282A (ko) * 2006-11-09 2008-05-15 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
TW201121006A (en) * 2009-12-03 2011-06-16 Hannstar Display Corp Connection structure for chip-on-glass driver IC and connection method therefor
CN102843858B (zh) * 2012-07-30 2014-12-10 友达光电(厦门)有限公司 用于固设一半导体芯片的线路基板及其制造方法
CN104737290B (zh) 2012-10-26 2017-09-19 奥林巴斯株式会社 固体摄像装置、摄像装置以及信号读出方法
KR20150139190A (ko) * 2014-06-03 2015-12-11 삼성전기주식회사 소자 및 소자 패키지
KR20160046977A (ko) * 2014-10-20 2016-05-02 삼성디스플레이 주식회사 이방성 도전입자
CN105261602A (zh) * 2015-09-16 2016-01-20 京东方科技集团股份有限公司 一种显示面板的封装结构、转接板、封装方法及显示装置
CN107632472B (zh) * 2017-10-12 2019-03-12 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其配向方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118434A (ja) * 1992-10-02 1994-04-28 Citizen Watch Co Ltd 液晶表示パネルの駆動ｉｃの実装方法
JPH07281203A (ja) * 1994-04-11 1995-10-27 Citizen Watch Co Ltd 液晶パネル

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682672B2 (ja) * 1984-04-23 1994-10-19 沖電気工業株式会社 半導体装置
JPH0812352B2 (ja) * 1985-03-20 1996-02-07 松下電器産業株式会社 液晶表示装置
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
JPH01215034A (ja) * 1988-02-24 1989-08-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
EP0337775B1 (en) * 1988-04-12 1996-06-19 Sharp Kabushiki Kaisha Electronic apparatus
JP2642433B2 (ja) * 1988-08-22 1997-08-20 株式会社東芝 暗号化鍵生成装置
JPH0384929A (ja) * 1989-08-28 1991-04-10 Fujitsu Ltd 半導体装置の製造方法
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
DE69112026T2 (de) * 1990-09-29 1996-03-28 Sekisui Fine Chemical Co Kleine kugel, kugelförmiger abstandshalter für eine flüssigkristallanzeigevorrichtung und flüssigkristall-anzeigevorrichtung, die diesen benutzt.
JPH04242939A (ja) * 1990-12-13 1992-08-31 Citizen Watch Co Ltd 半導体装置の実装構造およびその製造方法
KR920022482A (ko) * 1991-05-09 1992-12-19 가나이 쯔도무 전자부품 탑재모듈
JPH04364051A (ja) * 1991-06-11 1992-12-16 Rohm Co Ltd 半導体装置
JPH0513418A (ja) * 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0758112A (ja) * 1993-08-20 1995-03-03 Rohm Co Ltd 半導体装置
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3688801B2 (ja) * 1996-04-25 2005-08-31 株式会社日立製作所 半導体装置及びその製造方法並びにその実装方法
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118434A (ja) * 1992-10-02 1994-04-28 Citizen Watch Co Ltd 液晶表示パネルの駆動ｉｃの実装方法
JPH07281203A (ja) * 1994-04-11 1995-10-27 Citizen Watch Co Ltd 液晶パネル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150005880A (ko) * 2011-11-05 2015-01-15 티피케이 터치 시스템즈 (씨아먼) 인코포레이티드 핀 구조 및 이러한 핀 구조의 핀 연결 구조
KR101585807B1 (ko) 2011-11-05 2016-01-15 티피케이 터치 시스템즈 (씨아먼) 인코포레이티드 핀 구조 및 이러한 핀 구조의 핀 연결 구조

Also Published As

Publication number Publication date
EP1403686A3 (en) 2004-04-14
EP1408364A1 (en) 2004-04-14
US6111628A (en) 2000-08-29
DE69840837D1 (de) 2009-06-25
EP1403685B1 (en) 2005-11-09
DE69832308T2 (de) 2006-08-03
DE69837796D1 (de) 2007-06-28
DE69832308D1 (de) 2005-12-15
DE69826349D1 (de) 2004-10-28
EP1403685A2 (en) 2004-03-31
EP0863426A1 (en) 1998-09-09
EP0863426B1 (en) 2004-09-22
DE69837796T2 (de) 2008-03-06
JPH10246894A (ja) 1998-09-14
DE69826349T2 (de) 2005-09-29
JP3328157B2 (ja) 2002-09-24
EP1403686A2 (en) 2004-03-31
TW476858B (en) 2002-02-21
KR19980079910A (ko) 1998-11-25
EP1403686B1 (en) 2007-05-16
EP1403685A3 (en) 2004-04-14
EP1408364B1 (en) 2009-05-13

Similar Documents

Publication Publication Date Title
KR100294778B1 (ko) 액정표시장치
US7288729B2 (en) Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6300997B1 (en) Liquid crystal display device having an IC chip mounted on a narrow film wiring board
US6404476B1 (en) Device having an improved connective structure between two electrodes
US7530816B2 (en) Tape carrier package
KR20040019902A (ko) 반도체장치 및 그 제조방법
TW200925748A (en) Liquid crystal display device and fabricating method thereof
US7394164B2 (en) Semiconductor device having bumps in a same row for staggered probing
JP2002252249A (ja) 金属バンプ
JP3133105B2 (ja) 相互接続構体
EP0645807A1 (en) Semiconductor device
JP3439426B2 (ja) 表示装置用のテープキャリアパッケージとこれを用いた表示パネルモジュール
KR100637058B1 (ko) 액정표시장치
JP2004014778A (ja) 半導体装置およびその製造方法
EP0389039B1 (en) Carrier body with elevated contact portions, a method of manufacturing such a carrier body and a display device comprising such a carrier body
JPH05303106A (ja) 液晶表示装置
EP0426246A1 (en) Interconnection structure
KR20040078447A (ko) 액정표시 모듈의 패드 구조
JPH0521521A (ja) 液晶パネル
KR20020002663A (ko) 액정 모듈
JPH02259624A (ja) 表示装置
KR20040110733A (ko) 필름 캐리어 테이프 제조방법
JPH0290475A (ja) 電極接続構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 17

EXPY Expiration of term