CN102843858B - 用于固设一半导体芯片的线路基板及其制造方法 - Google Patents

Abstract

本发明提供了一种用于固设一半导体芯片的线路基板及其制造方法。该线路基板包含基材以及多个焊垫。焊垫位于基材上，其中每个焊垫包含一基底及多个子焊垫，且子焊垫间具有空隙。子焊垫位于基底上且凸出于基底，并藉由基底彼此连接。采用本发明，可有效地缩短相邻两焊垫间的距离，使面积的利用率提高。因此，与一般的焊垫设计相较之下，在相同面积中，本实施方式可设置更多的焊垫。此外，由于子焊垫间具有空隙，因此当热压制程时，异向性导电膜中因受压而变形的导电粒子不容易流动到两焊垫间的空间，故可避免短路现象发生。

Description

用于固设一半导体芯片的线路基板及其制造方法

技术领域

本发明涉及一种用于固设半导体芯片的线路基板及其制造方法，尤其涉及一种用于液晶显示器的固设半导体芯片用的线路基板及其制造方法。

背景技术

近年来，电子产品的特性需求已往高构装密度及高电气可靠度发展。为了达到这些需求，发展出如基板上芯片(chip on film,COF)与玻璃上芯片(chip on glass,COG)的技术。而玻璃上芯片技术目前已广泛运用于液晶显示器领域中。

一般而言，玻璃上芯片制程的步骤如下。首先，覆盖一层异向性导电膜于焊垫上。然后，热压半导体芯片于异向性导电膜上，使半导体芯片的凸块与焊垫间可电性连接。然而，随着线路密度的提高，相同面积下要设置的焊垫数目也随之增加。而在液晶显示器中，外引脚接合区(outer lead bonding area)的面积是固定的，所以焊垫间的距离就必须缩小。但若焊垫间的距离变小，就容易造成短路问题。

因此，仍需一种改良的线路基板及其制造方法，以期能使焊垫间距离缩小，又能避免短路现象发生，以便解决现有技术所面临的问题。

发明内容

本发明的一实施方式是在于提供一种用于固设一半导体芯片的线路基板，其包含基材以及多个焊垫。焊垫位于基材上，其中每个焊垫包含一基底及多个子焊垫，子焊垫间具有空隙。子焊垫位于基底上且凸出于基底，并藉由基底彼此连接。

在其中的一实施例中，这些子焊垫交错(staggered)排列。

在其中的一实施例中，相邻两焊垫间的距离为两个焊垫中的每一焊垫各自任选一子焊垫彼此间的最短距离。

在其中的一实施例中，这些子焊垫的形状相同或不同，其分别选自由圆形、椭圆形、矩形、菱形、六角形及其组合所构成的群组。

在其中的一实施例中，多个焊垫前后交错排列，以形成第一焊垫列与第二焊垫列。

在其中的一实施例中，线路基板更包含一绝缘层，位于子焊垫之间的空隙并覆盖于基底之上。

在其中的一实施例中，绝缘层的高度小于各个子焊垫的高度。

本发明的另一实施方式是在于提供一种包含上述线路基板的液晶显示器。

本发明的又一实施方式是在于提供一种制造线路基板的方法。首先，形成金属层于基材上，然后微影蚀刻金属层，以形成多个焊垫。各个焊垫包含一基底及多个子焊垫，子焊垫间具有空隙。基底接触基材。子焊垫位于基底上且凸出于基底，并藉由基底彼此连接。

在其中的一实施例中，该制造方法更包含形成绝缘层于子焊垫之间的空隙并覆盖于基底之上。

采用本发明，可有效地缩短相邻两焊垫间的距离，使面积的利用率提高。因此，与一般的焊垫设计相较之下，在相同面积中，本实施方式可设置更多的焊垫。此外，由于子焊垫间具有空隙，因此当热压制程时，异向性导电膜中因受压而变形的导电粒子不容易流动到两焊垫间的空间，故可避免短路现象发生。综上所述，本案除了能够缩短两焊垫距离外，还可避免短路现象，而能够有效地解决习知技术问题。

附图说明

读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，

图1示出依照本发明一实施方式的线路基板的上视图。

图2示出依照本发明另一实施方式的线路基板的上视图。

图3示出依照本发明一实施方式的具有绝缘层的线路基板的上视图。

图4示出依照本发明另一实施方式的具有绝缘层的线路基板的上视图。

图5示出依照本发明一实施方式的制造线路基板的方法的流程图。

图6A至图6C示出依照本发明一实施方式的制造线路基板的方法中各制程阶段的示意图。

【主要组件符号说明】

100、200、300、400：线路基板

110：基材

120：焊垫

120a：子焊垫

120b：基底

130：绝缘层

130a：空隙

1201：第一焊垫列

1202：第二焊垫列

500：制造线路基板的方法

510、520、530：步骤

D：相邻两焊垫间的距离

D’：相邻两子焊垫间的距离

H1：子焊垫的高度

H2：绝缘层的高度

P：间距

W：子焊垫的宽度

X：基底的宽度

Y1、Y2：第一焊垫列与第二焊垫列的距离

具体实施方式

以下将以图式揭露本发明之复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与组件在图式中将以简单示意的方式绘示之。

本发明的一实施方式是在于提供一种用于固设一半导体芯片的线路基板。图1示出线路基板100的上视图。图2示出线路基板200的上视图。线路基板100、200分别包含有基材110以及多个焊垫120。线路基板100、200可为液晶显示器中的薄膜晶体管基板的一部分。详细而言，线路基板100、200可为欲封装栅驱动芯片(gate IC)或欲封装扫描驱动芯片(scan IC)的部分。基材110的材质可例如为玻璃。

焊垫120位于基材110上，而每个焊垫120包含一基底120b及多个子焊垫120a。在一实施方式中，基底120b及子焊垫120a为一体成型，请参考图6B。

在一实施例中，焊垫120前后交错排列，以形成第一焊垫列1201与第二焊垫列1202，如图1与图2所示。

本线路基板可应用于不同领域，而各组件尺寸(高度、宽度、长度等)、形状或组件间尺寸(两组件间相邻的距离等)将依据该领域的考虑要点来加以设计。在一实施例中，上述尺寸需考虑到芯片的面积以及芯片与线路基板间的接触区域来加以设计。因此，下述数值或数值范围仅为若干具体实施例，并非用以限制本发明。

在此不限第一焊垫列1201与第二焊垫列1202间的距离Y1以及第一焊垫列1201与第二焊垫列1202的间距P。间距P是指水平方向上，第一焊垫列1201中任一焊垫120与第二焊垫列1202中任一焊垫120之间最短的距离。

在一实施例中，第一焊垫列1201与第二焊垫列1202间的垂直方向的距离Y1为36微米，如图1所示。第一焊垫列1201与第二焊垫列1202的间距P为0微米。

在另一实施例中，第一焊垫列1201与第二焊垫列1202间的距离Y2为36微米，如图2所示。第一焊垫列1201与第二焊垫列1202的间距P为1.36微米。

基底120b的下表面接触基材110。举例来说，基底120b可连接液晶显示器的薄膜晶体管基板中的端子部导线(未绘示)。

在此不限基底120b的宽度X。在一实施例中，如图1及图2所示，基底120b的宽度X皆为25微米。

在此不限基底120b的形状。在一实施例中，基底120b的形状为沿着子焊垫120a外围的连续形状，如图1及图2所示。这是为了让相邻两焊垫120的基底120b间的距离增加。在一实施例中，如图1所示，两相邻的基底120b的形状相互对应，且呈宽窄交错排列。也就是说，其中一基底120b的宽部对应到相邻基底120b的窄部。因此，能够有效缩短两焊垫间的水平方向的距离。在另一实施例中，如图2所示，两相邻的基底120b的形状相同，并呈曲折排列。

子焊垫120a位于基底120b上且凸出于基底120b，并藉由基底120b彼此连接。多个子焊垫120a间为间隔排列。因此，在一实施例中，子焊垫120a之间具有空隙130a，请参考图6B。若子焊垫120a之间没有设置空隙130a，则可能在进行固设芯片制程时，异方性导电胶的流动性变差。

在此不限子焊垫120a的排列方式。在一实施例中，子焊垫120a交错(staggered)排列。交错排列的目的是为了让相邻两焊垫120间的距离增加。在一实施例中，相邻两焊垫120间的距离D即为：在同一焊垫列1201/1202的两个相邻焊垫120中，各任选一子焊垫120a，此两子焊垫120a彼此间的最短距离。所以，两焊垫120间的最短距离D并非一定是水平方向的距离。换言之，此两焊垫120间的最短距离D可是倾斜方向的距离，因此，本实施例能够在相同宽度(在水平方向)下排列更多的焊垫。故与一般的焊垫设计相较之下，本实施例的焊垫设计的面积利用率更高。在一实施例中，如图1及图2所示，相邻两焊垫120a间的距离D皆为29微米。

在此不限子焊垫120a交错排列的行数及子焊垫120a的数目。举例来说，在一实施例中，如图1所示，子焊垫120a为三列式的交错(staggered)排列，且一焊垫120中具有10个子焊垫。在另一实施例中，子焊垫120a为单列式的交错排列，且一焊垫120中具有3个子焊垫，如图2所示。

在此不限子焊垫120a的形状。在一实施例中，子焊垫120a的形状相同或不同，其分别选自由圆形、椭圆形、矩形、菱形、六角形及其组合所构成的群组。图1与图2分别例示为圆形和矩形的子焊垫。若在相同维度之下，又以圆形的子焊垫的面积利用率较高。但仍应视实际应用情况来选择适当的子焊垫形状。

在此不限子焊垫120a的尺寸。在一实施例中，如图1所示，子焊垫120a的宽度W为10微米。在一实施例中，如图2图所示，子焊垫120a的宽度W为24微米。

在此不限相邻两子焊垫120a间的距离D’。在一实施例中，如图1所示，相邻两子焊垫120a间的距离D’为5微米。在一实施例中，如图2所示，相邻两子焊垫120a间的距离D’为4微米。

由上述可知，本发明的实施方式是在一定焊垫数量的情况下，藉由子焊垫的交错设计来扩大两焊垫间的有效距离(相较于一般设计)，从而降低了短路的可能性。

在一实施例中，该线路基板300和400更包含一绝缘层130，位于子焊垫120a之间的空隙130a并覆盖于基底120b之上。如图3及图4所示，绝缘层130填充于子焊垫120a间的空隙130a。

在一实施例中，绝缘层130的高度H2小于各个子焊垫120a的高度H1，如图6C所示。当进行热压制程时，由于芯片的凸块下压，异方性导电膜中的导电粒子的外壳破裂，而使凸块与子焊垫120a间电性连接。因此，绝缘层130的高度H2需小于各个子焊垫120a的高度H1。

本发明的另一实施方式是在提供一种包含上述线路基板的液晶显示器。液晶显示器中包含有薄膜晶体管基板、彩色滤光片基板以及液晶。此线路基板可为薄膜晶体管基板的一部分。

本发明的另一实施方式是在提供一种制造线路基板的方法，请参照图5的方法500。

在步骤510中，形成金属层115于基材110上，如图6A所示。金属层115的材料可为铬(Chromium)、镍(Nickel)、钼(Molybdenum)或钕(Neodymium)。例如可使用溅镀制程来制作金属层115。

在步骤520中，微影蚀刻金属层115，以形成多个焊垫120，如图6B及图1所示。例如，可先形成一光阻材料(未绘示)于金属层115上，然后进行微影制程而形成光阻图案。随后，藉由控制如蚀刻时间的蚀刻制程条件，来形成具有立体结构的焊垫120。形成的焊垫120包含一基底120b及多个子焊垫120a。基底120b接触基材110。子焊垫120a位于基底120b上且凸出于基底120b，并藉由基底120b彼此连接。

在一实施例中，该制造方法更包含形成绝缘层130于子焊垫120a之间的空隙130a并覆盖于基底120b之上(步骤530)。举例来说，可利用微影蚀刻制程来形成填充于空隙130a中的绝缘层130。

由此可知，本发明的实施方式可有效地缩短相邻两焊垫间的距离，使面积的利用率提高。因此，与一般的焊垫设计相较之下，在相同面积中，本实施方式可设置更多的焊垫。此外，由于子焊垫间具有空隙，因此当热压制程时，异向性导电膜中因受压而变形的导电粒子不容易流动到两焊垫间的空间，故可避免短路现象发生。综上所述，本案除了能够缩短两焊垫距离外，还可避免短路现象，而能够有效地解决习知技术问题

上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。

Claims (8)

1.一种用于固设一半导体芯片的线路基板，其特征在于，所述线路基板包含：

一基材；以及

多个焊垫，所述多个焊垫位于所述基材上，其中所述多个焊垫中的每一焊垫包含一基底及多个子焊垫，所述多个子焊垫间具有空隙，且所述多个子焊垫位于所述基底上且凸出于所述基底，并藉由所述基底彼此连接；

一绝缘层，位于所述多个子焊垫之间的空隙并覆盖所述基底之上。

2.如权利要求1所述的线路基板，其特征在于，所述多个子焊垫为交错(staggered)排列。

3.如权利要求1所述的线路基板，其特征在于，相邻两焊垫间的距离为所述两焊垫中的每一焊垫各自任选一子焊垫彼此间的最短距离。

4.如权利要求1所述的线路基板，其特征在于，所述多个子焊垫的形状相同或不同，其分别选自由圆形、椭圆形、矩形、菱形、六角形及其组合所构成的群组。

5.如权利要求1所述的线路基板，其特征在于，所述多个焊垫前后交错排列，以形成一第一焊垫列与一第二焊垫列。

6.如权利要求1所述的线路基板，其特征在于，所述绝缘层的高度小于所述多个子焊垫中每一子焊垫的高度。

7.一种液晶显示器，包含如权利要求1所述的线路基板。

8.一种用于固设一半导体芯片的线路基板的制造方法，其特征在于，该制造方法包含：

形成一金属层于一基材上；以及

微影蚀刻所述金属层，以形成多个焊垫，其中所述多个焊垫中的每一焊垫包含一基底及多个子焊垫，所述多个子焊垫间具有空隙，所述基底接触所述基材，所述多个子焊垫位于所述基底上且凸出于所述基底，并藉由所述基底彼此连接；

形成一绝缘层于所述多个子焊垫之间的空隙并覆盖所述基底之上。