CN101246933A - 用于发光二极管磊芯片的焊垫制程 - Google Patents

用于发光二极管磊芯片的焊垫制程 Download PDF

Info

Publication number
CN101246933A
CN101246933A CNA2007100050496A CN200710005049A CN101246933A CN 101246933 A CN101246933 A CN 101246933A CN A2007100050496 A CNA2007100050496 A CN A2007100050496A CN 200710005049 A CN200710005049 A CN 200710005049A CN 101246933 A CN101246933 A CN 101246933A
Authority
CN
China
Prior art keywords
epi
wafer
weld pad
metal layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100050496A
Other languages
English (en)
Inventor
陆颂屏
江荣华
李明顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOPO ELECTRONICS Co Ltd
Original Assignee
FOPO ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOPO ELECTRONICS Co Ltd filed Critical FOPO ELECTRONICS Co Ltd
Priority to CNA2007100050496A priority Critical patent/CN101246933A/zh
Publication of CN101246933A publication Critical patent/CN101246933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Abstract

本发明一种用于发光二极管磊芯片的焊垫制程及新构造，先对磊芯片表面进行增进界面结合力手段，例如电浆处理；再于磊芯片表面以金属沉积手段，例如电镀沉积形成焊垫，藉由先行对磊芯片的表面进行电浆处理，可确实改善焊垫与磊芯片之间的附着力；此外，更藉由控制电镀条件，使电镀沉积的晶粒较为致密，改善焊垫表面粗糙度过大的问题，以提升焊垫与焊线接合的接着强度。亦可藉由在第一金属层及第二金属层之间沉积导电黏着层，以增进第一金属层及第二金属层的界面结合力，并形成新的磊芯片及焊垫构造。

Description

用于发光二极管磊芯片的焊垫制程
技术领域
本发明有关于一种半导体制程及新构造，特别是指一种用于发光二极管磊芯片的焊垫制程及新构造。
背景技术
如图1所示，习知发光二极管磊芯片10会在作为电极的一金属层11上，利用半导体制程制作一具有一定厚度的焊垫12，以避免在打线接合(wire bonding)的过程当中，在焊线13接合于焊垫12上时，对磊芯片10产生过大的冲击而破坏结构及影响电性。
由于现行的产业分工模式，会由一方于磊芯片10上沉积一作为上述金属层11的金属底材后，再交由另一方于金属底材上进行焊垫12制程，然而，磊芯片10在经由运送、入库保存，再取出等过程后，其金属底材的表面必然附着有或多或少的有机污染物，以致影响了其后形成于金属底材上的焊垫12附着力。
其次，焊垫12表面与焊线13接合处，亦容易因焊垫12表面的粗糙度过大，而影响了其间的接合接着强度。以往电镀制程所制成的焊垫12具有表面粗糙度过大的问题，容易在接合时无法与焊线13密合，以致影响了与焊线13之间的接合强度。
发明内容
本发明的目的，即在提供一种用于发光二极管磊芯片的焊垫制程。
于是，本发明用于发光二极管磊芯片的焊垫制程，主要包含下列步骤：
(A)提供一磊芯片，该磊芯片表面上形成有一第一金属层；
(B)对该第一金属层表面进行一增进界面结合力手段；
(C)于该第一金属层表面以一金属沉积手段形成一第二金属层；及
(D)以微影蚀刻制程于该磊芯片该表面形成一焊垫。
其中，该增进界面结合力手段可以为：
(1)清洁表面手段：物理方式(例如：以电浆处理、纱线或织物擦拭、超细纤维纱线或织物擦拭)、化学方式(例如以高纯度高挥发性溶剂：异丙醇、丙酮等浸泡或擦拭，溶液：以蚀刻液HCl/HNO3等浸泡或擦拭)；
(2)表面粗糙化手段：物理方式(例如：以电浆、磨砂、喷砂、研磨处理)或化学方式(例如：置于腐蚀性气体下或以腐蚀性液体，低浓度蚀刻液HCl/HNO3等浸泡或擦拭)；
(3)涂覆黏着层：在界面间增加一导电黏着层，例如以铬、钛、镍导电性金属或合金例如钛钨合金涂覆或沉积。
而该金属沉积手段可以为物理气相沉积(例如蒸镀或溅度)、化学气相沉积、电镀或无电解电镀沉积方式。
以电浆为例，本发明藉由先对磊芯片的第一金属层表面进行电浆处理后，再于第一金属层的表面沉积第二金属层并以微影蚀刻制程成型后形成焊垫，因此可确实改善焊垫与磊芯片之间的附着力。
本发明又藉由导电黏着层夹于第一金属层及第二金属层之间，增进第一金属层及第二金属层的界面结合力并且形成新的磊芯片及焊垫构造。
此外，更藉由控制电镀条件以改善焊垫表面粗糙度过大的问题，使电镀沉积的晶粒较为致密平坦，藉以改善焊垫表面粗糙度过大导致接合时无法与焊线密合的问题。
附图说明
图1是习知发光二极管磊芯片藉焊垫与焊线接合的一示意图；
图2是本发明第一较佳实施例的焊垫制程的一侧视示意图；
图3是本发明第一较佳实施例的焊垫制程的一侧视示意图；
图4是本发明第一较佳实施例的焊垫制程的一侧视示意图；
图5是本发明第一较佳实施例的焊垫制程的一侧视示意图；
图6是本发明第二较佳实施例的焊垫制程的一侧视示意图；
图7是本发明第二较佳实施例的焊垫制程的一侧视示意图；
图8是本发明第二较佳实施例的焊垫制程的一侧视示意图；
图9是本发明第二较佳实施例的焊垫制程的一侧视示意图；
图10是本发明第三较佳实施例的焊垫制程的一侧视示意图；
图11是本发明第四较佳实施例的焊垫制程的一侧视示意图；
图12是本发明的一新磊芯片及焊垫构造一侧视示意图；
图13是本发明第五较佳实施例的另一新磊芯片及焊垫构造一侧视示意图；
图14是本发明第六较佳实施例的另一新磊芯片及焊垫构造一侧视示意图。
【图号说明】
2磊芯片           20基板
21磊晶层          22第一金属层
23第二金属层      24光阻屏蔽
25焊垫            26第一光阻屏蔽
27焊垫            28第二光阻屏蔽
31黏着层          32电镀核种层
E1露出表面        S表面
S1第一表面        S2第二表面
S3第三表面
具体实施方式
有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图式的六个较佳实施例的详细说明中，将可清楚的呈现。
在本发明被详细描述之前，要注意的是，在以下的说明内容中，类似的组件是以相同的编号来表示。
本发明用于发光二极管磊芯片的焊垫制程的第一较佳实施例，首先，如图2所示，提供一磊芯片2，磊芯片2包含一基板20、一形成于基板20上的磊晶层21，以及一形成于磊晶层21的一表面S上的第一金属层22。
由于第一金属层22的表面通常具有经由运送、入库保存，取出等过程而附着于其上的有机污染物。本发明即先利用一增进界面结合力手段加以处理该第一金属层22的一第一表面S1，以增进将来界面间的结合力。该增进界面结合力手段可以为一清洁表面手段：物理方式(例如：以电浆处理、纱线或织物擦拭、超细纤维纱线或织物擦拭)、化学方式(例如以高纯度高挥发性溶剂：异丙醇、丙酮等浸泡或擦拭，或以溶液例如蚀刻液HCl/HNO3等浸泡或擦拭)，将位于该第一金属层22的该第一表面S1进行清洁；或利用一表面粗糙化手段：物理方式(例如：以电浆、磨砂、喷砂、研磨处理)或化学方式(例如：置于腐蚀性气体下或以腐蚀性液体，低浓度蚀刻液HCl/HNO3等浸泡或擦拭)，将位于该第一金属层22的该第一表面S1进行粗糙化；亦或涂覆或沉积一黏着层31，例如在界面间增加一导电黏着层，以铬、钛、镍导电性金属或合金例如钛钨合金涂覆，将位于该第一金属层22的该第一表面S1先覆以黏着层，此部分将于第三实施例详细说明。其中，电浆或蚀刻液具有同时清洁及粗糙化该第一表面S1的效果。以氧电浆为例，电浆处理过程是将磊芯片2置入一含有氧气的电浆环境中，利用氧气于电浆环境中解离出的的氧自由基，与有机污染物进行反应，进而生成气体以脱离第一金属层22的该第一表面S1，达到清洁的目的。
在使用氩电浆时，经由负偏压的作用可使电浆环境中的氩正离子对第一金属层22的该第一表面S1产生一离子轰击(ion bombardment)的作用，除可清洁第一金属层22的该第一表面S1外，亦可使第一金属层22的该第一表面S1粗糙化。
在以电浆处理过程去除该第一表面S1上的有机污染物及该第一表面S1粗糙化后，接着，如图3所示，在该第一表面S1上以电镀沉积形成一作为焊垫材质的第二金属层23。
其中，为了改善电镀形成以作为焊垫的第二金属层23的一第二表面S2粗糙度过大的问题，利用控制电镀条件将习知例如金电镀温度降低为介于40～50℃之间，并且将习知的金电镀电流密度降低为介于0.2～0.5Amp/dm2，使电镀沉积出较以往为细致的晶粒，藉以使第二金属层23的该第二表面S2中心线平均粗糙度Ra小于
Figure A20071000504900081
并且，如图4所示，利用微影制程在该第二金属层23的该第二表面S2上形成一光阻屏蔽24，并利用蚀刻制程将未被光阻屏蔽24遮覆的第二金属层23及其下的第一金属层22移除，最后将光阻屏蔽24移除，即形成如图5所示的焊垫25。
本发明用于发光二极管磊芯片的焊垫制程的第二较佳实施例，首先，与第一较佳实施例相似地，如图2所示，提供该磊芯片2，磊芯片2包含基板20、磊晶层21，以及形成于磊晶层21的表面S上的第一金属层22。
此时，如图6所示，先于第一金属层22上形成一第一光阻屏蔽26，第一光阻屏蔽26于第一金属层22上界定出一露出表面E1，由于该露出表面E1内的第一金属层22的表面仍然具有经由运送、入库保存，取出等过程而附着于其上的有机污染物，本发明即先利用增进界面结合力手段加以处理该第一金属层22的表面，以增进将来界面间的结合力。该增进界面结合力手段可以为清洁表面手段：物理方式(例如：以电浆处理、纱线或织物擦拭、超细纤维纱线或织物擦拭)、化学方式(例如以与光阻具化学兼容性的溶液例如稀释的HCl/HNO3蚀刻液等浸泡或擦拭)，将该露出表面E1进行清洁；或利用表面粗糙化手段：物理方式(例如：以电浆、磨砂、喷砂、研磨处理)或化学方式(例如：置于腐蚀性气体下或以与光阻具化学兼容性的腐蚀性液体，低浓度蚀刻液HCl/HNO3等浸泡或擦拭)，将该露出表面E1进行粗糙化；亦或涂覆或沉积黏着层31，即在界面间增加导电黏着层，以铬、钛、镍导电性金属或合金例如钛钨合金涂覆，将该露出表面E1先进行覆以黏着层，此部分将于第四实施例详细说明。其中，电浆或蚀刻液具有同时清洁及粗糙化该露出表面E1的效果。以氧电浆为例，电浆处理过程是将有该露出表面E1的磊芯片置入含有氧气的电浆环境中，利用氧气于电浆环境解离出的的氧自由基，与有机污染物进行反应，而生成气体以脱离该露出表面E1，达到清洁的目的。
在使用氩电浆时，经由负偏压的作用可使电浆环境中的氩正离子对该露出表面E1产生离子轰击的作用，除可清洁该露出表面E1外，亦可使该露出表面E1粗糙化。
在以电浆处理过程去除该露出表面E1上的有机污染物及将该露出表面E1粗糙化后，接着，如图6与图7所示，于该露出表面E1以电镀沉积形成焊垫27，并且，去除第一光阻屏蔽26。
其中，为了改善电镀形成的焊垫27的一第三表面S3粗糙度过大的问题，利用控制电镀条件如将习知例如金电镀温度降低为介于40～50℃之间，并且将习知的金电镀电流密度降低为介于0.2～0.5Amp/dm2，使电镀沉积出较以往为致密的晶粒，藉以使焊垫27的该第三表面S3中心线平均粗糙度Ra小于
Figure A20071000504900091
然后，如图8所示，在该第三表面S3上形成一与第一光阻屏蔽26反相(inverse tone)的第二光阻屏蔽28，再利用蚀刻制程移除非受第二光阻屏蔽28及焊垫27遮覆的第一金属层22，并移除第二光阻屏蔽28，如图9所示，即完成本实施例的焊垫制程。
本发明用于发光二极管磊芯片的焊垫制程的第三较佳实施例关于涂覆或沉积黏着层31，可如图10所示制程次序。如图10所示制程与前述第一实施例的差别在于该第一金属层22的该第一表面S1涂覆或沉积黏着层31，于该黏着层31上方以电镀沉积形成作为焊垫材质的第二金属层23，并且利用微影制程在该第二金属层23的该第二表面S2上形成一光阻屏蔽24，并利用蚀刻制程将未被光阻屏蔽24遮覆的第二金属层23及其下的黏着层31、第一金属层22移除，最后将光阻屏蔽24移除，即完成本实施例的焊垫制程。
本发明用于发光二极管磊芯片的焊垫制程的第四较佳实施例关于涂覆或沉积黏着层31，可如图11所示制程次序。如图11所示制程与前述第二实施例的差别在于第一金属层22上形成第一光阻屏蔽26，第一光阻屏蔽26于第一金属层22上界定出露出表面E1，于该露出表面E1以涂覆(例如网版印刷)或沉积(例如无电解电镀)黏着层31，并于黏着层31上以电镀沉积形成焊垫27，并且，去除第一光阻屏蔽26，并且在该第三表面S3上形成一与第一光阻屏蔽26反相(inverse tone)的第二光阻屏蔽28，再利用蚀刻制程移除非受第二光阻屏蔽28及焊垫27遮覆的第一金属层22，并移除第二光阻屏蔽28，即完成本实施例的焊垫制程。
依据第三较佳实施例或第四较佳实施例形成一新的磊芯片及焊垫构造，如图12所示，依序为磊芯片2，磊芯片2包含基板20、磊晶层21以及第一金属层22覆于磊晶层21上；黏着层31覆于第一金属层22上；及焊垫25或27覆于该黏着层31上。
第五较佳实施例与第三较佳实施例近似，于形成黏着层31之后，先施以沉积一电镀核种层32的步骤在黏着层31上，再沉积第二金属层23，其余后制程步骤类同第三较佳实施，最终构造如图13所示。
第六较佳实施例与第四较佳实施例近似，于形成黏着层31之后，先施以沉积电镀核种层32的步骤在黏着层31上，再沉积形成焊垫27，其余后制程步骤类同第四较佳实施，最终构造如图14所示。
其中，电镀核种层32的材质可为与焊垫相同材质，例如：金。第五及第六较佳实施例形成另一新的磊芯片及焊垫构造，如第十三、十四图所示，依序为磊芯片2，磊芯片2包含基板20、磊晶层21以及第一金属层22覆于磊晶层21上；黏着层31覆于第一金属层22上；电镀核种层32覆于黏着层31上；及焊垫25或27覆于电镀核种层32上。
归纳上述，藉由先对磊芯片2的第一金属层22的第一表面S1或露出表面E1进行增进界面结合力手段后，再于第一表面S1或露出表面E1形成焊垫，可确实改善焊垫与磊芯片2之间的附着力；而利用控制电镀条件，使电镀沉积的晶粒较为致密，改善焊垫表面(S2、S3)粗糙度过大的问题，以提升焊垫与焊线接合的接着强度，确实达成本发明的功效。
然而以上所述的，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。

Claims (15)

1. 一种用于发光二极管磊芯片的焊垫制程，至少包含下列步骤：
(A)提供一磊芯片，该磊芯片至少包含一基板以及一第一金属层；
(B)对该第一金属层的一第一表面进行一增进界面结合力手段；
(C)于该第一表面以一金属沉积手段形成一第二金属层；及
(D)以一微影蚀刻制程于该磊芯片上形成一焊垫。
2. 一种用于发光二极管磊芯片的焊垫制程，至少包含下列步骤：
(1)提供一磊芯片，该磊芯片至少包含一基板以及一第一金属层；
(2)在该第一金属层的一第一表面形成一第一光阻屏蔽，并界定出该第一表面的一露出表面；
(3)对该露出表面进行一增进界面结合力手段；
(4)于该露出表面以一金属沉积手段形成一第二金属层；
(5)移除该第一光阻屏蔽，于该第一表面形成一焊垫；
(6)于该焊垫上形成一第二光阻屏蔽；及
(7)以一蚀刻制程移除非受该第二光阻屏蔽及焊垫遮覆的该第一金属层。
3. 如权利要求1或2所述的一种用于发光二极管磊芯片的焊垫制程，其中该增进界面结合力手段为以电浆处理。
4. 如权利要求1或2所述的一种用于发光二极管磊芯片的焊垫制程，其中该增进界面结合力手段为以超细纤维纱线或织物擦拭。
5. 如权利要求1或2所述的一种用于发光二极管磊芯片的焊垫制程，其中该增进界面结合力手段为以溶剂或溶液进行浸泡或擦拭。
6. 如权利要求1或2所述的一种用于发光二极管磊芯片的焊垫制程，其中该金属沉积手段为蒸镀。
7. 如权利要求1或2所述的一种用于发光二极管磊芯片的焊垫制程，其中该金属沉积手段为为溅镀。
8. 如权利要求1或2所述的一种用于发光二极管磊芯片的焊垫制程，其中该金属沉积手段为一电镀沉积。
9. 一种用于发光二极管磊芯片的焊垫制程，至少包含下列步骤：
(A)提供一磊芯片，该磊芯片至少包含一基板以及一第一金属层；
(B)对该第一金属层的一第一表面进行电浆处理；
(C)于该第一表面以一电镀沉积形成一第二金属层；及
(D)以一微影蚀刻制程于该磊芯片上形成一焊垫。
10. 一种用于发光二极管磊芯片的焊垫制程，至少包含下列步骤：
(1)提供一磊芯片，该磊芯片至少包含一基板以及一第一金属层；
(2)在该第一金属层的一第一表面形成一第一光阻屏蔽，并界定出该第一表面的一露出表面；
(3)对该露出表面进行电浆处理；
(4)于该露出表面以一电镀沉积形成一第二金属层；及
(5)移除该第一光阻屏蔽，于该第一表面形成一焊垫；
(6)于该焊垫上形成一第二光阻屏蔽；
(7)以一蚀刻制程移除非受该第二光阻屏蔽及焊垫遮覆的该第一金属层。
11. 如权利要求9或10所述的一种用于发光二极管磊芯片的焊垫制程，其中该电镀沉积为一金电镀沉积，且该金电镀沉积的操作温度为介于40～50℃之间且该金电镀沉积的操作电流密度为介于0.2～0.5Amp/dm2。
12. 一种发光二极管磊芯片及焊垫构造，至少包含：
一磊芯片，该磊芯片至少包含一基板以及一第一金属层；
一黏着层，该黏着层覆于该第一金属层上；及
一焊垫，该焊垫覆于该黏着层上。
13. 一种发光二极管磊芯片及焊垫构造，至少包含：
一磊芯片，该磊芯片至少包含一基板以及一第一金属层；
一黏着层，该黏着层覆于该第一金属层上；及
一电镀核种层，该电镀核种层覆于该黏着层上
一焊垫，该焊垫覆于该电镀核种层上。
14. 如权利要求13所述的一种发光二极管磊芯片及焊垫构造，其中该电镀核种层及该焊垫皆为金。
15. 如权利要求12或13所述的一种发光二极管磊芯片及焊垫构造，其中该黏着层为一导电性金属或合金。
CNA2007100050496A 2007-02-12 2007-02-12 用于发光二极管磊芯片的焊垫制程 Pending CN101246933A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100050496A CN101246933A (zh) 2007-02-12 2007-02-12 用于发光二极管磊芯片的焊垫制程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100050496A CN101246933A (zh) 2007-02-12 2007-02-12 用于发光二极管磊芯片的焊垫制程

Publications (1)

Publication Number Publication Date
CN101246933A true CN101246933A (zh) 2008-08-20

Family

ID=39947249

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100050496A Pending CN101246933A (zh) 2007-02-12 2007-02-12 用于发光二极管磊芯片的焊垫制程

Country Status (1)

Country Link
CN (1) CN101246933A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677115B (zh) * 2008-09-19 2011-12-28 晶元光电股份有限公司 发光元件及其制造方法
CN102843858A (zh) * 2012-07-30 2012-12-26 友达光电(厦门)有限公司 用于固设一半导体芯片的线路基板及其制造方法
CN105225976A (zh) * 2014-06-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 焊盘的制作方法及半导体器件
CN108258045A (zh) * 2016-12-29 2018-07-06 无锡华润华晶微电子有限公司 超结半导体器件的制备方法
CN110783252A (zh) * 2019-10-18 2020-02-11 南京中电熊猫平板显示科技有限公司 微型器件转移头及其制作方法、微型器件的转移方法
WO2021059047A1 (en) * 2019-09-27 2021-04-01 International Business Machines Corporation Prevention of bridging between solder joints
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677115B (zh) * 2008-09-19 2011-12-28 晶元光电股份有限公司 发光元件及其制造方法
CN102843858A (zh) * 2012-07-30 2012-12-26 友达光电(厦门)有限公司 用于固设一半导体芯片的线路基板及其制造方法
CN102843858B (zh) * 2012-07-30 2014-12-10 友达光电(厦门)有限公司 用于固设一半导体芯片的线路基板及其制造方法
CN105225976A (zh) * 2014-06-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 焊盘的制作方法及半导体器件
CN108258045A (zh) * 2016-12-29 2018-07-06 无锡华润华晶微电子有限公司 超结半导体器件的制备方法
WO2021059047A1 (en) * 2019-09-27 2021-04-01 International Business Machines Corporation Prevention of bridging between solder joints
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
GB2603403A (en) * 2019-09-27 2022-08-03 Ibm Prevention of bridging between solder joints
GB2603403B (en) * 2019-09-27 2023-10-25 Ibm Prevention of bridging between solder joints
CN110783252A (zh) * 2019-10-18 2020-02-11 南京中电熊猫平板显示科技有限公司 微型器件转移头及其制作方法、微型器件的转移方法
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Similar Documents

Publication Publication Date Title
CN101246933A (zh) 用于发光二极管磊芯片的焊垫制程
CN1125493C (zh) 热电器件及其制造方法
CN1112729C (zh) 电子器件中的电连接结构和导体表面材料的形成方法
TW464880B (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
CN101295758A (zh) 含有碳基衬底的铟镓铝氮发光器件以及其制造方法
EP2105969A3 (en) Methods for forming multiple-layer electrode structures for silicon photovoltaic cells
JPH0515071B2 (zh)
KR20100108588A (ko) 전기화학 용도에 사용되는 고전기전도성 표면
CN101743639A (zh) 用于半导体部件的接触结构及其制造方法
CN1714177A (zh) 由接触环造型控制的电镀均匀性
JP2001130986A (ja) 銅メッキセラミックス基板、及びそれを用いたペルチィエ素子、並びに銅メッキセラミックス基板の製造方法
CN101986422A (zh) 制造半导体器件的方法及设备
JPH11504073A (ja) 支持体を電気メッキする方法およびそれにより製造された製品
US20080268632A1 (en) LED epiwafer pad manufacturing process & new construction thereof
CN110176504A (zh) 部件金属化的方法
KR100809706B1 (ko) 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
JPS59208789A (ja) 太陽電池
US5858557A (en) Nickel/gold plating of a copper-refractory metal material
CN203859143U (zh) 一种led芯片p面厚铝电极
EP3597788B1 (en) Method of forming wiring on side portion of substrate
WO2005008743A3 (en) A semiconductor device with metallic electrodes and a method for use in forming such a device
CN106637110B (zh) 锇膜电阻型原子氧密度传感器芯片的制备方法
KR20080093554A (ko) 발광 다이오드 에피택시에 적용되는 용접 패드 제조방법 및새 구조
KR102074508B1 (ko) 엘이디 금속 기판
CN116092929A (zh) 一种双面晶圆化镀工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080820