JP2955870B2 - バンプを具備する基板 - Google Patents

バンプを具備する基板

Info

Publication number
JP2955870B2
JP2955870B2 JP2063934A JP6393490A JP2955870B2 JP 2955870 B2 JP2955870 B2 JP 2955870B2 JP 2063934 A JP2063934 A JP 2063934A JP 6393490 A JP6393490 A JP 6393490A JP 2955870 B2 JP2955870 B2 JP 2955870B2
Authority
JP
Japan
Prior art keywords
substrate
bump
display device
conductor pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2063934A
Other languages
English (en)
Other versions
JPH02280335A (ja
Inventor
ライナー・アナンダ・シュライフォーゲル
コルネリス・ゲラルドゥス・マリア・ファン・ケッセル
ヤン・ボーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH02280335A publication Critical patent/JPH02280335A/ja
Application granted granted Critical
Publication of JP2955870B2 publication Critical patent/JP2955870B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、基板に結合された導体パターンを導電方式
で接続するための相互接続構造体を具備する基板に関す
る。
適切な導体パターンは、例えば（集積回路又は個別の
半導体素子のような）半導体基板の一部又はガラス、石
英、セラミック材料、ポリイミド若しくは合成樹脂上の
配線パターンの一部を形成する。
本発明は、このような相互接続構造体を具備する基板
の製造方法及びこのような相互接続構造体を具備する基
板が使用される（表示）装置にも関する。
〔発明の背景〕
冒頭で説明され、“バンプ”とも呼ばれる型式の相互
接続構造体は、いわゆるフリップチップ（フェイスダウ
ンボンディングとも呼ばれる）方法を用いてマウントす
るために半導体基板上に設けられてもよい。このような
構造は、米国特許公報第4,749,120号で開示されてい
る。このようなバンプを備えるICは、前記フリップチッ
プ方法を用いてガラス基板上にマウントされる。米国特
許公報第4,749,120号で開示されるマウント方法の一つ
は、導電接触が圧力接触を用いて前記バンプと前記導体
トラックとの間に得られ、この後にこの接触圧力は、前
記基板と前記ICとの間に与えられた樹脂層の硬化によっ
て維持される。
このようなマウント方法は、とりわけ前記フリップチ
ップ方法を用いて実際の（液晶）表示装置の一部もまた
形成するガラス又は石英の基板上にICが固定される表示
装置（LCD）の製造において使用される。実際の表示部
分まで続いている導体トラックは、前記相互接続構造体
（即ちバンプ）によってこれら導体トラックと接触する
集積回路を介して駆動電圧が供給される。
しかしながら、多くの問題が生じ得る。第一の問題
は、例えば、集積回路と多くのバンプとが接触すると
き、導体トラックの異なる型式、例えばアルミニウムト
ラックに加えて、駆動ピクセル用の酸化インジウムスズ
トラックが基板上に存在するような場所で生じ得る。導
体トラックの異なる型式の間に考えられる厚さの差が特
に圧力接触の場合に接触不良又は開接点を生じる。
更に、特別な手段を施さない場合、相互接続構造体と
薄い接続導体との実際の接触は、非常に狭い領域（例え
ば、前記バンプの突出点）に制限されたままとなり、こ
れが高い接触抵抗となる。
〔発明の要約〕
本発明は、上記で述べた欠点をできる限り取り除くこ
とを目的とする。
これは、前記接触抵抗が減少し、同時に前記相互接続
構造体の信頼性がこの構造体に特殊な輪郭を与えること
によって高められるという認識に基づいている。
この目的のために、本発明に係る相互接続構造体を具
備する基板は、当該相互接続基板がその周囲に沿って最
大の高さを持ち、その表面領域はほぼ前記周囲に沿う球
状の突出部を備えることを特徴とする。
球状な突出部は、好ましくは滑らかであり、例えばほ
ぼ球形の突出部という意味に解される。例えば金の相互
接続構造体を製造することによって、集積回路と基板上
の導体トラックとの間の間隔の差が補正されるような低
い圧力での可塑変形を受けやすくなる。例えば前記相互
結合構造及び接触すべき基板上の導体トラックの材料
（例えば、それぞれ金及び酸化インジウムスズ）は、温
度変化が圧力接触の信頼性にほとんど影響しない上記方
法で選択される。
（中央部に対し）盛り上がった周囲部の利点は、周囲
の領域で複数の十分な電気接触が突出部を介して得られ
るので、一点における電流の集中が回避され、特に薄層
での漏れ抵抗が減少することである。この利点は特に相
互接続構造体が平面図で見て円形である場合に達成され
るが、良好な結果は正多角形又は非正多角形でも達成さ
れる。
中心部分の厚さは１−５μｍである一方、突出部の曲
率半径は約１−３μｍである。
断面図で見て、最大の高さは、好ましくは10μｍであ
る。
前記構造は、めっきを用いて製造されてもよい。本発
明に係る相互接続構造体を具備する基板を製造する方法
は、最初に導電材料の薄層が与えられ、そしてパルス状
のめっき電流を使用して、当該相互接続構造体がめっき
によって完成されることを特徴とする。
前記めっき電流密度は、製造されるバンプの数にも依
存して、それは３−6mA/cm2である。
上述された構造は、特に円形バンプの場合、上記方法
を用いて得られる。円形の代わりに、例えば多角形でも
可能である。
本発明に係る相互接続構造体を具備する基板は、同時
に同じ出願人で出願されたオランダ特許公報第8,999,67
6号で開示される複数行に配された接続部を持つ基板に
特に有用である。
前記相互接続構造体は、（ガラスの）支持基板上の表
示装置を越えて延在している接続用電極が、例えば駆動
目的のための集積回路と接触する表示装置において特に
有利となる。
〔実施例〕
本発明を実施例を参照し、図面を用いてより詳細に説
明する。
第１図は、本発明による相互接続構造体の概略的な平
面図であり、第２図は、第１図のII−II線での概略的な
断面図であり、第３図は、本発明による相互接続構造体
が使用された装置を概略的に示す。
第１図及び２図の相互接続構造体（バンプ）10は、本
実施例においてはシリコンで形成された集積回路である
基板１上にある。前記集積回路の配線パターンは、とり
わけ当該回路を接触するためのボンディングパッド２を
構成する。前記シリコン基板１は、前記ボンディングパ
ッド２を除いた基板１の全表面領域を覆う酸化シリコ
ン、窒化シリコン又はそれの合成物のパッシベーティン
グ層３を持つ。前記パッシベーティング層３は、約１μ
ｍの厚さであり、前記ボンディングパッド２の領域で、
少しだけ小さい表面領域を持つ窓12を備える。本実施例
において、前記ボンディングパット２は円形であり、前
記窓12が約60μｍの直径を持つのに対し、約70μｍの直
径を持つ。
相互接続パターンは、アルミニウムと第一層４と金の
第二層６とを有する本実施例において全体の厚さが約５
μｍである二重の層を有する。前記第一層４の厚さが約
１μｍである一方、前記第二層６の厚さは中央部では２
μｍであり、エッジ部の周りは約３μｍである。金の層
６は、１−２μｍの直径を持つ滑らかで球状な突出部も
全表面領域11上に備える。
上述された相互接続構造体（バンプ）10は、以下のよ
うにして製造することも可能である。
前記方法は、（ボンディングパッド２を持ち、当該ボ
ンディングパッドの領域で窓12を持つパッシベーティン
グ層３で覆われた集積）回路又は他の回路素子を有する
基板１から始まる。最初に、１μｍの厚さを持つアルミ
ニウムの層４が全組立体上に置かれ、当該層は、後の工
程でめっきによって更なる構造を得るための短絡層とし
て用いられる。金が前記層６に用いられるとき、前記層
４は金をアルミニウム内に拡散させないために耐拡散被
覆層を有する。
次いて、フォトレジストのマスク５がフォトリソグラ
フィー法で設けられ、当該マスクがめっきを行う領域を
定める。この層は、例えば２μｍの厚さを持つ一方、前
記ボンディングパッド２の領域でのマスク５の開口は、
約70μｍの直径を持つ。
めっきは二段階の工程で行われる。最初に、薄い金属
（本実施例では金）の層が低いめっき電流と約45℃の温
度とで約１μｍの厚さに堆積される。よって得られた前
記層は、下層の輪郭に従いほぼ滑らかとなる。次に、め
っきは、パルス状の高い電流を流し続ける。その時、前
記電流密度は、約1msec間に３−6mA/cm2であり（バンプ
の総数に依存する）、この後10msecの待ち時間が槽（バ
ス）の再生のために観測される。めっきの間、激しい循
環がめっきのバスの中で維持される。めっきの後、前記
層５又は４′は取り除かれる。
全体のバンプの数が非常に大きい最大電流密度では、
前記相互接続構造体の直径は最大100μｍである。
中央部９に対し盛り上がっているエッジ部８を持ち、
滑らかな球状の突出部７を具備する面11を持つ第１図及
び２図に係る相互結合パターンが、恐らくこの方法で局
部範囲変化と、本来備わる輪郭との組み合わせによって
得られる。第３図は、このような相互接続構造対10を介
し、例えばガラス（又は石英）の支持基体上の導体トラ
ック17及び18を圧力接触を用いて導電接触を確立する制
御回路を持つ基板１を示す。封止エッジ15と共に、前記
ガラス板13及び第二ガラス板14が液晶材料16を封入し、
これにより液晶表示装置の一部を形成する。（偏向素子
及び発光素子等のような他の部品は第３図の簡略化のた
めに省略した。） 前記表示装置を動作可能にするために、当該装置は、
本実施例において前記エッジ15を越えて延在する例えば
酸化インジウムスズの導体トラック17によって形成さ
れ、導電方法によって相互接続構造体（バンプ）10を介
して前記基板１にある制御回路に接続される接続用電極
を持つ。外部信号は、アルミニウムトラック18と相互接
続構造体（バンプ）10とを介してこの制御回路に送られ
る。前記バンプ10が電気接触に何ら影響もなく、それら
の厚さの大部分を押し下げるので、（第３図で誇張あれ
る）前記導体トラック17及び18の間の厚さの起こり得る
差は補正される。これら圧力接触のための圧力は、接着
剤19によって適切な実施例において維持される。
本発明は、示された実施例に制限されることはもちろ
んなく、本発明の範囲内において様々な変形が可能であ
る。例えば、前記バンプ10が前記支持基板上に形成され
てもよい。その上、前記相互接続構造体が必ずしも円形
又は例えば六角形若しくは八角形である必要はない。説
明された構造は、従来の四角形のボンディングパッドを
代わりに得てもよい。
パッシベーティング層３は、例えばポリイミドで形成
される場合、より大きい厚さを持ってもよい。その上、
前記層構造４及び６（例えば、金めっきされた銅）の変
形も可能である。
様々な他の応用もまた可能である。例えば第３図にお
いて、液晶がエレクトロクロミック又は電気泳動材料の
ような他の電気光学媒体で置き換えられてもよい。
更に、一般的に本発明は、例えばメモリ用のチップオ
ングラス技法又はセラミック材質、ポリイミド等による
フェイスボンディング技法に応用できる。
本発明に係る相互接続構造体を具備する基板は、オラ
ンダ特許公報第8,700,486号に開示された薄形表示装置
用の制御回路で有用に使用される。
【図面の簡単な説明】
第１図は、本発明に係る相互接続構造体の概略的な平面
図であり、第２図は、第１図のII−II線での概略的な断
面図であり、第３図は、本発明に係る相互接続構造体を
具備する基板が使用された装置を概略的に示す。 １……基板、２……ボンディングパッド、 ３……パッシベーティング層、 ４……第一層、５……マスク層、 ６……第二層、７……球状突出部、 ８……エッジ、９……中央部、 10……相互接続構造体、11……表面領域、 12……窓、13、14……支持基体、 15……封止エッジ、16……液晶材料、 17、18……導体トラック、19……接着剤。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヤン・ボーマン オランダ国 ヘーレン ヤン・カンパー トシュトラート ５ (56)参考文献 特開 昭63−129635（ＪＰ，Ａ) 特開 昭63−283144（ＪＰ，Ａ) 特開 昭53−54469（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】主表面に導体パターンを有し、前記導体パ
    ターンが当該導体パターンと外部環境との間に電気接続
    を行うためのバンプを具備する基板において、前記バン
    プは、中央部と前記中央部に対し盛り上がっている周囲
    部とを有し、前記バンプが、その頂面部、従って少なく
    とも盛り上がっている前記周囲部の表面で可塑変形可能
    な導電隆起部を複数具備することを特徴とする基板。
  2. 【請求項２】前記バンプが平面図で見て実質的に円形、
    六角形又は八角形の形状であることを特徴とする請求項
    １に記載の基板。
  3. 【請求項３】前記隆起部が実質的に球状な突出部を有す
    ることを特徴とする先行する請求項の何れかに記載の基
    板。
  4. 【請求項４】先行する請求項の何れかに記載の基板を製
    造する方法であり、前記基板が多数のボンディングパッ
    ドを有する主表面に導体パターンを具備し、前記導体パ
    ターンは絶縁層で覆われ、前記絶縁層が前記ボンディン
    グパッドの領域に接触窓を具備し、前記バンプがめっき
    によって前記ボンディングパッド上の前記接触窓内に具
    備されている基板を製造する方法において、前記バンプ
    を形成するために、始めに卑金属層が実質的に継続した
    めっき電流を用いて形成され、前記バンプがパルス上の
    めっき電流を用いて完成されることを特徴とする基板を
    製造する方法。
  5. 【請求項５】前記卑金属層が、多くても２μｍの厚さに
    しか成長しないことを特徴とする請求項４に記載の方
    法。
  6. 【請求項６】３−6mA/cm2のパルス状めっき電流密度が
    使用されることを特徴とする請求項４又は５に記載の方
    法。
  7. 【請求項７】駆動電極を具備する二つの支持パネルの間
    に電気光学媒体を有する表示装置であって、前記パネル
    の一方の前記駆動電極が、前記電気光学媒体で規定され
    た表面領域を越えるまで延在する表示装置において、前
    記駆動電極がバンプを介して半導体装置に電気的に接続
    され、前記表示装置又は前記半導体装置が請求項１から
    ３の何れかに記載の前記基板を構成することを特徴とす
    る表示装置。
  8. 【請求項８】前記電気光学媒体が液晶を有することを特
    徴とする請求項７に記載の表示装置。
JP2063934A 1989-03-20 1990-03-13 バンプを具備する基板 Expired - Fee Related JP2955870B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8900675A NL8900675A (nl) 1989-03-20 1989-03-20 Interconnectiestructuur.
NL8900675 1989-03-20

Publications (2)

Publication Number Publication Date
JPH02280335A JPH02280335A (ja) 1990-11-16
JP2955870B2 true JP2955870B2 (ja) 1999-10-04

Family

ID=19854320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2063934A Expired - Fee Related JP2955870B2 (ja) 1989-03-20 1990-03-13 バンプを具備する基板

Country Status (5)

Country Link
EP (1) EP0389039B1 (ja)
JP (1) JP2955870B2 (ja)
KR (1) KR0160959B1 (ja)
DE (1) DE69027354T2 (ja)
NL (1) NL8900675A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3663293B2 (ja) * 1998-03-11 2005-06-22 株式会社 日立ディスプレイズ 液晶表示装置

Also Published As

Publication number Publication date
EP0389039A1 (en) 1990-09-26
EP0389039B1 (en) 1996-06-12
JPH02280335A (ja) 1990-11-16
NL8900675A (nl) 1990-10-16
DE69027354T2 (de) 1996-11-28
KR900015280A (ko) 1990-10-26
KR0160959B1 (ko) 1999-02-01
DE69027354D1 (de) 1996-07-18

Similar Documents

Publication Publication Date Title
KR100232678B1 (ko) 돌기가 형성된 범프 및 그 제조방법
JP4115832B2 (ja) 半導体素子及び液晶表示パネル
KR20040019902A (ko) 반도체장치 및 그 제조방법
JPH09129669A (ja) 半導体のチップと基板間の電気的連結構造
US20040099959A1 (en) Conductive bump structure
JP3133105B2 (ja) 相互接続構体
JPH0432541B2 (ja)
JP2955870B2 (ja) バンプを具備する基板
EP0645807B1 (en) Semiconductor device
US5936845A (en) IC package and IC probe card with organic substrate
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
EP0389040A1 (en) Substrate comprising interconnection structures
JP3970694B2 (ja) 半導体装置およびその製造方法
EP0426246A1 (en) Interconnection structure
JP2000208178A (ja) 半導体応用装置及びその製造方法
JP3752829B2 (ja) 液晶表示パネルと半導体チップとの接合方法
JPH0443418B2 (ja)
JP3663293B2 (ja) 液晶表示装置
JP2003007749A (ja) 集積回路及び表示装置
JP2001284387A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JPH0358026A (ja) カラー液晶表示装置
JPH05303106A (ja) 液晶表示装置
JPH08292445A (ja) 液晶表示装置
JP2003158146A (ja) 半導体素子及び半導体素子実装用基板並びにその半導体素子又は半導体素子実装用基板を使用した半導体素子実装方法
JP2998507B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees