NL9001982A - Interconnectiestructuur. - Google Patents

Interconnectiestructuur. Download PDF

Info

Publication number
NL9001982A
NL9001982A NL9001982A NL9001982A NL9001982A NL 9001982 A NL9001982 A NL 9001982A NL 9001982 A NL9001982 A NL 9001982A NL 9001982 A NL9001982 A NL 9001982A NL 9001982 A NL9001982 A NL 9001982A
Authority
NL
Netherlands
Prior art keywords
interconnection structure
elevations
structure according
shaped
substrate
Prior art date
Application number
NL9001982A
Other languages
English (en)
Inventor
Rainer Ananda Schraivogel
Guido Plangger
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Priority to NL9001982A priority Critical patent/NL9001982A/nl
Priority to EP91202272A priority patent/EP0475519B1/en
Priority to DE69128388T priority patent/DE69128388T2/de
Priority to JP03229047A priority patent/JP3133105B2/ja
Priority to US07/757,085 priority patent/US5877833A/en
Publication of NL9001982A publication Critical patent/NL9001982A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

Interconnectiestructuur.
De uitvinding betreft een interconnectiestructuur voor het elektrisch geleidend verbinden van een tot een substraat behorend geleiderpatroon.
Het betreffende geleiderpatroon kan hierbij deel uitmaken van bijvoorbeeld een halfgeleidersubstraat (geïntegreerde schakeling of een discreet halfgeleiderelement) dan wel van een bedradingspatroon op bijvoorbeeld glas, kwarts, keramiek, polyimide of kunsthars.
De uitvinding betreft daarnaast een weergeefinrichting waarin een dergelijke interconnectiestructuur is toegepast.
Een interconnectiestructuur van de in de aanhef genoemde soort, ook wel bump genaamd, kan op een halfgeleidersubstraat zijn aangebracht ten behoeve van montage met de zogenaamde flip-chip methode (ook wel face-down bonding genaamd). Een dergelijke structuur wordt beschreven in US-P 4.749.120. Een van dergelijke "bumps" voorzien IC wordt met de genoemde flip-chip methode op een glazen substraat gemonteerd. Een van de montage-methoden, die in ÜS-P 4.749.120 worden beschreven, bestaat hierin dat eerst elektrisch geleidend contact tussen de "bump" en het geleiderspoor wordt verkregen door middel van een drukcontact, waarna de druk van dit contact in stand wordt gehouden door het uitharden van een tussen substraat en IC aangebracht harslaag.
Een dergelijke vorm van montage wordt onder meer toegepast bij het vervaardigen van weergeefinrichtingen (LCD's) waarbij IC's door middel van de genoemde flip-chip methode worden bevestigd op een substraat van glas of kwarts dat tevens deel uitmaakt van de eigenlijke (vloeibaar kristal) weergeefinrichting. Geleidersporen die doorlopen tot in het eigenlijke weergeefgedeelte worden daarbij van stuurspanningen voorzien via de geïntegreerde schakelingen die door middel van de genoemde interconnectiestructuren (of bumps) contact maken met deze geleidersporen.
Hierbij kan zich echter een aantal problemen voordoen.
Een eerste probleem treedt bijvoorbeeld op bij het het contacteren van geïntegreerde schakelingen met veel bumps, waarbij zich op het substraat verschillende soorten geleidersporen bevinden, bijvoorbeeld van indium-tin-oxyde voor het aansturen van beeldelementen, naast bijvoorbeeld aluminiumsporen. Een eventueel verschil in dikte tussen de verschillende soorten geleidersporen kan, met name bij drukcontacten, aanleiding geven tot slechte of open contacten.
Daarnaast kan het eigenlijke contact van de interconnectiestructuur met bijvoorbeeld een dunne aansluitgeleider, zonder speciale maatregelen, beperkt blijven tot een zeer klein gebied (bijvoorbeeld een puntvormig uitsteeksel van de bump) hetgeen leidt tot een hoge overgansweerstand. Dit laatste komt met name voor als voor contacteren een geringe druk wordt gebruikt, bijvoorbeeld ten behoeve van testdoeleinden. Ook na montage kunnenn dergelijke hoge overgangsweerstanden blijven bestaan.
De onderhavige uitvinding tracht de genoemde bezwaren zoveel mogelijk op te heffen.
Zij berust onder meer op het inzicht dat de overgangsweerstand verlaagd en tegelijkertijd de betrouwbaarheid van de interconnectiestructuur verhoogd kan worden door deze een speciaal profiel te geven.
Een interconnectiestructuur volgens de uitvinding heeft hiertoe het kenmerk dat het interconnectiepatroon tenminste op een deel van zijn centrale oppervlak gepatroneerde verhogingen of groepen van verhogingen bevat.
De verhogingen kunnen daarbij doorlopen tot nabij de rand van de interconnectiestructuur en daar verhoogd liggen ten opzichte van het centrale deel.
Met "tenminste een deel van het centrale oppervlak* wordt hier bedoeld dat de verhogingen zich niet uitsluitend langs de (hele) omtrek bevinden zoals beschreven in de niet-voorgepubliceerde Aanvrage No. 8902695 (PHN 13.128) van Aanvraagster. Doordat de verhogingen zich niet uitsluitend ter plaatse van de omtrek bevinden is nu de kans aanzienlijk verminderd dat tijdens compressie de gebruikte thermohardende hars (of een ander verlijmingsmiddel) zonder problemen onder de bump weg kan vloeien.
Bij voorkeur bevatten de gepatroneerde verhogingen strookvormige verhogingen met een lengte die tenminste 4 maal de breedte bedraagt. Een dergelijke constructie leidt tot goede contacten doordat bij het aandrukken tijdens compressie de stroken in de breedte naar twee zijden breder kunnen worden en ten gevolge van deze verplaatsing het oppervlak van de contactvlakken als het ware gereinigd wordt. Bij een halvering van de hoogte van de bump neemt de breedte met een factor 2 toe, terwijl bij circelvormige bumps de straal slechts met een factor V? toeneemt. Door de grotere laterale verplaatsing wordt bovendien overtollige lijm beter weggedrukt.
Bij voorkeur liggen de verhogingen ter plaatse van de omtrek verhoogd. Een voordeel van (ten opzichte van delen in het centrale deel) verhoogde delen van de verhogingen langs de omtrek bestaat hierin dat ter plaatse van de omtrek goede elektrische contacten worden verkregen zodat de genoemde stroomconcentratie in één punt vermeden wordt. Dit voordeel wordt met name bereikt als de interconnectiestructuur in bovenaanzicht gezien cirkelvormig of octogonaal is, maar ook met al dan niet regelmatige veelhoeken worden goede resultaten bereikt. Ook kan de interconnectiestructuur bijvoorbeeld in bovenaanzicht stervormig zijn. De verhogingen zijn bg voorkeur stervormig of asteriskvormig, zodat testpennen voor het testen van een geïntegreerde schakeling daarop goed contact maken (zonder hoge serieweerstand), terwijl deze verhogingen goed de plastische vervorming doorstaan. Bovendien bestrijken zij in het algemeen een gebied kleiner dan de punt van de testpen, zodat beschadiging van het onderliggende metaal niet optreedt. Eventuele beschadigingen door een testpen bestrijken bovendien slechts een gedeelte van de interconnectiestructuur die veel groter is dan het oppervlak van een testpen.
De maximale hoogte van een verhoging bedraagt, in dwarsdoorsnede gezien, bij voorkeur 5 pm.
De interconnectiestructuur kan met conventionele galvanische structuren worden vervaardigd, zodat de extra stappen beschreven in de niet vóórgepubliceerde Nederlandse Octrooiaanvragen 8900674 (PHQ 89.004) of 8902695 (PHN 13.128) van Aanvraagster niet per se noodzakelijk zijn.
De interconnectiestructuur volgens de uitvinding is bijzonder geschikt voor substraten met in meerdere rijen gerangschikte aansluitingen zoals beschreven in de niet vóórgepubliceerde Nederlandse Octrooiaanvrage No. 8900675 (PHQ 89.005) van Aanvraagster.
De interconnectiestructuur heeft met name voordelen in een weergeefinrichting, waarin aansluitelektroden die zich buiten de weergeefinrichting op een (glazen)dragerlichaam uitstrekken met bijvoorbeeld een geïntegreerde schakeling ten behoeve van aansturing worden gecontacteerd.
De uitvinding zal thans nader worden beschreven aan de hand van een uitvoeringsvoorbeeld en de tekening.
Figuur 1 toont schematisch een bovenaanzicht van een interconnectiestructuur volgens de uitvinding;
Figuur 2 toont schematisch een dwarsdoorsnede langs de lijn II-II in Figuur 1;
Figuur 3 toont schematisch een dwarsdoorsnede langs de lijn III-III in Figuur 1;
Figuur 4 toont enkele variaties op de inrichting van Figuur 1; en
Figuur 5 toont schematische een inrichting waarin interconnectiestructuren volgens de uitvinding worden toegepast.
De interconnectiestructuur (bump) 10 van Figuur 1, 2 bevindt zich op een substraat 1, in dit voorbeeld een in silicium uitgevoerde geïntegreerde schakeling. Het bedradingspatroon van de geïntegreerde schakeling bevat onder meer aansluitvlakken (bonding pads) 2 voor het contacteren van de schakeling. Het silicium substraat 1 is voorzien van een passiverende laag 3 uit siliciumoxyde, siliciumnitride of een combinatie daarvan, die het gehele oppervlak van het substraat 1 bedekt met uitzondering van de aansluitvlakken 2. De passiveringslaag 3 heeft een dikte van circa 1 pm en is ter plaatse van de aansluitvlakken 2 voorzien van vensters 12 met een iets kleiner oppervlak. De aansluitvlakken (bonding pads) 2 zijn in dit voorbeeld octogonaal met een diameter van circa 70 pm, terwijl de openingen 12 een diameter bezitten van circa 60 pm.
Het interconnectiepatroon bevat een dubbellaag uit een eerse laag 4 van aluminium en een tweede laag 6 van goud met in dit voorbeeld een totale dikte van circa 3 pm. De dikte van de laag 4 bedraagt circa 1 pm. De lagen 4, 6 maken deel uit van een in dit geval asteriskvormig geheel van verhogingen 11.
De hierboven beschreven interconnectiestructuur (bump) 10 kan als volgt worden vervaardigd.
üitgegaan wordt van een substraat 1 met daarin een (geïntegreerde) schakeling of ander schakelelement voorzien van aansluitvlakken (bonding pads) 2 en bedekt met een passiveringslaag die ter plaatse van de aansluitvlakken voorzien is van vensters 12. Over het geheel wordt eerste een laag aluminium 4,4' gedeponeerd met een dikte van 1 pm, die in een later stadium als kortsluitlaag dient voor het galvanisch aangroeien van de verdere structuur. De laag 4 kan voorzien zijn van een antidiffusielaag om bij gebruik van goud voor de laag 6 diffusie van goud in het aluminium te voorkomen.
Vervolgens wordt langs fotolithografische weg een masker 5, uit fotolak aangebracht dat de plaatsen definieert, waar het galvanisch aangroeien plaats kan vinden. Deze laag heeft een dikte van bijvoorbeeld 2 pm, terwijl de openingen in het masker 5 in dit voorbeeld een asteriskvormig patroon vormen.
Bij het galvanisch aangroeien wordt een metaallaag (in dit voorbeeld goud) aangegroeid tot een dikte van ongeveer 4 pm bij een geringe galvanisatiestroom bij een temperatuur van circa 45°C. De aldus verkregen laag volgt het onderliggende profiel en is praktisch glad en strekt zich enigszins uit over de randen van het masker 5.
De structuur volgens Figuur 1 t/m 3 heeft de volgende voordelen. Doordat de verhogingen naar de randen 8 toe steeds verder uit elkaar liggen, wordt bij het via compressie tot stand brengen van een verbinding met een geleiderstructuur overtollige lijm of hars onder de structuur uitgeperst. Tegelijkertijd wordt het te contacteren vlak als het ware gereinigd. De uiteindelijke compressie van de bump wordt daardoor uitsluitend door plastische eigenschappen van het bumpmateriaal bepaald.
Dit heeft weer tot gevolge dat, mede door de strookvormige structuur, een maximale laterale uitdijing van de bump nogelijk is, waardoor een maximaal contactvlak en optimale reiniging wordt verkregen.
De strookvormige verhogingen 11 kunnen bovendien met behulp van een probe getest worden zonder het onderliggende contactvlak 2 te beschadigen.
Doordat de verhogingen 11 ter plaatse van de randen 8 verhoogd zijn, bestaat daar de minste kans op slechte reiniging en dus slechte contacten. Dit voorkomt dat in het gerede produkt elektrische stromen in hoofdzaak via één punt gaan lopen. De verhogingen 11 hebben bijvoorbeeld een breedte van 4 pm en een hoogte van 4 pm (Fig.
3a). De lengte van de verhogingen 11a bedraagt ca. 70 pm, die van de verhogingen 11b ca. 20 pm. Deze verhogingen zijn in dwarsdoorsnede gezien bij voorkeur vierkant of rechthoekig, maar kunnen ook paddestoelvormig (Fig. 3^) zijn of de vorm hebben van een halve cirkel, een punt of anderszins (Fig. 3C ... Fig. 3e).
In Figuur 4 zijn enkele alternatieve vormen van de verhogingen 11 aangegeven. Zo kunnen deze de vorm hebben van een (al dan niet gesloten) kruis, zoals getekend in Figuur 4a, maar ook kunnen de verhogingen langs een gekromde baan zijn uitgevoerd, waarbij deze banen zelfs enigszins in breedte kunnen variëren, zoals getoond in Figuur u 4°. In plaats van een aaneengesloten strook of verhoging kan de verhoging ook uit een samenstel van bijvoorbeeld cylindervormige of paddestoelvormige verhogingen bestaan, die bijvoorbeeld lijnvormig gerangschikt zijn. De interconnectiestructuur of "bump* kan ook rond zijn (Figuur 4a) of vierkant (Figuur 4^).
Figuur 5 toont een substraat 1, met bijvoorbeeld een besturingsschakeling dat via dergelijke interconnectiestructuren 10 door middel van drukcontacten elektrisch geleiden contact maakt met geleidersporen 17, 18 op een dragerlichaam 13 van bijvoorbeeld glas (of kwarts). De glasplaat 13 en een tweede glasplaat 14 sluiten samen met een afdichtrand 15 een vloeibaar kristal materiaal 16 in en vormen zo een deel van een vloeibaar kristal weergeefinrichting. (Verdere onderdelen zoals polarisatoren, verlichtingselementen etc. zijn voor de eenvoud in Figuur 5 achterwege gelaten.)
Om de weergeefinrichting aan te kunnen sturen bevat deze aansluitelektroden gevormd door geleidersporen 17 van bijvoorbeeld indium-tin-oxyde die in die voorbeeld tot buiten de rand 15 doorlopen en via interconnectiestructuren (bumps) 10 elektrisch geleidend verbonden zijn met de in het substaat 1 gerealiseerde besturingsschakeling.
Externe signalen worden aan deze besturingsschakeling toegevoerd via aluminiumsporen 18 en interconnectiestructuren (bumps) 10. Een eventueel verschil in dikte tussen de geleidersporen 16 en 18 (in Figuur 5 overdreven weergegeven) wordt opgevangen doordat de bumps 10 over een groot deel van hun dikte indrukbaar zijn, zonder invloed op het elektrisch contact. De druk ten behoeve van deze drukcontacten wordt in het onderhavige voorbeel in stand gehouden door middel van een lijnverbinding 19.
Uiteraard is de uitvinding niet beperkt tot het hier getoonde voorbeeld, maar zijn, binnen het kader van de uitvinding, diverse variaties mogelijk. Zo kunnen de bumps 10 ook op het dragerlichaam aangegroeid worden.
Ook diverse andere toepassingen zijn mogelijk. Zo kan in Figuur 5 het vloeibaar kristal door andere elektro-optische media worden vervangen, zoals elektrochrome of elektroforetische materialen.
Meer algemeen is de uitvinding toepasbaar bij chip-on-glass technieken, bijvoorbeeld ten behoeve van geheugens of anderszins in face down-bonding technieken op keramiek, polyimide, etc.
Ook in besturingsschakelingen ten behoeve van dunne weergeefinrichtingen, zoals beschreven in NL 8700486 (PHN 12.047) kunnen met voordeel interconnectiestructuren volgens de uitvinding worden toegepast.

Claims (12)

1. Interconnectiestruur voor het elektrisch geleidend verbinden van een tot een substraat behorend geleiderpatroon, met het kenmerk dat het interconnectiepatroon tenminste op een deel van zijn centrale oppervlak gepatroneerde verhogingen of groepen van verhogingen bevat.
2. Interconnectiestructuur volgens Conclusie 1, met het kenmerk dat de interconnectiestructuur strookvormige verhogingen bevat met een lengte die tenminste 4 maal de breedte bedraagt.
3. Interconnectiestructuur volgens Conclusie 1 of 2, met een zodanig patroon van de verhogingen dat bij compressie tijdens het aandrukken van de interconnectiestructuur op het substraat voldoende ruimte vrijblijft voor het uitvloeien van te gebruiken hechtingsmiddelen.
4. Interconnectiestructuur volgens Conclusie 1, 2 of 3, met het kenmerk dat de verhogingen ter plaatse van de omtrek van de interconnectiestructuur verhoogd liggen ten opzichte van het centrale deel.
5. Interconnectiestructuur volgens Conclusie 1, 2 of 3, met het kenmerk dat de maximale hoogte van een verhoging in dwarsdoorsnede gezien 5 pm bedraagt.
6. Interconnectiestructuur volgens één der vorige Conclusies, met het kenmerk dat de verhogingen in bovenaanzicht gezien praktisch kruisvormig of asteriskvormig zijn.
7. Interconnectiestructuur volgens één der Conclusies 1 t/m 6, met het kenmerk dat deze in bovenaanzicht gezien praktisch circelvormig, vierkant, zeshoekig, achthoekig of stervormig is.
8. Interconnectiestructuur volgens Conclusie 7, met het kenmerk dat de diameter van de interconnectiestructuur ten hoogste 100 pm bedraagt.
9. Interconnectiestructuur volgens één der vorige Conclusies, met het kenmerk dat het substraat een halfgeleiderlichaam glas, kwarts, kunsthars, polyimide of keramiek is.
10. Weergeef inrichting met een elektro-optisch medium tussen twee dragerlichamen, voorzien van aanstuurelektroden, waarbij de aanstuurelektroden op een van de dragerlichamen tot buiten het door het elektro-optisch medium bepaalde oppervlak doorlopen, met het kenmerk dat de aanstuurelektroden elektrisch geleidend verbonden zijn met een halfgeleidersubstraat door middel van een verbindingsstructuur volgens één der Conclusies 1 t/m 9.
11. Weergeefinrichting volgens Conclusie 10, met het kenmerk dat het halfgeleidersubstraat een besturingsschakeling voor de weergeefinrichting bevat.
12. Weergeefinrichting volgens Conclusie 10 of 11, met het kenmerk dat hete elektro-optisch medium een vloeibaar kristal is.
NL9001982A 1990-09-10 1990-09-10 Interconnectiestructuur. NL9001982A (nl)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL9001982A NL9001982A (nl) 1990-09-10 1990-09-10 Interconnectiestructuur.
EP91202272A EP0475519B1 (en) 1990-09-10 1991-09-05 Interconnection structure
DE69128388T DE69128388T2 (de) 1990-09-10 1991-09-05 Verbindungsstruktur
JP03229047A JP3133105B2 (ja) 1990-09-10 1991-09-09 相互接続構体
US07/757,085 US5877833A (en) 1990-09-10 1991-09-10 Interconnection structure with raised perimeter portions

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9001982 1990-09-10
NL9001982A NL9001982A (nl) 1990-09-10 1990-09-10 Interconnectiestructuur.

Publications (1)

Publication Number Publication Date
NL9001982A true NL9001982A (nl) 1992-04-01

Family

ID=19857652

Family Applications (1)

Application Number Title Priority Date Filing Date
NL9001982A NL9001982A (nl) 1990-09-10 1990-09-10 Interconnectiestructuur.

Country Status (5)

Country Link
US (1) US5877833A (nl)
EP (1) EP0475519B1 (nl)
JP (1) JP3133105B2 (nl)
DE (1) DE69128388T2 (nl)
NL (1) NL9001982A (nl)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP2655112B2 (ja) * 1994-12-22 1997-09-17 日本電気株式会社 光モジュールの実装方法および構造
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
JP4058198B2 (ja) * 1999-07-02 2008-03-05 富士通株式会社 半導体装置の製造方法
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US6436093B1 (en) 2000-06-21 2002-08-20 Luis Antonio Ruiz Controllable liquid crystal matrix mask particularly suited for performing ophthamological surgery, a laser system with said mask and a method of using the same
US6464692B1 (en) 2000-06-21 2002-10-15 Luis Antonio Ruiz Controllable electro-optical patternable mask, system with said mask and method of using the same
US6526540B1 (en) * 2001-01-08 2003-02-25 Lsi Logic Corporation Flip chip trace library generator
KR20040050245A (ko) * 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
US7552306B2 (en) * 2005-11-14 2009-06-23 Kabushiki Kaisha Toshiba System and method for the sub-allocation of shared memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3402970A1 (de) * 1984-01-28 1985-08-01 Philips Patentverwaltung Gmbh, 2000 Hamburg Kontaktierungssystem fuer 2-polige elektronische bauelemente, insbesondere halbleiterbauelemente
JPS61172362A (ja) * 1985-01-28 1986-08-04 Seiko Epson Corp ボンデイング電極構造
JPH0682765B2 (ja) * 1985-12-25 1994-10-19 株式会社日立製作所 液晶表示素子
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPH0198237A (ja) * 1987-10-12 1989-04-17 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme

Also Published As

Publication number Publication date
DE69128388D1 (de) 1998-01-22
DE69128388T2 (de) 1998-05-28
EP0475519A1 (en) 1992-03-18
JP3133105B2 (ja) 2001-02-05
JPH04245639A (ja) 1992-09-02
EP0475519B1 (en) 1997-12-10
US5877833A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
CN100390548C (zh) 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板
NL9001982A (nl) Interconnectiestructuur.
US7517707B2 (en) Manufacturing method of semiconductor integrated circuit device and probe card
JP2002531836A (ja) 隆起した接触要素を有するウェハのプロービングを行うためのプローブカード
US20130075897A1 (en) Semiconductor integrated circuit device for driving display device and manufacturing method thereof
US7394164B2 (en) Semiconductor device having bumps in a same row for staggered probing
US20120146215A1 (en) Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
US5829126A (en) Method of manufacturing probe card
CN111508399A (zh) 一种显示面板及显示装置
US5838067A (en) Connecting device for connecting a semiconductor chip to a conductor
WO2001036987A1 (fr) Sonde, son procede de fabrication, et procede de verification d'un substrat a l'aide de la sonde
KR100334376B1 (ko) 가역칩콘택팅장치
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
NL8902695A (nl) Interconnectiestructuur.
US6124547A (en) Tape carrier package
NL8900675A (nl) Interconnectiestructuur.
NL8900676A (nl) Substraat met interconnectiestructuren.
Enikov et al. Electroplated electro-fluidic interconnects for chemical sensors
CN100547856C (zh) 具有弹性导电凸块之接合结构及其制作方法
TWI245879B (en) Method and structure for detecting deformation of ACF particles
TWI306637B (en) Semiconductor device having same row of bumps by staggered probing
JP3004317B2 (ja) 液晶表示装置
KR960000219B1 (ko) 반도체 패키지 및 그 제조방법
Fretz et al. Simulation of daisy chain flip-chip interconnections
JPH0358026A (ja) カラー液晶表示装置

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed