KR910006949B1 - 범프 및 그 형성방법 - Google Patents

범프 및 그 형성방법 Download PDF

Info

Publication number
KR910006949B1
KR910006949B1 KR1019880012331A KR880012331A KR910006949B1 KR 910006949 B1 KR910006949 B1 KR 910006949B1 KR 1019880012331 A KR1019880012331 A KR 1019880012331A KR 880012331 A KR880012331 A KR 880012331A KR 910006949 B1 KR910006949 B1 KR 910006949B1
Authority
KR
South Korea
Prior art keywords
bump
electrode
film
palladium
nickel
Prior art date
Application number
KR1019880012331A
Other languages
English (en)
Other versions
KR890005857A (ko
Inventor
고지 야마가와
노부오 이와세
미치히코 이나바
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62239817A external-priority patent/JP2633580B2/ja
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890005857A publication Critical patent/KR890005857A/ko
Application granted granted Critical
Publication of KR910006949B1 publication Critical patent/KR910006949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

내용 없음.

Description

범프 및 그 형성방법
제1a~d도는 종래 범프(Bump)의 형성공정을 도시해 놓은 단면도.
제2a~d도는 본 발명의 제1실시예에 관한 범프의 형성공정을 도시해 놓은 단면도.
제3a~f도는 본 발명의 제2실시예에 관한 범프의 형성공정을 도시해 놓은 단면도.
제4도는 본 발명의 범프를 오거전자분광법(Auger electron spectroscopy)에 따른 분석결과를 도시해 놓은 그래프.
제5도 및 제6도는 본 발명의 제3실시예 및 제4실시예에 관한 범프의 단면도.
제7도는 어떤 무전해도금주기에 의해 형성되는 범프의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체웨이퍼 4 : 밑바탕금속막
5 : 레지스트패턴 6 : 금속돌기물
11, 211, 311, 411 : 실리콘기판
2, 12, 112, 212, 312, 412 : Al 전극
3, 13, 113, 213, 313, 413 : 패시베이션막
14, 1141∼1414, 4141: 팔라듐층
15, 1151∼1154, 217, 317, 4151: 니켈막
16, 216, 316 : 층 116, 215, 315 : 범프
18, 118 : LSI 칩 218 : 구리도금막
319 : 땜납막
[적용분야 및 기술배경]
본 발명은 범프(bump) 및 그 형성방법에 관한 것으로, 특히 Al 전극의 표면에 선택적으로 형성되고 외부배선층에 우수하게 접속시킬 수 있는 범프 및 그 형성방법에 관한 것이다.
최근 전자기기의 소형화에 수반해서 IC(Integrated Circuit)라든지 LSI(Large Scale Integration)등과 같은 반도체칩은 고밀도 및 고집적화가 급진적으로 진행되고 있는 한편, 반도체소자의 설치면적에 있어서도 전극 피치간의 축소화라든지 입출력단자의 갯수를 증대시켜야 된다는 경향이 있었다. 또 전자식 탁상기라든지 IC 카드에 있어서도 카드화에 대응하는 박형화가 요구되고 있다.
그러나, TAB 방식이라든지 플립칩방식등과 같은 와이어리스본딩방식은 일괄접합과 위치맞춤정도로부터 오는 신뢰성, 설치면적의 박형화 및 자동화적인 면으로부터 금후 LIS 칩의 설치기술의 주류가 되고 있다고 예상된다. 이 와이어리스본딩방식에서는 일반적으로 LSI 칩의 알루미늄전극상에 범프라 일컬어지는 금속돌기물이 형성되게 된다. 종래의 형성방법으로 형성되는 범프는 제1a도 내지 제1d도의 형성공정에 의해 형성되어져 있다.
먼저 제1a도에 도시된 바와 같이 반도체 웨이퍼(1)상에 Al 전극(2)을 형성시킨 다음 전면에 SiO2라든지 Si3N4와 같은 패시베이션막(Passivation film; 3)을 형성시키고, 이로부터 이 패시베이션막(3)을 선택적으로 엣칭제거시켜 상기 Al 전극(2)의 대부분을 노출시킨다. 제1b도에 도시된 바와 같이 패시베이션막(3)을 포함하는 반도체웨이퍼(1) 전면에 침전 또는 스퍼터링(Sputtering)으로 밑바탕금속막(4)을 형성시킨다. 이어 제1c도에 도시된 바와 같이 사진식각법으로 상기 Al 전극(2)에 대응하는 상기 밑바탕금속막(4)을 노출시키기 위한 열린부를 갖는 레지스트패턴(5)을 형성시킨 다음, 상기 밑바탕금속막(4)을 음극으로 전기도금을 해서 노출되는 밑바탕금속막(4) 부분을 포함한 주위에 금속돌기물(6)을 선택적으로 형성시킨다. 그 다음에는 제1도(D)에 도시된 바와 같이 레지스트패턴(5)을 제거한 다음 금속돌기물(6)을 마스크로서 노츨되는 밑바탕금속막(4)을 제거해서 범프를 형성시키게 된다.
따라서, 앞에서 설명한 종래법프의 형성방법에 있어서는 다음과 같은 문제점이 있는데, 즉 범프를 형성시킬 때에는 제1a도 내지 제1d도에 도시된 바와 같이 순차적으로 밑바탕금속막(4)의 형성과 사진식각법에 따른 레지스트패턴(5)의 형성, 전기도금후, 레지스트패턴(5)의 제거 및 밑바탕금속막(4)의 엣칭이라는 극히 많은 공정등이 필요로 하기 때문에 가격적인 면에서 문제가 되고 있다. 또 이들 공정은 통상적인 LSI 칩의 제조공정에서 취급하는 재료와 다른 재료를 많이 사용하고 있기 때문에, LSI 칩으로의 오염문제가 생기는 것을 충분히 방지할 수 없게 된다. 그 결과 이러한 방법으로는 웨이퍼상태에서 범프를 형성시키기 때문에 웨이퍼로부터 다이싱(dicing)시킨 LSI 칩을 대상으로 범프를 형성시킬 수 없게 된다. 그 때문에 웨이퍼에 형성되었던 불량 LSI 칩상에도 범프를 형성시켜 버린다는 문제가 있었다.
이와 같은 이유로부터 다이싱한 다음 LSI 칩에 대해 팔라듐활성화를 병용한 무전해니켈도금법에 의해 범프를 형성시키는 것이 시도되고 있는데, 이런 무전해니켈도금법의 앞처리로서는 종래 아연치환법이 채용되고 있다.
따라서, 종래 아연치환법에서는 치환액이 강알칼리성으로 있기 때문에 LSI 칩으로 악영향(여컨대 실리콘 기판과 Al 전극으로의 엣칭)을 미칠 염려가 있었다. 또 이 아연치환법에서 팔라듐용액으로 Al 전극을 제외한 LSI 칩의 표면을 침전시켜 예컨대 패시베이션막인 표면을 활성화 시킴으로써, 니켈도금막이 다음의 무전해니켈도금공정동안 Al 전극 뿐만 아니라 패시베이션막도 침전시키게 된다. 그 결과 전기단락회로가 패시베이션막상에 침전되는 니켈도금막을 통해 범프간에 생기게 되는데, 특히 LSI 칩의 고밀도화에 수반해서 범프간격이 축소된다면 상기 범프간의 단락발생빈도가 높아지거나 생산고가 낮아지게 된다는 원인으로 된다.
[발명의 목적]
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 발명된 것으로, 극히 간단한 조작으로 LSI 칩의 Al 전극상에만 범프의 일부 또는 전부를 구성하는 니켈도금막으로 선택적이고 안정적으로 침전시킬 수 있고, 또 형성을 안정시켜 신뢰성 높은 범프 및 LSI 칩의 반도체기판이라든지 Al 전극으로의 악영향을 미치지 않고 형상을 안정시켜 신뢰성 높은 범프를 LSI 칩마다 형성시키도록 된 범프 및 그 형성방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명 범프의 형성방법은, Zn과 Pb, Sn, Cd 및 Cr 등으로 이루어지는 그룹으로부터 선택된 적어도 1종류를 5∼2000ppm을 함유한 팔라듐용액에 Al 전극과 패시베이션막이 형성된 LSI 칩을 담그는 공정과, 상기 Al 전극상에 선택적으로 팔라듐을 침전시키는 공정 및, 상기 팔라듐이 침전되어 상기 Al 전극을 포함한 LSI 칩을 무전해니켈도금으로 처리하는 공정을 구비한 것을 그 특징으로 한다.
또 상기 목적을 달성하기 위한 본 발명 범프는 LSI 칩상에 형성되는 Al 전극 및, 양자택일로 2층 또는 그 이상의 층으로 적층되도록 상기 Al 전극상에 형성되는 팔라듐층과 무전해니켈도금으로 형성되는 범프재료층으로 구성되어 이루어진 것을 그 특징으로 한다.
[작용]
본 발명의 팔라듐용액에 함유된 Zn와 Pb, Sn, Cd 및 Cr 등은 상기 팔라듐용액으로 LSI 칩이 활성화되는 동안 단지 Al 전극상에 선택적으로 팔라듐을 침전시키는데 쓰여진다. 그때 이들 소자의 함유량이 5ppm 이하라면 상기와 같은 결과를 얻을 수 없는 한편, 함유량이 2000ppm 이상이라면 팔라듐으로 Al 전극의 표면조차 침전시킬 수 없다. 따라서, 이들 소자의 함유량이 50∼300ppm 범위내로 들어온다면 팔라듐용액을써서 취급될 때에는 20∼40℃의 온도조건하에서 처리되는 것이 바람직하다. 예컨대 팔라듐염화용액이라든지 이와 같은 용액등이 Al 전극의 표면을 활성화시키는데 쓸 수 있게 된다. 따라서 상기 팔라듐용액으로 활성화의 앞처리로서 Al 전극표면을 염산과 황산, 질산 및 인산등과 같은 산처리를 한다든지 알칼리처리로서 청정화(淸淨化)해도 좋다.
또 앞에서 설명한 무전해니켈도금막을 형성시킨 다음에 100∼500℃로 열처리하는 공정을 부가함으로써, Al 전극에 대해 니켈도금막의 밀착성을 현저하게 향상시킬 수 있게 된다. 그리하여 열처리에 의해 니켈도금막의 밀착성이 향상되는 이유를 밝힐 수는 없었지만, 열처리에 의해 침전된 니켈도금과 전극재료인 알루미늄이 상호적으로 확산되어 이들 경계면에 밀착성의 향상에 관여하는 층이 생성되는 것에 기인한다는 것이라 생각된다. 이와 같이 Al 전극에 대해 니켈도금막의 밀착성을 향상시킴으로써, 니켈도금막을 밑바탕막으로 다른종류의 금속(예컨대 구리)을 도금시킨다든지 남땜한다든지 할 때 니켈도금막이 벗겨지는 것을 방지할 수 있게 된다. 또 상기 열처리의 온도를 한정시킨 이유는, 그 온도를 100℃ 미만으로 한다면 Al 전극에 대해 니켈도금막을 양호하게 밀착시킬 수 없는 한편, 그 열처리온도가 500℃를 넘는다면 LSI 칩에 형성된 확산층의 재확산이라든지 알루미늄의 용융등이 생겨 신뢰성의 저하를 조래할 염려가 있기 때문이다.
또 상기와 같은 열처리는 밑바탕니켈도금막이 형성된 다음에 실행되어도 좋은데, 이는 예컨대 무전해니켈도금막을 두껍게 부착해서 범프로 하는 경우에는 범프를 형성시킨 다음 무전해니켈도금막을 밑바탕막으로 하고, 또 무전해구리도금법에 의해 무전해니켈도금막상에 구리범프가 형성되는 경우에는 밑바탕막이 형성된 다음이라든지 구리범프가 형성된 다음에 열처리를 실행해도 좋다.
따라서 상기와 같은 LSI 칩은 웨이퍼로부터 통상의 소정형성공정을 거쳐 다이싱등에 의해 얻어지기 때문에, Al 전극이외의 영역이 SiO2및 Si3N4또는 PSG(phosphorous silicate glass)막등과 같은 패시베이션막으로 덮여져 있는 것이다.
한편, 니켈-인합금과 같은 니켈 또는 니켈을 포함한 재료가 범프의 재료로서 이용되게 된다. 그때 팔라듐층의 두께가 50Å 또는 그 이상으로 있다면 충분한 효과가 얻어지겠지만, 이 팔라듐층이 꽤 두껍다면 범프가 벗겨지게 된다는 등의 문제가 있다. 따라서, 팔라듐층의 두께가 1000Å 또는그 이하로 되어 200∼300Å 범위내에 들어오면 좋다. 또 일반적으로 1층당 무전해도금층으로서는 5∼60μm의 범위내에 들어오면 고, 범프전체의 두께로서는 일반적으로 10`60㎛의 범위내에 들어오면 된다.
그리고 다층구조라든지 다른 금속층으로 되는 앞에서 설명한 범프가 설치형성에 따라 맨위층으로 형성되는데, 특히 범프가 이방성도전루버와 같은 도전밀착성을 써서 전극리이드에 접속될 때 범프의 맨위층이 니켈-인합금과 같은 니켈 또는 니켈을 포함한 재료로 이루어지게 된다. 한편, 범프가 공융합금이라든지 땜납물질 또는 Cu와 Au, Ag 및 Sn 막과 같은 막을 써서 전극리이드에 접속될 때 무전해도금법으로 다층구조의 맨위층에 형성된다. 또 무전해니켈도금막이 밑바탕막으로 쓰여질 때 니켈도금막의 두께가 5μm로 서브미크론범위내에 들어오면 좋다. 따라서 땜납범프가 초음파납땜에 의해 밑바탕층으로 알맞는 무전해니켈도금막상에 형성되고, 또 두꺼운 금범프가 무전해도금법에 의해 밑바탕층으로 알맞는 무전해니켈도금막상에 형성된다.
앞에서 설명한 무전해니켈도금공정에서의 도금액으로서는 예컨대 환원제로 차아인산염을 써서 니켈-인합금을 침전시키는 니켈-인도금용액과 환원제로 수소화붕산을 써서 니켈-붕소합금을 침전시키는 니켈-붕소 도금용액등을 쓸 수가 있다.
상기한 바와 같이 팔라듐에 따른 활성화처리와 무전해도금에 따른 범프재료의 형성공정에 있어서는 최초로 Al 전극표면에 팔라듐을 부착시켜 활성화시키고, 무전해도금에 의해 수 μm의 도금막(범프재료)을 형성시킨 다음, 다시 팔라듐용액중에 LSI 칩을 담그어 Al 전극표면을 포함한 주변에 침전시킨 무전해도금막상에 팔라듐을 부착시키며, 계속해서 무전해도금을 할 수 있으므로 그 조작이 반복되어진다.
본 발명의 형성방법에 따르면, LSI 칩의 Al 전극표면상에 선택적으로 팔라듐을 침전시킬 수 있음으로써, 그후 무전해니켈도금이 실행된다면 단지 니켈층을 LSI 칩의 Al 전극표면상에 선택적으로 침전시킬 수 있게 된다. 따라서 전기단락배선이 니켈막을 통해 일어나지 않으므로 신뢰성이 높은 범프를 형성시킬 수 있게 된다.
또 본 발명 범프의 형성방법에 따르면, 반도체기판과 외부배선에 양호한 밀착성을 갖는 범프는 반도체기판과 소자의 Al 전극을 역으로 영향을 주지 않는 단일 공정에 의해 웨이퍼를 베어내어 얻어지도록 LSI 칩의 Al 전극상에 형성시킬 수 있게 된다.
본 발명의 범프는 팔라듐층과 무전해도금법에 의해 침전되는 범프재료층으로 이루어지는 2층구조를 갖는 한편, 상기 2층구조를 반복적으로 해서 2층 또는 그 이상의 층으로 형성시킬 수 있게 된다. 따라서, 범프는 결함접속을 일으킬 경향이 있는 원추형상이라든지 피라미드와 같은 형상을 갖지 않게 된다. 즉, 각 범프는 외부배선으로 접속시키기 위해 균일한 높이와 안정된 형상을 갖게 되므로, 외부배선과의 접합강도와 전기특성등이 변동할지라도 본 발명의 범프구조로 함으로써 형상을 안정화시킬 수 있기 때문에 신뢰성이 높은 외부 배선과의 접합이 가능하게 된다.
[실시예]
이하 본 발명의 실시예들을 예시도면을 참조해서 상세히 설명한다.
[실시예 1]
우선 제2a도에 도시된 바와 같이 통상적인 웨이퍼공정에 따라 도시되어 있지 않는 각종 트랜지스터 및 배선등이 형성되는 실리콘기판(11)상에 Al 전극(12)을 형성시킨 다음, 상기 실리콘기판(11)의 전면에 Si3N4로 이루어지는 패시베이션막(13)을 형성시킨다. 결국 패시베이션막(13)을 선택적으로 엣칭제거해서 상기 Al 전극(12)의 대부분이 노출되는 LSI 칩(18)을 준비했다.
이어 제2b도에 도시된 바와 같이 상기 LSI 칩(18)을 인산용액에 담그어 산처리한 다음 Al 전극(12) 표면을 가볍게 씻으고, 1g의 염화팔라듐과 2×10-4g(200ppm)의 인 및 10CC의 염산을 함유한 30℃의 온도와 9.54ι의 팔라듐수성용액에 상기 LSI 칩(18)을 30초∼1분동안 담근다. 그러면 200Å 두께의 팔라듐(14)이 Al 전극(12) 표면상에 형성된다.
제2c도 도시된 바와 같이 LSI 칩(18)을 순수한 물로 팔라듐층(14)이 제거되지 않을 정도로 씻은 다음, 30g/l의 염화니켈과 50g/l의 수산화초산소다 및 10g/l의 차아인산소다를 함유하는 무전해니켈도금욕조의 조성으로 되어 있어, LSI 칩(18)을 PH가 4∼6 및 온도가 80℃∼90℃의 무전해니켈도금욕조내에 담그어 2시간동안 무전해니켈도금을 함으로써 노출되는 Al 전극(12)을 포함한 주변에 두께 20μm의 인을 함유하는 니켈막(15)을 침전시킨다.
이어 LSI 칩(18)을 클린오븐(clean oven)내에서 150℃의 2시간동안 열처리를 했다. 그때 제2d도에 도시된 바와 같이 Al 전극(12)과 니켈막(15)의 경계면에 니켈 및 알루미늄을 포함한 층(16)이 형성되었다. 그리하여 본 실시예 1로 얻어진 범프부착 LSI 칩에 대해 각 범프사이에서의 단락을 조사함으로써 단락이 없는 것이 확인됐다. 그에 대해 인을 포함하지 않는 이외의 재료는 상기 실시예 1과 마찬가지로 팔라듐용액을 써서 활성화 및 무전해니켈도금처리를 함으로써 형성된 범프사이의 단락을조사한 결과, 패시베이션막에 침전된 니킬도금막에 준해 도통 및 단락이 수개의 범프사이에서 확인됐다. 또 본 실시예 1에서 열처리전과 열처리후 범프의 깎아낸 강도를 조사했다. 그 결과 열처리전의 강도에서는 30∼60g/범프범위내에 들어오면 되고, 열처리후 강도에서는 130∼170g/범프범위내에 들어오면 되므로 Al 전극(12)에 대한 범프의 밀착성이 현저히 향상되는 것을 확인했다.
[실시예 2]
먼저 제3a도에 도시된 바와 같이 통상적인 웨이퍼공정에 따라 도시되지 않는 각종 트랜지스터 및 배선등이 형성되는 실리콘기판(111)상에 Al 전극(112)을 형성시킨 다음, 상기 실리콘기판(111)의 전면에 Si3N4로 이루어지는 패시베이션막(113)을 형성시킨다. 결국 패시베이션막(113)을 선택적으로 엣칭제거해서 상기 Al 전극(112)의 대부분이 노출되는 LSI 칩(118)을 준비했다.
이어 제3b도에 도시된 바와 같이 상기 LSI 칩(118)을 인산용액에 담그어 산처리한 다음 Al 전극(112) 표면을 가볍게 씻으고, 1g의 염화팔라듐과 2×10-4g(200ppm)의 인 및 10CC의 염산을 함유한 30℃의 온도와 9.54ι의 팔라듐수성용액에 상기 LSI 칩(118)을 30초∼1초동안 담근다. 그러면 500Å 두께의 팔라듐(1141)이 Al 전극(112) 표면상에 형성된다.
제3c도 도시된 바와 같이 LSI 칩(118)을 순수한 물로 팔라듐층(1141)이 제거되지 않을 정도로 씻은 다음, 30g/l의 염화니켈과 50g/l의 수산화초산소다 및 10g/l의 차아인산소다를 함유하는 무전해니켈도금욕조의 조성으로 되어 있어, LSI 칩(118)을 PH가 4∼6 및 온도가 80℃∼90℃의 무전해니켈도금욕조내에 담그어 20분동안 무전해니켈도금을 함으로써 노출되는 Al 전극(112)을 포함한 주변에 두께 5μm의 인을 함유하는 니켈막(1151)을 침전시킨다.
이어 제3d도에 도시된 바와 같이 상기 LSI 칩(118)을 순수한 물로 씻어 다시 앞에서 설명한 바 있는 조성의 팔라듐용액내에 담그어 이미 침전된 니켈막(1151)상에 앞의 두께와 같은 팔라듐층(1142)을 부착시킨다. 그때 제3e도에 도시된 바와 같이 LSI 칩(118)을 순수한 물로 팔라듐층(1142)이 제거되지 않을 정도로 씻은 다음, LSI 칩(118)을 상기와 마찬가지인 무전해니켈도금욕조내에 담그어 약 20분동안 무전해니켈도금을 함으로써, 상기 팔라듐층(1142)상에 두께 5μm의 니켈막(1152)을 침전시킨다.
이어 상기 팔라듐용액으로 LSI 칩의 담금과 무전해니켈도금처리를 1주기라 가정하면, 제3f도에 도시된 바와 같이 순차적으로 2주기를 더 반복할 때 팔라듐층(1143)과 니켈막(1153), 팔라듐층(1144) 및 니켈막(1154)을 형성시킨 다음 LSI 칩(118)을 클린오븐내에서 150℃의 2시간동안 열처리를 해서 Al 전극(112)과 니켈막(1154)의 경계면에 니켈과 알루미늄을 포함한 약 20μm 두께의 층(116)이 형성되었다.
앞에서 설명한 바와 같이 LSI 칩(118)이 Al 전극(112)상에 형성된 범프(116)는 팔라듐층(1141∼1144)과 니켈막(1151∼1154)의 척층구조로 이루어져 4각기둥의 안정된 형상을 갖추게 된다.
또 이 범프(116)을 구성하는 니켈막사이의 경계면부근을 오거전자분광법에 의해 분석한 결과 제4도에 도시된 특성도를 얻으므로, 니켈막사이의 경계면에 팔라듐을 포함한 층이 존재하는 것을 확인했다. 또 상기 범프(116)가 LSI 칩(118)의 Al 전극(112)에 대해 극히 강하게 밀착되었다. 이와 더불어 범프(116)가 형성된 LSI 칩(118)을 이방성도 전루버를 써서 외부배선에 설치한 결과 범프(116)의 높이와 형상이 균일하게 되므로 신뢰성이 높고 양호한 접합을 달성할 수 있게 된다.
상기 실시예 2에서는 니켈-인합금층으로 이루어지는 범프에 대해 설명했지만, 범프의 맨위층으로무전해금도금이라든지 무전해주석도금을 입혀도 좋다. 예컨대 무전해주석도금층이 범프의 맨위층으로 형성되고 있으므로, 설치되는 반도체기판측의 외부배선패턴상에 납땜범프를 형성시켜 리플로우(reflow)로 납땜접합을 해도 좋다. 또 상기 실시예 2에서는 팔라듐용액으로 LSI 칩의 담금 및 무전해니켈도금처리를 1주기로 해서 이들 공정을 합계 4주기로 반복해서 범프를 형성시켰지만, 이에 한정되지 않고 2주기 내지 3주기 또는 5주기 이상으로 범프를 형성시켜도 좋다.
제7도에 도시된 바와 같이 1번의 무전해도금주기에 의해 70μm 두께의 니켈도금막(4151)이 펠라듐층(4141)상에 형성될 때에는 범프가 피라미드와 같은 형상과 외부배선에 대해 잘못 접합되게 된다. 제7도에서 참조부호 411은 실리콘기판이고, 참조부호 412는 Al 전극, 참조부호 413은 Si3N4패시베이션막을 나타낸다.
[실시예 3]
앞에서 설명한 실시예 1의 제2a도 내지 제2c도에 도시된 공정에 따라 제5도에 도시된 바와 같이 두께 5μm의 니켈막(217)을 실리콘기판(211)상에 형성된 Al 전극(212)의 전면과 패시베이션막(213)에 형성시키고, 그때 LSI 칩을 클린오븐내에서 150℃의 2시간동안 열처리해서 Al 전극(212)과 니켈막(217)사이의 경계면에 니켈 및 알루미늄을 포함한 층(216)을 형성시킨 다음, 무전해구리도금처리에 의해 약 15μm 두께의 구리도금막(218)으로 이루어지는 범프(215)를 형성시킨다.
본 실시예 3에 의해 형성된 범프(215)은 주로 니켈보다 유연한 구리로 형성되어 있기 때문에 TAB 방식으로 접속이 용이하게 된다. 또 구리도금막위에 금이라든지 땜납과 같은 접합용이한 외부배선을 형성시켜도 가능하다.
[실시예 4]
앞에서 설명한 실시예 1의 제2a도 내지 제2c도에 도시된 공정에 따라 제6도에 도시된 바와 같이 두께 5μm의 니켈막(317)을 실리콘기판(311)상에 형성된 Al 전극(312)의 전면과 패시베이션막(313)에 형성시키고, 그때 LSI 칩을 클린오븐내에서 150℃의 2시간동안 열처리해서 Al 전극(312)과 니켈막(317)사이의 경계면에 니켈 및 알루미늄을 포함한 층(316)을 형성시킨 다음, 초음파납땜으로 약 15μm 두께의 땜납막(319)으로 이루어지는 범프(315)를 형성시킨다.
본 실시예 4에 의해 형성된 범프(315)는 주로 땜납으로 형성되어 있기 때문에 TAB 방식에 대해 저온으로 접합시키는 것이 가능하게 된다. 그 결과 TAB 테이프로서 폴리이드필름 대신 값싼 폴리에스텔필름으로 커버리이드를 설치한 구조의 것을 사용할 수 있는 잇점이 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 극히 간단한 조작으로 LSI 칩의 Al 전극상에만 범프의 일부 또는 전부를 구성하는 니켈도금막을 선택적이고 안정적으로 침전시킬 수 있어 인접하는 것끼리 단락없어 신뢰성 높은 범프를 고생산고로 형성시키는 방법을 제공할 수 있고, 또 니켈도금막의 침전후에 열처리를 함으로써 Al 전극에 대해 높은 밀착성을 갖으므로 벗겨짐과 단선등이 없는 고신로성의 범프를 형성시킬 수 있게 된다.

Claims (9)

  1. Zn과 Pb, Sn, Cd 및 Cr로 이루어지는 그룹으로부터 선택된 적어도 1종류를 5∼2000ppm을 함유한 팔라듐용액에 Al 전극(12)과 패시베이션막(13)이 형성된 LSI 칩(18)을 담그는 공정과, 상기 Al 전극(12)상에 선택적으로 팔라듐(14)을 침전시키는공정 및, 상기 팔라듐(14)이 침전되어 상기 Al 전극(12)을 포함한 상기 LSI 칩(18)에 무전해니켈도금을 처리하는 공정을 구비한 것을 특징으로 하는 범프의 형성방법.
  2. 제1항에 있어서, 상기 무전해니켈도금을 처리하는 공정다음에 100∼500℃에서 상기 LSI 칩(18)을 열처리시키는 공정을 구비하는 것을 특징으로 하는 형성방법.
  3. 제1항에 있어서, 상기 무전해니켈도금을 처리하는 공정다음에 구리막(218)을 형성시키는 공정을 구비하는 것을 특징으로 하는 범프의 형성방법.
  4. 제1항에 있어서, 상기 무전해니켈도금을 처리하는 공정다음에 금막을 형성시키는 공정을 구비하는 것을 특징으로 하는 범프의 형성방법.
  5. 제1항에 있어서, 상기 무전해니켈도금을 처리하는 공정다음에 땜납막(319)을 형성시키는 공정을 구비하는 것을 특징으로 하는 범프의 형성방법.
  6. 반도체기판(111)상에 형성되는 Al 전극(112) 및, 양자택일로 2층 또는 그 이상의 층으로 적층되도록 상기 Al 전극(112)상에 형성되는 팔라듐층(1141)과 무전해니켈도금에 의해 형성되는 범프재료층(1151)으로 구성되어 이루어진 것을 특징으로 하는 범프.
  7. 제6항에 있어서, 상기 범프(1151)의 재료가 니켈 또는 주요한 구성물로서 니켈을 포함하는 재료로 된 것을 특징으로 하는 범프.
  8. 제6항에 있어서, Au 층의 맨위층에 형성되는 것을 특징으로 하는 범프.
  9. 제6항에 있어서, Sn 층이 맨우층에 형성되는 것을 특징으로 하는 범프.
KR1019880012331A 1987-09-24 1988-09-23 범프 및 그 형성방법 KR910006949B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62239817A JP2633580B2 (ja) 1987-09-24 1987-09-24 バンプ、バンプの形成方法および半導体素子
JP62-239817 1987-09-24
JP63-61386 1988-03-15
JP6138688 1988-03-15

Publications (2)

Publication Number Publication Date
KR890005857A KR890005857A (ko) 1989-05-17
KR910006949B1 true KR910006949B1 (ko) 1991-09-14

Family

ID=26402429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012331A KR910006949B1 (ko) 1987-09-24 1988-09-23 범프 및 그 형성방법

Country Status (4)

Country Link
US (1) US4970571A (ko)
EP (1) EP0308971B1 (ko)
KR (1) KR910006949B1 (ko)
DE (1) DE3885834T2 (ko)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
DE69030867T2 (de) * 1989-12-19 1997-09-18 Nitto Denko Corp Verfahren zur Herstellung einer anisotrop leitenden Folie
US5188702A (en) * 1989-12-19 1993-02-23 Nitto Denko Corporation Process for producing an anisotropic conductive film
AU7954491A (en) * 1990-05-14 1991-12-10 Richard Lee Schendelman Interdigitated trans-die lead construction and method of construction for maximizing population density of chip-on-board construction
US5053851A (en) * 1991-01-14 1991-10-01 International Business Machines Corp. Metal bump for a thermal compression bond and method for making same
US5059553A (en) * 1991-01-14 1991-10-22 Ibm Corporation Metal bump for a thermal compression bond and method for making same
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
US5246880A (en) * 1992-04-27 1993-09-21 Eastman Kodak Company Method for creating substrate electrodes for flip chip and other applications
US5213676A (en) * 1992-05-11 1993-05-25 Eastman Kodak Company Method of generating a substrate electrode for flip chip and other applications
US5235140A (en) * 1992-05-21 1993-08-10 Eastman Kodak Company Electrode bump for flip chip die attachment
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
KR970011650B1 (en) * 1994-01-10 1997-07-12 Samsung Electronics Co Ltd Fabrication method of good die of solder bump
US5455195A (en) * 1994-05-06 1995-10-03 Texas Instruments Incorporated Method for obtaining metallurgical stability in integrated circuit conductive bonds
JPH08106617A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 磁気ディスク装置
JP3353508B2 (ja) * 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
US5925930A (en) 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
US6558979B2 (en) 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
US5757071A (en) * 1996-06-24 1998-05-26 Intel Corporation C4 substrate contact pad which has a layer of Ni-B plating
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US6372624B1 (en) * 1997-08-04 2002-04-16 Micron Technology, Inc. Method for fabricating solder bumps by wave soldering
US6040239A (en) * 1997-08-22 2000-03-21 Micron Technology, Inc. Non-oxidizing touch contact interconnect for semiconductor test systems and method of fabrication
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
TW522536B (en) 1998-12-17 2003-03-01 Wen-Chiang Lin Bumpless flip chip assembly with strips-in-via and plating
JP4130508B2 (ja) * 1999-01-22 2008-08-06 富士通株式会社 半田接合方法及び電子装置の製造方法
DE19905807A1 (de) * 1999-02-11 2000-08-31 Ksw Microtec Ges Fuer Angewand Verfahren zur Herstellung elektrisch leitender Verbindungen
DE19914338A1 (de) * 1999-03-30 2000-10-05 Pac Tech Gmbh Kontakthöcker mit Trägermetallisierung sowie Verfahren zur Herstellung der Trägermetallisierung
JP2000299337A (ja) * 1999-04-13 2000-10-24 Fujitsu Ltd 半導体装置及びその製造方法
US6362089B1 (en) 1999-04-19 2002-03-26 Motorola, Inc. Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6259161B1 (en) * 1999-06-18 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same
JP4613271B2 (ja) * 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
EP1139413B1 (en) * 2000-03-24 2005-03-16 Texas Instruments Incorporated Wire bonding process
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
JP3655181B2 (ja) * 2000-09-28 2005-06-02 株式会社東芝 半導体装置およびそのパッケージ
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
DE10063914A1 (de) * 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
JP3679001B2 (ja) * 2000-12-22 2005-08-03 シャープ株式会社 半導体装置およびその製造方法
US6445069B1 (en) 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
DE10139555B4 (de) * 2001-08-10 2008-10-16 Robert Bosch Gmbh Verfahren zum Aufbringen einer Haftvermittlerschicht auf einer Metallschicht eines Chips
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
DE10343627B4 (de) * 2003-09-20 2014-03-06 Eads Deutschland Gmbh Verschlusselement für einen Bereich der Außenhaut eines Luftfahrzeugs
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
WO2006057360A1 (ja) * 2004-11-25 2006-06-01 Nec Corporation 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
JP2007184381A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2007243031A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US8982574B2 (en) 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
IT1404233B1 (it) 2010-12-29 2013-11-15 St Microelectronics Srl Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US11319613B2 (en) 2020-08-18 2022-05-03 Enviro Metals, LLC Metal refinement
CN112609173A (zh) * 2020-12-10 2021-04-06 安徽环瑞电热器材有限公司 一种抗腐蚀材料及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2409312C3 (de) * 1974-02-27 1981-01-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
DE3343367A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
GB2184288A (en) * 1985-12-16 1987-06-17 Nat Semiconductor Corp Oxidation inhibition of copper bonding pads using palladium
CA1264871A (en) * 1986-02-27 1990-01-23 Makoto Hori Positive ceramic semiconductor device with silver/palladium alloy electrode

Also Published As

Publication number Publication date
EP0308971A3 (en) 1990-10-10
DE3885834D1 (de) 1994-01-05
US4970571A (en) 1990-11-13
DE3885834T2 (de) 1994-04-28
KR890005857A (ko) 1989-05-17
EP0308971B1 (en) 1993-11-24
EP0308971A2 (en) 1989-03-29

Similar Documents

Publication Publication Date Title
KR910006949B1 (ko) 범프 및 그 형성방법
JP3478804B2 (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
EP0373241B1 (en) Film carrier and method of manufacturing same
US3597834A (en) Method in forming electrically continuous circuit through insulating layer
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JPH012330A (ja) フィルムキャリヤ及びその製造方法
KR100503940B1 (ko) 반도체장치 및 그 제조방법
US5449955A (en) Film circuit metal system for use with bumped IC packages
US5527734A (en) Method of manufacturing a semiconductor device by forming pyramid shaped bumps using a stabilizer
US6306751B1 (en) Apparatus and method for improving ball joints in semiconductor packages
KR100362866B1 (ko) 반도체장치의 제조방법
JP3156417B2 (ja) 半導体素子の電極形成方法
JPH10135607A (ja) 配線基板及びその製造方法
EP0748151A1 (en) Method of metal-plating electrode portions of printed-wiring board
JPH077243A (ja) プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法
US20010013651A1 (en) Semiconductor device and manufacturing method therefor
JP2000038682A (ja) ニッケルめっき方法及び半導体装置
JPS63305532A (ja) バンプの形成方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
JP2839513B2 (ja) バンプの形成方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2002299341A (ja) 配線パターンの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2760360B2 (ja) はんだバンプとその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000829

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee