JPH09129647A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH09129647A
JPH09129647A JP7280777A JP28077795A JPH09129647A JP H09129647 A JPH09129647 A JP H09129647A JP 7280777 A JP7280777 A JP 7280777A JP 28077795 A JP28077795 A JP 28077795A JP H09129647 A JPH09129647 A JP H09129647A
Authority
JP
Japan
Prior art keywords
film
titanium
nickel
barrier metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7280777A
Other languages
English (en)
Inventor
Soichi Honma
荘一 本間
Hiroshi Yamada
浩 山田
Kazuki Tateyama
和樹 舘山
Takashi Ebitani
隆 戎谷
Masayuki Saito
雅之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7280777A priority Critical patent/JPH09129647A/ja
Publication of JPH09129647A publication Critical patent/JPH09129647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バンプのシェア強度の低下やバンプの剥離が
発生せずに高い信頼性を有し、しかも、バリアメタルの
形成工程を複雑化することなく製造可能な半導体素子を
提供する。 【解決手段】 バリアメタルを介して電極パッドの上に
バンプが形成された半導体素子である。前記バリアメタ
ルは、チタンを含む第１の膜、ニッケルチタン化合物を
含む第２の膜、およびニッケルを含む第３の膜が順次形
成された積層膜であることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子に係り、
特に、所要の配線基板面にバンプによってフェイスダウ
ンで実装される半導体素子に関する。
【０００２】
【従来の技術】電子機器の高速・高密度に対応する技術
として、ベアチップを用いる種々の実装方法が開発され
ており、例えば、ワイヤーボンディング法、ＴＡＢ法、
およびフリップチップ法などが挙げられる。ワイヤーボ
ンディング法は、半導体チップを基板上にフェイスアッ
プに配置し、チップのパッドと基板上のパッドとを金な
どのワイヤーによって接続するものである。この方法で
は、５０μｍ程度の非常に小さいピッチを接続すること
は現状では困難であるので、高密度化に対応しきれな
い。ＴＡＢ法は、ポリイミドフィルム上に銅箔で配線を
形成し、半導体チップの電極パッドと銅箔のリードとを
バンプを介して接続する方法である。この方法において
用いられるポリイミドフィルムは高価であり、また、フ
ィルムの熱収縮などのために、微細接続に対して十分な
寸法精度を得ることができない。一方、フリップチップ
法は、半導体チップ上のパッドに金属バンプを蒸着法、
ディップ法、またはめっき法などで形成し、このバンプ
と配線基板表面の金属パッドとを位置合わせして直接接
続する方法であり、種々の利点を有している。
【０００３】すなわち、フリップチップ法は、前述の２
つの方法とは異なって半導体チップの全面を利用してバ
ンプによって接続を行うために、非常に微細なピッチの
接合も可能である。このため、高密度実装が可能となっ
て電子機器の小形化を図ることができる。また、フリッ
プチップ法においては、半導体チップと配線基板とが金
属バンプによって直接接続されているので、ワイヤーや
テープのような余分な配線が不要となる。したがって、
信号伝達遅延を低減して、電子機器の高速化が可能とな
る。
【０００４】なお、フリップチップ法に用いられるハン
ダバンプは、通常、図１９（ａ）〜（ｃ）に示すような
工程にしたがって形成される。すなわち、まず、図１９
（ａ）に示すように、半導体チップ５１上に形成された
アルミニウムパッド５２上に、銅、ニッケル、クロム、
チタンまたはこれらの複合膜などからなるバリアメタル
５３を、蒸着法などによって形成する。次いで、図１９
（ｂ）に示すように、蒸着法、ディップ法、またはメッ
キ法などを用いて、バリアメタル５４上にはんだ金属５
５を形成する。最後に、はんだ金属５５の周囲のバリア
メタル５４をエッチングにより除去し、金属を加熱リフ
ローしてはんだバンプ５５´が形成される。
【０００５】このようにしてバンプ５５´が形成された
半導体チップ５１は、配線基板５７上のパッド５８と位
置合わせし、加圧加熱リフローしてバンプ５５´と基板
のパッド５８との接続を図ることによって、図２０に示
すような半導体装置５６が得られる。
【０００６】フリップチップ実装方法に用いられる金属
バンプのバリアメタルには、種々の金属構成が用いられ
ているが、従来用いられているバリアメタルは、以下の
ような欠点を有していた。
【０００７】１．バリアメタルを構成する金属と、はん
だを構成する金属との組み合わせによっては、特定の金
属間化合物が厚く成長し、この金属間化合物で破断が発
生していた。例えば、Ｃｕからなるバリアメタルの上に
Ｓｎ／Ｐｂはんだバンプを形成した場合には、Ｃｕ3 Ｓ
ｎ、Ｃｕ6 Ｓｎ5 が厚く形成された部分で破断が生じ、
Ｎｉからなるバリアメタルの上にＳｎ／Ｐｂはんだバン
プを形成した場合には、Ｎｉ3 Ｓｎ4 が厚く形成された
部分で破断が生じていた。
【０００８】２．Ｔｉ膜またはＣｒ膜の上に、Ｃｕ膜ま
たはＮｉ膜を積層した構造のバリアメタルの場合には、
バンプ金属としてＳｎ／Ｐｂはんだを用いると、バリア
メタルを構成する各積層膜の間で破断が発生していた。
【０００９】３．はんだ中のＳｎがバリアメタル中に拡
散することを抑制するため、バリアメタルをＣｕ／（Ｃ
ｕ−Ｃｒ）／Ｃｒ構造にすることが考えられる。しかし
ながら、Ｓｎの含有量の多いＳｎ／Ｐｂ共晶はんだを用
いる場合には、Ｓｎの拡散が速く、バリアメタル内で破
断が生じていた。
【００１０】４．バリアメタルを構成する積層金属膜の
最上膜の膜厚を大きくすることによって、前述の１およ
び２の現象を回避することができる。例えば、図２１
（ａ）に示すように、Ｔｉ膜５９とＣｕ膜６０との積層
構造において、Ｃｕ膜６０を１０μｍ以上に形成する、
または、図２１（ｂ）に示すようにＴｉ膜６１、Ｃｕ膜
６２およびＮｉ膜６３の積層構造において、Ｎｉ膜６３
を３μｍ以上に形成すれば、金属間化合物中での破断等
は避けることができる。しかしながら、この場合には、
最上層の金属膜の膜厚を大きくするためにめっき法など
を用いなければならず、バリアメタル形成工程が複雑に
なってしまう。
【００１１】
【発明が解決しようとする課題】上述のように、従来の
フリップチップ実装方法に用いられている金属バンプの
バリアメタルは、内部での破断が生じて、実装後の半導
体装置の信頼性が低下するという問題が生じていた。こ
の現象は、スズ含有量の多いスズ−鉛共晶はんだの場
合、特に顕著である。しかも、これを避けるためには、
金属膜を厚く形成する必要があり、工程の複雑化を招い
ていた。
【００１２】本発明は、上記事情を考慮して成されたも
のであり、バンプのシェア強度の低下やバンプの剥離が
発生せずに高い信頼性を有し、しかも、バリアメタルの
形成工程を複雑化することなく製造可能な半導体素子を
提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に本発明は、バリアメタルを介して電極パッド上にバン
プが形成された半導体素子であって、前記バリアメタル
は、チタンを含む第１の膜、ニッケルチタン化合物を含
む第２の膜、およびニッケルを含む第３の膜が順次形成
された積層膜であることを特徴とする半導体素子を提供
する。
【００１４】また、本発明は、バリアメタルを介して電
極パッド上にバンプが形成された半導体素子であって、
前記バリアメタルは、チタンを含む第１の膜、ニッケル
を含む第２の膜、および銅を含む第３の膜が順次形成さ
れた積層膜であることを特徴とする半導体素子を提供す
る。
【００１５】
【発明の実施の形態】
（実施例Ｉ）図１に、実施例Ｉの半導体素子の一例の断
面図を示す。図１に示すように、本実施例の半導体素子
においては、アルミニウムパッド２が形成された半導体
チップ１上に、バリアメタル７を介して金バンプ８´が
形成されている。バリアメタル７は、チタン膜４、ニッ
ケルチタン化合物膜５、およびニッケル膜６が順次積層
された構造である。
【００１６】このようなバリアメタルの構成は、以下の
ような考察に基づいて得られたものである。本発明者ら
は、はんだ中のスズのバリアメタル内への拡散と、バリ
アメタルを構成する金属の酸化とによって、シェア強度
の低下が促進されることを見出だした。すなわち、Ｔｉ
膜またはＣｒ膜の上に、Ｃｕ膜またはＮｉ膜を積層した
構造のバリアメタルの場合には、バンプ金属としてＳｎ
／Ｐｂはんだを用いると、ＣｕＳｎまたはＮｉＳｎが下
層のＴｉ膜またはＣｒ膜まで達し、ＴｉやＣｒが酸素を
取り込むことによって酸化が生じる。その結果、ＣｕＳ
ｎ、ＮｉＳｎとＴｉ酸化物、またはＣｒ酸化物との間で
破断が発生することを見出だした。そこで、酸素の混入
を抑制したバリアメタル構造を得るため、種々の実験を
行なった。
【００１７】チタン、クロム、ニッケルチタン化合物
（ニッケルチタン固溶体）、ニッケル、および銅からな
る金属膜中への酸素濃度の増加について調べたところ、
次のような結果が得られた。すなわち、チタンおよびク
ロムは酸素と容易に結合するため、これらの金属膜中の
酸素濃度は増加しやすく、一方、ニッケルからなる膜、
およびニッケルチタン化合物（ニッケルチタン固溶体）
からなる膜は、内部での酸素濃度の増加が少なかった。
【００１８】さらに、チタン／銅構造、チタン／ニッケ
ル構造、およびチタン／ニッケルチタン化合物（ニッケ
ルチタン固溶体）／ニッケル構造の３種類の金属積層膜
を形成し、各膜中における酸素濃度の高温保存時間に対
する関係を調べたところ、チタン／ニッケルチタン化合
物（ニッケルチタン固溶体）／ニッケル構造の場合に
は、他の２つの構造と比較して、チタン界面における酸
素濃度の増加が著しく少ないことがわかった。
【００１９】次に、チタン／銅構造、チタン／ニッケル
構造、およびチタン／ニッケルチタン化合物（ニッケル
チタン固溶体）／ニッケル構造の３種類の金属積層膜を
形成し、その膜中の酸素濃度およびスズ濃度等を調べ、
得られた結果を図２〜４に示した。
【００２０】図２は、アルミニウム膜上に形成された各
積層金属膜中の酸素濃度のプロファイルを調べた結果で
ある。図２（ａ）、（ｂ）および（ｃ）は、それぞれ積
層金属膜として、チタン／銅、チタン／ニッケルおよび
チタン／ニッケルチタン化合物（ニッケルチタン固溶
体）／チタンを形成した場合の結果である。図２（ａ）
に示すように、チタン／銅構造の場合には、チタン−ア
ルミニウム界面における酸素濃度は、バリアメタル表面
とほぼ同等であって極めて高い。これは、チタンおよび
銅のいずれもが酸素を取り込みやすいことに起因すると
考えられる。また、チタン／ニッケル構造の場合には、
図２（ｂ）に示すようにニッケル内部で酸素濃度が徐々
に減少しているものの、チタン−アルミニウム界面での
酸素濃度は十分に低くはない。
【００２１】しかしながら、図２（ｃ）に示すように、
チタン／ニッケルチタン化合物（ニッケルチタン固溶
体）／ニッケル構造では、ニッケル内で酸素濃度が減少
し、さらに、ニッケルチタン化合物（ニッケルチタン固
溶体）の部分において、酸素濃度が減少している。した
がって、チタン−アルミニウム界面での酸素濃度は、極
めて低い。
【００２２】これらの結果から、チタン／ニッケルチタ
ン化合物（ニッケルチタン固溶体）／ニッケル構造をア
ルミニウム膜上に形成した場合には、酸素濃度の抑制が
効果的に行われることがわかった。
【００２３】なお、ニッケルチタン化合物は、形状記憶
合金として知られており、超弾性を示す。したがって、
半導体装置の温度サイクル試験を行った際には、熱歪が
緩和されて、信頼性が著しく向上する。このニッケルチ
タン化合物（ニッケルチタン固溶体）を、ニッケル膜と
チタン膜との間に介在させることによって、ニッケルと
チタンの間の密着性が増すので、さらに応力を緩和する
ことができる。
【００２４】図３には、アルミニウム膜上に形成された
３種類の積層金属膜中におけるスズ拡散について調べた
結果を示した。図３（ａ）、（ｂ）および（ｃ）は、そ
れぞれ積層金属膜として、チタン／銅、チタン／ニッケ
ルおよびチタン／ニッケルチタン化合物（ニッケルチタ
ン固溶体）／ニッケルを形成した場合の結果である。図
３（ａ）および（ｂ）に示されるように、スズは、銅膜
およびニッケル膜中には容易に拡散するものの、チタン
膜中への拡散は著しく抑制されている。その結果、チタ
ンと銅またはニッケルとの界面において金属層の組成が
急激に変化するので、この界面での破断が起こりやす
い。しかしながら、図３（ｃ）に示すようなチタン／ニ
ッケルチタン化合物（ニッケルチタン固溶体）／ニッケ
ル構造の場合には、ニッケルチタン化合物（ニッケルチ
タン固溶体）の部分でスズの拡散が徐々に減少してお
り、チタン／銅およびチタン／ニッケルの場合のような
急激なスズの濃度変化は生じていない。したがって、チ
タンとその上に形成された膜との界面での破断は防止さ
れる。
【００２５】図４は、各積層金属膜について、高温保存
試験におけるシェア強度の変化を調べた結果である。図
４中、曲線ａ、ｂおよびｃは、それぞれ、チタン／銅構
造、チタン／ニッケル構造、およびチタン／ニッケルチ
タン化合物（ニッケルチタン固溶体）／ニッケル構造に
ついてのシェア強度変化を表わす。チタン／銅構成（曲
線ａ）では、５００時間を越えるとシェア強度は５０％
程度まで減少している。また、チタン／ニッケル構造
（曲線ｂ）では、１０００時間においてシェア強度は２
０％低下する。しかしながら、チタン／ニッケルチタン
化合物（ニッケルチタン固溶体）／ニッケル構造（曲線
ｃ）では、５０００時間においてもシェア強度は、ほと
んど低下しておらず、初期の強度を維持している。
【００２６】このように、ニッケルチタン化合物（ニッ
ケルチタン固溶体）からなる膜を、チタン膜とニッケル
膜との間に形成することによって、積層金属膜中の酸素
濃度の増加は抑制され、はんだ中のスズの拡散が緩やか
に行われるため、はんだバンプの信頼性が向上する。
【００２７】（実施例Ｉ−１）次に、具体例を示して、
実施例Ｉの半導体素子をより詳細に説明する。図５およ
び６に、実施例Ｉの半導体素子の製造工程を表わす断面
図を示す。
【００２８】まず、図５（ａ）に示すように、アルミニ
ウムで形成された電極パッド２を有する半導体チップウ
ェハ１０（直径６インチ、厚さ５００μｍ）を用意す
る。なお、アルミニウムパッド２の大きさは１００μｍ
角であり、２００μｍのピッチで半導体チップ（１０ｍ
ｍ×１０ｍｍ）の周辺部に形成されている。
【００２９】次に、図５（ｂ）に示すように、このウェ
ハ全面にチタン膜４、ニッケルチタン化合物膜５、およ
びニッケル膜６を電子ビーム蒸着装置、およびスパッタ
装置などを用いて順次成膜し、バリアメタル７を形成す
る。この際、チタン膜４の膜厚は、０．０３〜０．３μ
ｍとすることが好ましい。０．０３μｍ未満では、アル
ミとの密着が困難となり、一方、０．３μｍを越える
と、バンプ抵抗が高くなるおそれがある。ニッケルチタ
ン化合物膜５の膜厚は０．０１〜０．３μｍとすること
が好ましい。０．０１μｍ未満では、本発明の効果を十
分に発揮することが困難となり、一方、０．３μｍを越
えると、バンプ抵抗が高くなるおそれがある。また、最
上層のニッケル膜６の膜厚は、０．１〜１．０μｍとす
ることが好ましい。０．１μｍ未満では、ハンダとのぬ
れ性が悪くなるおそれがあり、一方、１．０μｍを越え
ると、Ｓｎの拡散によりＮｉＳｎ金属間化合物が厚く形
成され、この部分が破断するおそれがある。
【００３０】なお、ニッケルチタン化合物膜５は、ニッ
ケルとチタンとの合金、金属間化合物、およびニッケル
チタン固溶体等のニッケルとチタンとを含有する任意の
材質から構成することができ、さらに、チタンとニッケ
ルとを積層した後、アニール処理によって形成してもよ
い。
【００３１】このように、バリアメタルにおける金属膜
の膜厚は、いずれも１μｍ以下にすると、蒸着法および
スパッタ法などの薄膜形成工程のみでバリアメタルを形
成することができる。したがって、従来のようにめっき
法などを用いて、バリアメタルをさらに厚く形成する必
要がなく、バンプ形成工程が簡素化される。
【００３２】続いて、図５（Ｃ）に示すように、バリア
メタル７上にレジストを５０μｍ程度の膜厚で塗布し、
フォトリソグラフィ技術によってパターニングして、Ｌ
ＳＩのアルミニウム電極パッド（１００μｍ角）２と重
なるように、同等の大きさの１００μｍ角の開口を形成
する。
【００３３】得られた開口に、Ｓｎ／Ｐｂ＝６３：３７
のはんだ合金を５０μｍの厚さでめっきした後、アセト
ン等の有機溶媒を用いてレジストパターン９を除去する
ことによって、図６（ａ）に示すようにはんだ金属８が
形成される。なお、メッキに当たっては、レジストパタ
ーン９が形成された半導体チップウェハを、スズ１２ｇ
／リットル、鉛８ｇ／リットル、およびアルカンスルホ
ン酸１００ｇ／リットルを含有する溶液中に浸し、浴温
度２５℃で前記バリアメタル７を陰極とし、はんだ板
（スズ６３％、鉛３７％）を陽極として、電流密度２Ａ
／ｄｍ2 の条件下で緩やかに攪拌しながら行なう。
【００３４】さらに、図６（ｂ）に示すように、はんだ
金属８周囲のバリアメタル７をエッチングにより除去す
る。なお、ニッケル膜６およびニッケルチタン化合物
（ニッケルチタン固溶体）膜５のエッチングには王水系
を用い、チタン膜４のエッチングにはエチレンジアミン
四酢酸系を用いることができる。
【００３５】最後に、この半導体ウェハを窒素雰囲気中
で２３０℃で１分間加熱し、はんだ金属をリフローした
後、１０ｍｍ角にダイシングして図１に示すようなはん
だバンプ８´が形成された半導体チップが得られる。
【００３６】得られた半導体チップは、次のようにして
配線基板に実装し、図７に示すような半導体装置を得る
ことができる。具体的には、まず、半導体チップ１のは
んだバンプ８´と、配線基板１２上に銅などで形成され
た接続パッド１３とを、例えば、ハーフミラーを用いる
位置合わせ装置などを使って接触させる。
【００３７】次に、このチップ１と基板１２とを仮止め
した後、２３０℃に設定した窒素リフロー炉に通して、
バンプ８´を形成する共晶はんだを溶融させる。これに
よって、半導体チップ１を配線基板１２に電気的に接続
実装し、図７に示すような半導体装置１１が得られる。
【００３８】このとき、図１０に示すように、基板１２
上に実装された半導体チップ１の周囲、および半導体チ
ップ１と配線基板１２との間に、シリコーン系樹脂１５
等を充填した後硬化させて、半導体装置を構成しても良
い。なお、この場合、使用し得る樹脂としては、さらに
エポキシ樹脂およびアクリル系樹脂等が挙げられる。
【００３９】上述の工程にしたがって、図７に示すよう
な半導体装置を製造し、熱サイクル試験に供して、その
信頼性を調べた。半導体チップとしては、２００個のバ
ンプが形成された１０ｍｍ角の大きさのチップを使用
し、窒化アルミニウム配線基板上に実装してサンプルと
した。なお、熱サイクル試験は、−６５℃（３０ｍｉ
ｎ）〜２５℃（５ｍｉｎ）〜１５０℃（３０ｍｉｎ）〜
２５℃（５ｍｉｎ）を１サイクルとして行なった。
【００４０】その結果、３０００サイクル後でも、接続
箇所には、破断の発生は全く認められなかった。さら
に、図８に示すように、半導体チップ１０と配線基板１
２との間に、シリコーン樹脂１５を充填、硬化して半導
体装置を作製し、前述と同様にして熱サイクル試験に供
した。その結果、５０００サイクル経過しても破断は発
生しなかった。この構造の場合には、配線基板１２と半
導体チップ１との間に樹脂系の接着剤１５が充填されて
いるため、金属バンプのみによる接合よりも、さらに信
頼性が向上していることがわかる。
【００４１】また、金属バンプの強度は、５０ｇ／個で
問題はなく、バンプの剥離、および強度の低下は全く起
こらず、バンプ間でのショートも発生しなかった。さら
に、金属バンプが形成されたウェハを、１５０℃で高温
保存したところ、５０００時間を経過してもバンプシェ
ア強度は低下せず、初期強度と同等の強度を維持してい
た。
【００４２】（実施例Ｉ−２）図９に、実施例Ｉの半導
体素子の他の例を表わす断面図を示す。図９に示すよう
に、実施例Ｉの他の半導体素子においては、アルミニウ
ムパッド２が形成された半導体チップ１上に、バリアメ
タル７を介して金属バンプ８´が形成されている。バリ
アメタル７は、チタン膜４、ニッケルチタン化合物膜
５、およびニッケル膜６が積層された構造であり、さら
に、本実施例においては、バンプ８´の周囲に酸素を吸
収する樹脂１７が配置されている。
【００４３】かかる構造の半導体素子１６は、前述の図
５（ｂ）までの工程で得られた半導体ウェハチップのバ
ンプ８´の周囲に、スピンコート法などを用いて、所定
の樹脂を約１０μｍ以上の厚さで形成することによって
製造することができる。この場合、使用し得る樹脂とし
ては、酸素透過性の少ない樹脂、例えば不飽和ポリエス
テル樹脂、不飽和脂肪酸樹脂、ブタジエン樹脂、および
塩化ビニリデン樹脂などが挙げられる。
【００４４】このようにして、樹脂が塗布された半導体
チップは、実施例Ｉ−１の場合と同様にして配線基板上
に実装して、図７および図８に示すような半導体装置を
得ることができる。
【００４５】バンプの周囲に酸素を吸収する樹脂として
の不飽和ポリエステル樹脂を１０μｍ以上の膜厚で配置
した以外は、前述の実施例Ｉ−１と同様の工程にしたが
って、図７に示すような半導体装置を製造し、熱サイク
ル試験に供して、その信頼性を調べた。半導体チップと
しては、２００個のバンプが形成された１０ｍｍ角の大
きさのチップを使用し、窒化アルミニウム配線基板上に
実装した。なお、熱サイクル試験は、−６５℃（３０ｍ
ｉｎ）〜２５℃（５ｍｉｎ）〜１５０℃（３０ｍｉｎ）
〜２５℃（５ｍｉｎ）を１サイクルとして行なった。そ
の結果、３０００サイクルを経過しても、その接続箇所
には、破断の発生は全く認められなかった。
【００４６】さらに、図８に示すように、半導体チップ
１０と配線基板１２との間に、シリコーン樹脂１５を充
填、硬化して半導体装置を作製し、同様にして熱サイク
ル試験に供した。その結果、１００００サイクル経過し
ても破断は発生しなかった。特に、この構造の場合に
は、配線基板１２と半導体チップ１との間が樹脂系の接
着剤１５が充填されているため、金属バンプのみで接合
した場合よりも、さらに信頼性が向上していることがわ
かる。
【００４７】また、金属バンプの強度は、５０ｇ／個で
問題はなく、バンプの剥離、強度の減少は全く起こら
ず、バンプ間でのショートも発生しなかった。さらに、
金属バンプが形成されたウェハを、１５０℃で高温保存
を行なったところ、７０００時間を経過後にも、バンプ
シェア強度は全く低下せず、初期強度と同等の強度を維
持していた。
【００４８】以上、具体例を示して第１の実施例を説明
したが、本発明は上述の実施例に限定されるものではな
い。接続される金属バンプは、はんだに限定されるもの
ではなく、例えば、スズ、鉛、インジウム、ビスマス、
アンチモン、ガリウム、カドミウム、金、銀、銅、亜
鉛、またはこれら金属を含有する合金を用いることもで
きる。半導体素子が実装される配線基板も、シリコン
系、窒化アルミニウム系、アルミナ系、または樹脂基板
系など、任意の配線基板を使用することができる。
【００４９】さらに、はんだ濡れ性を良好にするため
に、チタン／ニッケルチタン化合物（ニッケルチタン固
溶体）／ニッケル構成のバリアメタルの最上層に、金ま
たはバラジューム等の金属を０．０５μｍ程度の膜厚で
薄く形成しても良い。
【００５０】その他、本発明の要旨を逸脱しない範囲で
種々の変更が可能である。 （実施例II）図１０に、実施例IIの半導体素子の一例の
断面図を示す。
【００５１】図１０に示すように、本実施例の半導体素
子においては、アルミニウムパッド２２が形成された半
導体チップ２１上に、バリアメタル２７を介して金属バ
ンプ２８´が形成されている。本実施例においては、バ
リアメタル２７は、チタン膜２４、ニッケル膜２５、お
よび銅膜２６が順次形成された構造である。
【００５２】本発明者らは、バリアメタルを構成するの
に最適な積層金属膜を見出だすために、まず、チタン／
銅構成およびチタン／ニッケル構成の２種類の積層膜に
ついて、金属中の酸素濃度とシェア強度との関係を調べ
た。得られた結果を図１１に示す。
【００５３】図１１中、曲線ｄおよびｅは、それぞれチ
タン／銅構成およびチタン／ニッケル構成についての結
果である。チタン／銅構成（曲線ｄ）では、酸素濃度が
５重量％を越えるとバンプシェア強度は初期強度の５０
％以下に低下しており、一方、チタン／ニッケル構成
（曲線ｅ）では、酸素濃度が５重量％を越えると、バン
プシェア強度は初期強度の７０％以下に低下している。
シェア強度は、少なくとも初期強度の７０％以上は維持
していなければならず、そのためには、金属膜中の酸素
濃度は５重量％以下に抑える必要があることがわかっ
た。
【００５４】さらに、高温保存時間とバリアメタル中の
酸素濃度との関係を調べ、得られた結果を図１４に示し
た。図１４中、曲線ｆ，ｇおよびｈは、それぞれ、チタ
ン／銅構成、チタン／ニッケル構成、およびチタン／ニ
ッケル／銅構成についての結果を表わす。チタン／銅構
成（曲線ｆ）では、３００時間を越えるとチタンと銅の
酸素濃度は５重量％を越える。また、チタン／ニッケル
構成（曲線ｇ）では、３０００時間を越えるとチタン／
ニッケル中の酸素濃度は５重量％を越えている。しかし
ながら、チタン／ニッケル／銅構成（曲線ｈ）では、５
０００時間を経過しても酸素濃度は２重量％未満にとど
まっており、少なくとも９５％程度のシェア強度を維持
していることが予測される。すなわち、チタン／ニッケ
ル／銅の積層膜でバリアメタルを構成することによっ
て、良好な信頼性を得られることがわかる。
【００５５】このような結果について、本発明者らは、
以下のように考察した。チタン／銅構成では，銅が酸素
と親和力が強いために、金属膜中の酸素濃度は、直ちに
５重量％越えてしまう。ニッケルは、酸素との親和力が
銅よりも小さいので、チタン／ニッケル構成とした場合
には、金属膜中における酸素濃度の増加は若干抑えられ
る。それに対し、チタン／ニッケル／銅構成では、銅が
酸素との親和力が強いため、銅部分で酸素が吸収され、
ニッケル部分に到達する酸素は著しく少なくなり、チタ
ン／ニッケル構成の場合よりも、さらに酸素濃度の増加
が少なくなる。このように、チタン／ニッケル／銅構成
では金属膜中の酸素濃度の増加が抑制されるので、良好
な信頼性が得られる。
【００５６】（実施例II−１）次に、具体例を示して、
実施例IIの半導体素子をより詳細に説明する。図１３お
よび１４に、本実施例の半導体素子の製造工程を表わす
断面図を示す。
【００５７】まず、図１３（ａ）に示すように、アルミ
ニウムで形成された電極パッド２２を有する半導体チッ
プウェハ３０（直径６インチ、厚さ５００μｍ）を用意
する。なお、アルミニウムパッド２の大きさは１００μ
ｍ角であり、２００μｍのピッチで半導体チップ（１０
ｍｍ×１０ｍｍ）の周辺部に形成されている。
【００５８】次に、図１３（ｂ）に示すように、このウ
ェハ全面にバリアメタルとしてチタン膜２４、ニッケル
膜２５、および銅膜２６を電子ビーム蒸着装置、および
スパッタ装置などで成膜する。この際、チタン膜２４の
膜厚は、０．０３〜０．３μｍとすることが好ましい。
０．０３μｍ未満では、アルミとの密着が困難となり、
一方、０．３μｍを越えると、バンプ抵抗が高くなるお
それがある。ニッケル膜２５の膜厚は、０．１〜１．０
μｍとすることが好ましい。０．１μｍ未満では、チタ
ンとの密着がが困難となり、一方、１．０μｍを越える
と、Ｓｎの拡散によりＮｉＳｎ金属間化合物が厚く形成
され、この部分での破断のおそれがある。また、最上層
の銅膜２６の膜厚は、０．１〜１．０μｍ以下とするこ
とが好ましい。０．１μｍ未満では、銅の酸化が速くニ
ッケル膜の表面まで到達するおそれがある。一方、１．
０μｍを越えると、Ｓｎの拡散によりＣｕＳｎ金属間化
合物が厚く形成され、この部分で破断する危険性があ
る。
【００５９】このように、バリアメタルにおける金属膜
の膜厚は、いずれも１μｍ以下にすると、蒸着法および
スパッタ法などの薄膜工程のみでバリアメタルを形成す
ることができる。したがって、従来のようにめっき法な
どを用いて、バリアメタルをさらに厚く形成する必要が
なく、バンプ形成工程が簡素化される。
【００６０】続いて、図１３（Ｃ）に示すように、バリ
アメタル２７上にレジストを５０μｍ程度の膜厚で塗布
し、フォトリソグラフィ技術によって、ＬＳＩのアルミ
ニウム電極パッド（１００μｍ角）２２と重なるよう
に、同じ大きさの１００μｍ角の開口を形成する。
【００６１】得られた開口に、Ｓｎ／Ｐｂ＝６３：３７
のはんだ合金を５０μｍの厚さでめっきした後、アセト
ン等の有機溶媒を用いて、レジストパターン２９を除去
することによって、図１４（ａ）に示すようにバンプ金
属２８が形成される。なお、メッキに当たっては、スズ
１２ｇ／リットル、鉛８ｇ／リットル、およびアルカン
スルホン酸１００ｇ／リットルを含有する溶液に浸し、
浴温度２５℃で前記バリアメタルを陰極、はんだ板（ス
ズ６３％、鉛３７％）を陽極とし、電流密度２Ａ／ｄｍ
2 の条件下で緩やかに攪拌しながら行なった。
【００６２】さらに、図１４（ｂ）に示すように、はん
だ金属２８周囲のバリアメタル７をエッチングにより除
去する。なお、銅膜２６のエッチングにはクエン酸系を
用い、ニッケル膜２５のエッチングには王水系を用い、
チタン膜２４のエッチングにはエチレンジアミン四酢酸
系を用いることができる。
【００６３】最後に、この半導体ウェハを窒素雰囲気中
で２３０℃で１分間加熱し、はんだをリフローした後、
１０ｍｍ角にダイシングして図１０に示すようなはんだ
バンプ２８´が形成された半導体チップが得られる。
【００６４】得られた半導体チップは、前述の実施例Ｉ
の場合と同様にして、配線基板に実装し、図１５に示す
ような半導体装置を得ることができる。すなわち、半導
体チップ２１のバンプ２８と、配線基板３２上の接続パ
ッド３３とを、ハーフミラーを用いる位置合わせ装置な
どを使って接触させた後、このチップと基板とを仮止め
する。次いで、２３０℃に設定した窒素リフロー炉に通
して、バンプ２８を形成する共晶はんだを溶融させるこ
とによって、半導体チップ２１は配線基板３２に電気的
に接続される。
【００６５】また、半導体チップ２１と配線基板３２と
の間にシリコーン樹脂３５を充填、した後、硬化させ
て、図１６に示すような半導体装置を得ることもでき
る。上述の工程にしたがって、図１５に示すような半導
体装置を製造し、熱サイクル試験に供して、その信頼性
を調べた。半導体チップとしては、２００個のバンプを
有する１０ｍｍ角の大きさのチップを使用し、窒化アル
ミニウム配線基板上に実装してサンプルとした。なお、
熱サイクル試験は、−６５℃（３０ｍｉｎ）〜２５℃
（５ｍｉｎ）〜１５０℃（３０ｍｉｎ）〜２５℃（５ｍ
ｉｎ）を１サイクルとして行なった。
【００６６】その結果、３０００サイクル後でも、接続
箇所には破断の発生は全く認められなかった。さらに、
図１６に示すように、半導体チップ２１と配線基板３２
との間に、シリコーン系樹脂３５を充填、硬化して半導
体装置を作製し、同様にして熱サイクル試験に供した。
その結果、５０００サイクルを経過しても破断は発生し
なかった。すなわち、この構造の場合には、配線基板３
２と半導体チップ２１との間が樹脂系の接着剤３５が充
填されているため、属バンプのみによる接合よりも、さ
らに信頼性が向上している。
【００６７】また、金属バンプの強度は５０ｇ／個で問
題はなく、バンプの剥離、および強度の減少は全く起こ
らず、バンプ間でのショートも発生しなかった。さら
に、金属バンプの形成したウェハを、１５０℃で高温保
存したところ、５０００時間経過してもバンプシェア強
度は低下せず、初期強度と同等の強度を維持していた。
【００６８】（実施例II−２）図１７に、実施例IIの半
導体素子の他の例を表わす断面図を示す。図１７に示す
ように、実施例IIの他の半導体素子においては、アルミ
ニウムパッド２２が形成された半導体チップ２１上に、
バリアメタル２７を介して金バンプ２８´が形成されて
いる。バリアメタル２７は、チタン膜２４、ニッケル膜
２５、および銅膜２６が積層された構造であり、さら
に、本実施例においては、バンプ２８´の周囲に酸素を
吸収する樹脂３７が配置されている。
【００６９】かかる構造の半導体素子３６は、前述の図
１４（ｂ）までの工程で得られた半導体ウェハチップの
バンプ２８´の周囲に、スピンコート法などを用いて、
所定の樹脂を約１０μｍ以上の厚さで形成することによ
って製造することができる。
【００７０】この場合、使用し得る樹脂としては、酸素
透過性の少ない樹脂、例えば不飽和ポリエステル樹脂、
不飽和脂肪酸樹脂、ブタジエン樹脂、および塩化ビニリ
デン樹脂などが挙げられる。
【００７１】このようにして、樹脂が塗布された半導体
チップは、実施例II−１の場合と同様にして配線基板上
に実装して、図１５および図１６に示すような半導体装
置を得ることができる。
【００７２】バンプの周囲に酸素を吸収する樹脂として
の不飽和ポリエステル樹脂を１０μｍ以上の膜厚で配置
した以外は、前述の実施例Ｉ−１と同様の工程にしたが
って、図１７に示すような半導体装置を製造し、熱サイ
クル試験に供して、その信頼性を調べた。半導体チップ
としては、２００個のバンプが形成された１０ｍｍ角の
大きさのチップを使用し、窒化アルミニウム配線基板上
に実装した。なお、熱サイクル試験は、−６５℃（３０
ｍｉｎ）〜２５℃（５ｍｉｎ）〜１５０℃（３０ｍｉ
ｎ）〜２５℃（５ｍｉｎ）を１サイクルとして行なっ
た。その結果、３０００サイクルを経過しても、その接
続箇所には、破断の発生は全く認められなかった。
【００７３】さらに、図１６に示すように、半導体チッ
プ２１と配線基板３２との間に、シリコーン樹脂３５を
充填、硬化して半導体装置を作製し、同様にして熱サイ
クル試験に供した。その結果、１００００サイクル経過
しても破断は発生しなかった。特に、すなわち、この構
造の場合には、配線基板３２と半導体チップ２１との間
が樹脂系の接着剤３５が充填されているため、金属バン
プのみで接合した場合よりも、さらに信頼性が向上して
いることがわかる。
【００７４】また、金属バンプの強度は、５０ｇ／個で
問題はなく、バンプの剥離、強度の減少は全く起こら
ず、バンプ間でのショートも発生しなかった。さらに、
金属バンプが形成されたウェハを、１５０℃で高温保存
を行なったところ、７０００時間を経過後にも、バンプ
シェア強度は全く低下せず、初期強度と同等の強度を維
持していた。
【００７５】以上、具体例を示して第２の実施例を説明
したが、本発明は上述の実施例に限定されるものではな
い。接続される金属バンプは、はんだに限定されるもの
ではなく、例えば、スズ、鉛、インジウム、ビスマス、
アンチモン、ガリウム、カドミウム、金、銀、またはこ
れらの金属を含有する合金を用いることもできる。半導
体素子が実装される配線基板も、シリコン系、窒化アル
ミニウム系、アルミナ系、樹脂基板系など、任意の配線
基板を使用することができる。
【００７６】さらに、はんだ濡れ性を良好にするため
に、チタン／ニッケル／銅構成の最上層に、金またはパ
ラジューム等の金属を、０．０５μｍ程度の膜厚で薄く
形成しても良い。
【００７７】その他、本発明の要旨を逸脱しない範囲で
種々の変更が可能である。例えば、バリアメタルを構成
する各膜は、単に下層の膜の上に積層するのみならず、
図１８に示すように、その側面も覆うような構造にする
こともできる。図１８（ａ）には、第３の膜がその下の
２つの膜を覆った構造を示し、図１８（ｂ）には、さら
に第２の層が第１の層を覆った構造を示した。かかる構
造のバリアメタルを形成して、さらにバンプの周囲に酸
素を吸収する樹脂を配置することもできる。
【００７８】
【発明の効果】以上に詳述したように、本発明によれ
ば、高温保存試験に供してもバンプシェア強度が低下せ
ずに、高い信頼性を維持する半導体素子が提供される。
しかも、本発明の半導体素子におけるバリアメタルは、
薄膜形成工程のみで形成可能であるので、製造工程の複
雑化を避けることができる。
【００７９】かかる半導体素子を配線基板に実装して得
られた半導体装置は、温度サイクル試験、高温保存試験
および恒温恒湿試験においても、接続不良が発生せず、
極めて高い信頼性を有するものであり、その工業的価値
は大きい。
【図面の簡単な説明】
【図１】実施例Ｉの半導体素子の一例を示す断面図。
【図２】積層金属膜中における酸素濃度プロファイルを
示すグラフ図。
【図３】積層金属膜中におけるスズ酸素濃度プロファイ
ルを示すグラフ図。
【図４】シェア強度と高温保存試験との関係を示すグラ
フ図。
【図５】実施例Ｉの半導体素子の製造工程を示す断面
図。
【図６】実施例Ｉの半導体素子の製造工程を示す断面
図。
【図７】実施例Ｉの半導体素子を用いた半導体装置の一
例を示す断面図。
【図８】実施例Ｉの半導体素子を用いた半導体装置の他
の例を示す断面図。
【図９】実施例Ｉの半導体素子の半導体素子の他の例を
示す断面図。
【図１０】実施例IIの半導体素子の一例を示す断面図。
【図１１】金属中の酸素濃度とシェア強度との関係を示
すグラフ図。
【図１２】高温保存時間と金属中の酸素濃度との関係を
示すグラフ図。
【図１３】実施例IIの半導体素子の製造工程を示す断面
図。
【図１４】実施例IIの半導体素子の製造工程を示す断面
図。
【図１５】実施例IIの半導体素子を用いた半導体装置の
一例を示す断面図。
【図１６】実施例IIの半導体素子を用いた半導体装置の
他の例を示す断面図。
【図１７】実施例IIの半導体素子の他の例を示す断面
図。
【図１８】本発明の半導体素子の他の例を示す断面図。
【図１９】従来の半導体素子の製造工程を示す断面図。
【図２０】従来の半導体素子を用いた半導体装置の一例
を示す断面図。
【図２１】従来の半導体素子の一例を示す断面図。
【符号の説明】
１…半導体素子，２…アルミニウムパッド，３…絶縁
膜，４…チタン膜 ５…ニッケルチタン化合物膜，６…ニッケル膜，７…バ
リアメタル ８…はんだバンプ，９…レジストパターン，１０…半導
体チップウエハ １１…半導体装置，１２…配線基板，１３…接続パッ
ド，１４…半導体装置 １５…樹脂，１６…半導体素子，１７…樹脂，２１…半
導体素子 ２２…アルミニウムパッド，２３…絶縁膜，２４…チタ
ン膜 ２５…ニッケル膜，２６…銅膜，２７…バリアメタル，
２８…はんだバンプ ２９…レジストパターン，３０…半導体チップウェハ，
３１…半導体装置 ３２…配線基板，３３…接続パッド，３４…半導体装
置，３５…樹脂 ３６…半導体チップ，３７…樹脂，５１…半導体チッ
プ，５２…接続パッド ５３…絶縁膜，５４…バリアメタル，５５…はんだバン
プ，５６…半導体装置 ５７…配線基板，５８…接続パッド，５９…チタン膜，
６０…銅膜 ６１…チタン膜，６２…銅膜，６３…ニッケル膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 戎谷 隆 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 斉藤 雅之 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 バリアメタルを介して電極パッド上にバ
    ンプが形成された半導体素子であって、 前記バリアメタルは、チタンを含む第１の膜、ニッケル
    チタン化合物を含む第２の膜、およびニッケルを含む第
    ３の膜が順次形成された積層膜であることを特徴とする
    半導体素子。
  2. 【請求項２】 前記バリアメタル中のチタンを含む第１
    の膜の厚さが０．０３〜０．３μｍであり、ニッケルチ
    タン化合物を含む第２の膜の厚さが０．０１〜０．３μ
    ｍであり、ニッケルを含む第３の膜の厚さが０．１〜
    １．０μｍである請求項１に記載の半導体素子。
  3. 【請求項３】 前記バリアメタル中のニッケルを含む第
    ３の膜が、チタンを含む第１の膜およびニッケルチタン
    化合物を含む第２の膜を覆っている請求項１または２に
    記載の半導体素子。
  4. 【請求項４】 前記バリアメタル中のニッケルチタン化
    合物を含む第２の膜が、チタンを含む第１の膜を覆って
    いる請求項３に記載の半導体素子。
  5. 【請求項５】 前記バリアメタル中のチタンを含む第１
    の膜における酸素濃度が、５重量％以下である請求項１
    ないし４のいずれか１項に記載の半導体素子。
  6. 【請求項６】 バリアメタルを介して電極パッド上にバ
    ンプが形成された半導体素子であって、 前記バリアメタルは、チタンを含む第１の膜、ニッケル
    を含む第２の膜、および銅を含む第３の膜が順次形成さ
    れた積層膜であることを特徴とする半導体素子。
  7. 【請求項７】 前記バリアメタル中の銅を含む第３の膜
    が、チタンを含む第１の膜およびニッケルを含む第２の
    膜を覆っている請求項６に記載の半導体素子。
  8. 【請求項８】 前記バリアメタル中のニッケルを含む第
    ２の膜が、チタンを含む第１の膜を覆っている請求項７
    に記載の半導体素子。
  9. 【請求項９】 前記バリアメタル中のチタンを含む第１
    の膜における酸素濃度が、５重量％以下である請求項６
    ないし８のいずれか１項に記載の半導体素子。
JP7280777A 1995-10-27 1995-10-27 半導体素子 Pending JPH09129647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7280777A JPH09129647A (ja) 1995-10-27 1995-10-27 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7280777A JPH09129647A (ja) 1995-10-27 1995-10-27 半導体素子

Publications (1)

Publication Number Publication Date
JPH09129647A true JPH09129647A (ja) 1997-05-16

Family

ID=17629821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7280777A Pending JPH09129647A (ja) 1995-10-27 1995-10-27 半導体素子

Country Status (1)

Country Link
JP (1) JPH09129647A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
JP2002093977A (ja) * 2000-07-07 2002-03-29 Alstom 電子パワー素子の製造方法、及びそれにより得られる電子パワー素子
EP1365449A2 (en) * 2002-05-17 2003-11-26 Texas Instruments Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices
WO2004077579A1 (ja) * 2003-02-28 2004-09-10 Shin-Etsu Handotai Co.,Ltd. 発光素子及び発光素子の製造方法
JP2006156910A (ja) * 2004-12-01 2006-06-15 Denso Corp 半導体装置
JP2006173231A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体素子およびその製造方法
JP2008311530A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 半導体装置
JP2010004063A (ja) * 2009-08-18 2010-01-07 Renesas Technology Corp 半導体装置
JP2011512679A (ja) * 2008-02-15 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション ハンダ相互接続パッド構造及びこれの製造方法
JP2012009822A (ja) * 2010-05-21 2012-01-12 Panasonic Corp 半導体装置および半導体装置ユニット
US8436467B2 (en) 2007-06-15 2013-05-07 Rohm Co., Ltd. Semiconductor device
US9070606B2 (en) 2012-08-24 2015-06-30 Tdk Corporation Terminal structure and semiconductor device
US9257402B2 (en) 2012-08-24 2016-02-09 Tdk Corporation Terminal structure, and semiconductor element and module substrate comprising the same
DE102013108979A9 (de) * 2012-08-24 2016-04-07 Tdk Corporation Anschlussstruktur und Halbleiterbauelement
JP2021037626A (ja) * 2019-08-30 2021-03-11 キヤノン株式会社 電気接続部付き基板、液体吐出ヘッド用基板、及びそれらの製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
JP2002093977A (ja) * 2000-07-07 2002-03-29 Alstom 電子パワー素子の製造方法、及びそれにより得られる電子パワー素子
EP1365449A2 (en) * 2002-05-17 2003-11-26 Texas Instruments Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices
EP1365449A3 (en) * 2002-05-17 2004-01-21 Texas Instruments Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices
US7012018B2 (en) 2002-05-17 2006-03-14 Texas Instruments Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices
US7095121B2 (en) 2002-05-17 2006-08-22 Texas Instrument Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices
CN100459182C (zh) * 2003-02-28 2009-02-04 信越半导体株式会社 发光元件
WO2004077579A1 (ja) * 2003-02-28 2004-09-10 Shin-Etsu Handotai Co.,Ltd. 発光素子及び発光素子の製造方法
JP2006156910A (ja) * 2004-12-01 2006-06-15 Denso Corp 半導体装置
JP2006173231A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体素子およびその製造方法
US8436467B2 (en) 2007-06-15 2013-05-07 Rohm Co., Ltd. Semiconductor device
US9466583B2 (en) 2007-06-15 2016-10-11 Rohm Co., Ltd. Semiconductor device
US11037897B2 (en) 2007-06-15 2021-06-15 Rohm Co., Ltd. Semiconductor device
JP2008311530A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 半導体装置
US8922010B2 (en) 2007-06-15 2014-12-30 Rohm Co., Ltd. Semiconductor device
US9053991B2 (en) 2007-06-15 2015-06-09 Rohm Co., Ltd. Semiconductor device
US10510700B2 (en) 2007-06-15 2019-12-17 Rohm Co., Ltd. Semiconductor device
US9123628B2 (en) 2007-06-15 2015-09-01 Rohm Co., Ltd. Semiconductor device
US10032739B2 (en) 2007-06-15 2018-07-24 Rohm Co., Ltd. Semiconductor device
US9685419B2 (en) 2007-06-15 2017-06-20 Rohm Co., Ltd. Semiconductor device
JP2011512679A (ja) * 2008-02-15 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション ハンダ相互接続パッド構造及びこれの製造方法
JP2010004063A (ja) * 2009-08-18 2010-01-07 Renesas Technology Corp 半導体装置
US8492896B2 (en) 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit
JP2012009822A (ja) * 2010-05-21 2012-01-12 Panasonic Corp 半導体装置および半導体装置ユニット
US9640500B2 (en) 2012-08-24 2017-05-02 Tdk Corporation Terminal structure and semiconductor device
DE102013108979A9 (de) * 2012-08-24 2016-04-07 Tdk Corporation Anschlussstruktur und Halbleiterbauelement
US9257402B2 (en) 2012-08-24 2016-02-09 Tdk Corporation Terminal structure, and semiconductor element and module substrate comprising the same
US9070606B2 (en) 2012-08-24 2015-06-30 Tdk Corporation Terminal structure and semiconductor device
DE102013108979B4 (de) 2012-08-24 2020-01-23 Tdk Corporation Anschlussstruktur und Halbleiterbauelement
JP2021037626A (ja) * 2019-08-30 2021-03-11 キヤノン株式会社 電気接続部付き基板、液体吐出ヘッド用基板、及びそれらの製造方法

Similar Documents

Publication Publication Date Title
US6798050B1 (en) Semiconductor device having semiconductor element with copper pad mounted on wiring substrate and method for fabricating the same
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
EP1036414B1 (en) A method of forming a chip scale package using large ductile solder balls
TWI484608B (zh) 高溫應用所用之銲錫凸塊／凸塊下金屬層結構
JP2001196409A (ja) 半導体デバイス
US4985310A (en) Multilayered metallurgical structure for an electronic component
US20030222352A1 (en) Under-bump metallugical structure
JPH09129647A (ja) 半導体素子
JPH0212829A (ja) ボンデイング・パツド用合金層及びボンデイング・パツド構造体
KR20020005592A (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
WO2005117112A1 (ja) 半導体装置用リードフレーム
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2001060760A (ja) 回路電極およびその形成方法
JP2000150574A (ja) 半導体装置及び半田による接合方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
US6867503B2 (en) Controlling interdiffusion rates in metal interconnection structures
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP2813409B2 (ja) 半導体チップの接続方法
JPH08204244A (ja) 超伝導装置
EP0336869B1 (en) A multilayered metallurgical structure for an electronic component
JPH0845938A (ja) 半導体装置及びその製造方法
JP3615628B2 (ja) 半導体チップの製造方法及びその実装方法
JP3645391B2 (ja) 半導体集積回路装置の製造方法
JPH01115151A (ja) 半導体装置用リードフレーム