JP2813409B2 - 半導体チップの接続方法 - Google Patents
半導体チップの接続方法Info
- Publication number
- JP2813409B2 JP2813409B2 JP2083094A JP8309490A JP2813409B2 JP 2813409 B2 JP2813409 B2 JP 2813409B2 JP 2083094 A JP2083094 A JP 2083094A JP 8309490 A JP8309490 A JP 8309490A JP 2813409 B2 JP2813409 B2 JP 2813409B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding
- substrate
- electrode pad
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップの接続方法、詳しくはワイヤレ
スボンディング法、とくにフリップチップボンディング
法又はテープキャリアボンディング法により半導体チッ
プを基板に接合させる接合方法に関する。
スボンディング法、とくにフリップチップボンディング
法又はテープキャリアボンディング法により半導体チッ
プを基板に接合させる接合方法に関する。
（従来技術とその課題） 従来、半導体チップを基板に接続する手段は、半導体
チップのAl電極パッド上に半田バンプを形成し、該半田
バンプを介して基板の配線上に接合させることにより行
なわれるが、上記半田バンプを形成する方法として特開
平１−205551号公報が知られている。
チップのAl電極パッド上に半田バンプを形成し、該半田
バンプを介して基板の配線上に接合させることにより行
なわれるが、上記半田バンプを形成する方法として特開
平１−205551号公報が知られている。
この従来のバンプ形成方法は、半導体チップのAl電極
パッド上に半田バンプを供給した後に、前記パッドと反
応の少ない有機液体（フラックス）中で、半田バンプの
融点以上に加熱して該バンプを球状化させるリフロー処
理を行ない、その後洗浄によりフラックスを除去し、次
に半田バンプの融点以上に再加熱した状態で基板の配線
に接合させて半導体チップを基板に接続させる方法であ
る。
パッド上に半田バンプを供給した後に、前記パッドと反
応の少ない有機液体（フラックス）中で、半田バンプの
融点以上に加熱して該バンプを球状化させるリフロー処
理を行ない、その後洗浄によりフラックスを除去し、次
に半田バンプの融点以上に再加熱した状態で基板の配線
に接合させて半導体チップを基板に接続させる方法であ
る。
しかるに上記従来方法によれば、リフロー処理を施す
ため、電極パッド上に残ったフラックスを除去する洗浄
処理を必要とし、そのリフロー処理及び洗浄処理の工程
により作業性に劣るとともに半田バンプをその融点以上
に加熱することから、電極パッドと半田との反応を制御
し難く、Alパッドが半田にくわれてしまい接合強度が低
下する問題があり、また、電極パッド上にフラックス残
渣が残る場合には半導体チップ上に形成されているAl配
線を腐食する等の不具合がある。
ため、電極パッド上に残ったフラックスを除去する洗浄
処理を必要とし、そのリフロー処理及び洗浄処理の工程
により作業性に劣るとともに半田バンプをその融点以上
に加熱することから、電極パッドと半田との反応を制御
し難く、Alパッドが半田にくわれてしまい接合強度が低
下する問題があり、また、電極パッド上にフラックス残
渣が残る場合には半導体チップ上に形成されているAl配
線を腐食する等の不具合がある。
本発明は斯る従来不具合を解消すべく、前記リフロー
処理を省くとともに基板との接合に際し、半田バンプの
再溶融を行なわないようにして、作業性を高め、かつ信
頼性の高い半導体製品を提供することを目的とする。
処理を省くとともに基板との接合に際し、半田バンプの
再溶融を行なわないようにして、作業性を高め、かつ信
頼性の高い半導体製品を提供することを目的とする。
（課題を達成するための手段） 斯る本発明の半導体チップの接続方法は、半導体チッ
プの電極パッドが、その上面に被覆層を形成すると共に
該被覆層の最上層がAu、Ag、Pt、Pd、Sn、In、Pb−Sn合
金、Pb−In合金の何れか１つであり、前記電極パッド上
に、Pb、In、Snの何れか１つを主要元素とし急冷凝固法
により作成された合金ワイヤから形成した半田バンプを
接着し、該半田バンプをその液相線温度以下に加熱した
状態で基板の配線上に熱圧着して接合させることを特徴
とする。
プの電極パッドが、その上面に被覆層を形成すると共に
該被覆層の最上層がAu、Ag、Pt、Pd、Sn、In、Pb−Sn合
金、Pb−In合金の何れか１つであり、前記電極パッド上
に、Pb、In、Snの何れか１つを主要元素とし急冷凝固法
により作成された合金ワイヤから形成した半田バンプを
接着し、該半田バンプをその液相線温度以下に加熱した
状態で基板の配線上に熱圧着して接合させることを特徴
とする。
而して上記液相線温度以下とは半田バンプが溶融しな
い状態を保持することをいう。
い状態を保持することをいう。
熱圧着手段は通常の熱圧着法によることもよいが、好
ましくは超音波をかけながら熱圧着する超音波併用方式
の熱圧着法がよい。
ましくは超音波をかけながら熱圧着する超音波併用方式
の熱圧着法がよい。
（作 用） 本発明によれば、半導体チップの電極パッド上に半田
バンプを接着してバンプ電極を形成した後に、リフロー
処理を程こす工程を経ることなく、該バンプ組成の液相
線温度以下で半田バンプを基板の配線上に位置合せをし
熱圧着手段により接合せしめるものである。
バンプを接着してバンプ電極を形成した後に、リフロー
処理を程こす工程を経ることなく、該バンプ組成の液相
線温度以下で半田バンプを基板の配線上に位置合せをし
熱圧着手段により接合せしめるものである。
（実施例） 以下、図面を参照して実施例を説明する。第１図は本
発明の特許請求の範囲に係るものではないが、半導体チ
ップ１に半田バンプ２を形成した状態を示し、図中３は
半導体チップ１上に形成されたAl合金配線、４は絶縁
膜、3aは配線３の端部に配置されたAl電極パッドであ
る。
発明の特許請求の範囲に係るものではないが、半導体チ
ップ１に半田バンプ２を形成した状態を示し、図中３は
半導体チップ１上に形成されたAl合金配線、４は絶縁
膜、3aは配線３の端部に配置されたAl電極パッドであ
る。
半田バンプ２はPb、Sn、Inの何れか１つを主要元素と
し、それに添加元素を配合せしめた半田材料であり、好
ましくは本出願人が先に提案した（特開昭63−301535号
及び特願平１−340132号）合金ワイヤーを使用する。
し、それに添加元素を配合せしめた半田材料であり、好
ましくは本出願人が先に提案した（特開昭63−301535号
及び特願平１−340132号）合金ワイヤーを使用する。
すなわち、半田材料はPb、In、Snの何れか１つを主要
元素とし、それにBe、Sn、Ag、Cu、Ni、Sb,Au,Pd,Pt,In
等の添加元素を配合せしめ、かつ急冷凝固法により作成
された細線からなる合金ワイヤーであり、この合金ワイ
ヤーをワイヤボンダーを使用して電極パッド3a上に接着
することにより第１図の如き半田バンプ２を形成したも
のである。
元素とし、それにBe、Sn、Ag、Cu、Ni、Sb,Au,Pd,Pt,In
等の添加元素を配合せしめ、かつ急冷凝固法により作成
された細線からなる合金ワイヤーであり、この合金ワイ
ヤーをワイヤボンダーを使用して電極パッド3a上に接着
することにより第１図の如き半田バンプ２を形成したも
のである。
第２図は前記半導体チップ１が接続される基板５を示
し、該基板５はセラミックあるいはガラエポ基板であ
り、その上面には配線６が形成されている。
し、該基板５はセラミックあるいはガラエポ基板であ
り、その上面には配線６が形成されている。
配線６はCu配線を例示してあり、好ましくは図示の如
く配線６上に半田バンプ２と反応しやすい下地材７、例
えばAu、Ag、Pt、Pd、Sn、In、Pb−Sn合金、Pd−In合金
などをメッキ法や蒸着法により被覆させる。
く配線６上に半田バンプ２と反応しやすい下地材７、例
えばAu、Ag、Pt、Pd、Sn、In、Pb−Sn合金、Pd−In合金
などをメッキ法や蒸着法により被覆させる。
上記半導体チップ１はその半田バンプ２を基板５の配
線６上、詳しくは下地材７上に熱圧着して接合させる
（第３図）。
線６上、詳しくは下地材７上に熱圧着して接合させる
（第３図）。
この接合工程においては半田バンプ２はその組成の液
相線温度（固相線温度）以下に加熱した状態で熱圧着を
施こし、その圧着手段は熱圧着法又は超音波併用の熱圧
着法による。
相線温度（固相線温度）以下に加熱した状態で熱圧着を
施こし、その圧着手段は熱圧着法又は超音波併用の熱圧
着法による。
この例において、半田バンプ２はその材料として、20
wt％Sn、0.2wt％Cu、0.2wt％Ni、6wt％Sb、10WT％Ag、
残りがPbからなる合金ワイヤーを使用し（液相線温度28
0℃、固相温度180℃）、加熱温度は170℃の下で熱圧着
を施した。
wt％Sn、0.2wt％Cu、0.2wt％Ni、6wt％Sb、10WT％Ag、
残りがPbからなる合金ワイヤーを使用し（液相線温度28
0℃、固相温度180℃）、加熱温度は170℃の下で熱圧着
を施した。
第４図は本発明の特許請求の範囲に係るもので、この
半導体チップ１′はそのAl合金配線３上に複数の被覆層
10a,10b,10cを積層して構成される電極パッド10を形成
し、該パッド10上に前述したと同様の方法で半田バンプ
２′を接着して形成した実施例である。
半導体チップ１′はそのAl合金配線３上に複数の被覆層
10a,10b,10cを積層して構成される電極パッド10を形成
し、該パッド10上に前述したと同様の方法で半田バンプ
２′を接着して形成した実施例である。
上記被覆層10aは、Cr、Ti、Ｗの何れか１つ又はそれ
らの合金、被覆層10bは、Cu、Niの何れか１つ又はその
合金である。
らの合金、被覆層10bは、Cu、Niの何れか１つ又はその
合金である。
最上層の被覆層10cは半田バンプ２′と反応しやすい
元素、すなわちAu、Ag、Pt、Pd、Sn、In、Pb−Sn合金、
Pb−In合金の何れか１つである。
元素、すなわちAu、Ag、Pt、Pd、Sn、In、Pb−Sn合金、
Pb−In合金の何れか１つである。
半田バンプ２′は前記バンプ２と同一の組成、すなわ
ち20wt％Sn、0.2wt％Cu、0.2wt％Ni、6wt％Sb、10wt％A
g、残りがPbからなるワイヤを使用し、半導体チップ
１′の被覆層10c上に接着した後、170℃の温度下で熱圧
着法又は超音波併用の熱圧着法により基板５に接合せし
めた（第５図）。
ち20wt％Sn、0.2wt％Cu、0.2wt％Ni、6wt％Sb、10wt％A
g、残りがPbからなるワイヤを使用し、半導体チップ
１′の被覆層10c上に接着した後、170℃の温度下で熱圧
着法又は超音波併用の熱圧着法により基板５に接合せし
めた（第５図）。
上述したそれぞれの例において、半導体チップと基板
との接合強度をテストした１バンプ当りの結果は下表の
通りであった。
との接合強度をテストした１バンプ当りの結果は下表の
通りであった。
尚、基板５側の下地材７にはSnを用い、また電極パッ
ドの最上層は、表中第１段のものは第１図乃至第３図に
係る例であってAl合金配線それ自体であるためAl合金と
表記した。また表中第２〜８段のものは第４図乃至第５
図に係る実施例であって、被覆層10cの素材毎にテスト
した。表中第９及び第10段はフラックス中、300℃でリ
フロー接合した比較例である。
ドの最上層は、表中第１段のものは第１図乃至第３図に
係る例であってAl合金配線それ自体であるためAl合金と
表記した。また表中第２〜８段のものは第４図乃至第５
図に係る実施例であって、被覆層10cの素材毎にテスト
した。表中第９及び第10段はフラックス中、300℃でリ
フロー接合した比較例である。
上記テスト結果によれば、本発明方法による場合で
も、比較例（従来法）のもの並びにAl合金配線自体に半
田バンプを接着したものに較べ接合強度が改善されるこ
とが理解されよう。
も、比較例（従来法）のもの並びにAl合金配線自体に半
田バンプを接着したものに較べ接合強度が改善されるこ
とが理解されよう。
尚、上記実施例はフリップチップボンディング型を説
明したが、テープキャリアボンディング型の場合も同様
である。
明したが、テープキャリアボンディング型の場合も同様
である。
（効 果） 以上説明したように本発明は、半導体チップの電極パ
ッドが、その上面に被覆層を形成すると共に該被覆層の
最上層がAu、Ag、Pt、Pd、Sn、In、Pb−Sn合金、Pb−In
合金の何れか１つであり、前記電極パッド上に、Pb、I
n、Snの何れか１つを主要元素とし急冷凝固法により作
成された合金ワイヤから形成した半田バンプを接着し、
該半田バンプをその液相線温度以下に加熱した状態で基
板の配線上に熱圧着して接合させる半導体チップの接続
方法であり、半導体チップに接着した半田バンプのリフ
ロー処理を行なわないので、該処理及びその後工程のフ
ラックス洗浄処理による処理時間を短縮して作業性を向
上させることができる。
ッドが、その上面に被覆層を形成すると共に該被覆層の
最上層がAu、Ag、Pt、Pd、Sn、In、Pb−Sn合金、Pb−In
合金の何れか１つであり、前記電極パッド上に、Pb、I
n、Snの何れか１つを主要元素とし急冷凝固法により作
成された合金ワイヤから形成した半田バンプを接着し、
該半田バンプをその液相線温度以下に加熱した状態で基
板の配線上に熱圧着して接合させる半導体チップの接続
方法であり、半導体チップに接着した半田バンプのリフ
ロー処理を行なわないので、該処理及びその後工程のフ
ラックス洗浄処理による処理時間を短縮して作業性を向
上させることができる。
又、上記半田バンプを液相線温度以上に再溶融させな
いので、バンプによるパッドのくわれ現象が生じること
なく、熱圧着手段と相まってバンプの接合強度を確保す
ることができ、さらにフラックス残渣によるチップ上の
配線腐食を防止することができ、品質を高め製品の信頼
性を向上させ得る。
いので、バンプによるパッドのくわれ現象が生じること
なく、熱圧着手段と相まってバンプの接合強度を確保す
ることができ、さらにフラックス残渣によるチップ上の
配線腐食を防止することができ、品質を高め製品の信頼
性を向上させ得る。
第１図〜第３図は本発明の第１実施例を示し、第１図は
半導体チップの部分拡大断面図、第２図は基板の部分拡
大断面図、第３図は接合状態を示す部分拡大断面図、第
４図は第２実施例の半導体チップの部分拡大断面図、第
５図はその接合状態を示す部分拡大断面図である。 図中、1,1′は半導体チップ、2,2′は半田バンプ、3a,1
0は電極パッド、10cは被覆層である。
半導体チップの部分拡大断面図、第２図は基板の部分拡
大断面図、第３図は接合状態を示す部分拡大断面図、第
４図は第２実施例の半導体チップの部分拡大断面図、第
５図はその接合状態を示す部分拡大断面図である。 図中、1,1′は半導体チップ、2,2′は半田バンプ、3a,1
0は電極パッド、10cは被覆層である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 21/603
Claims (2)
- 【請求項１】半導体チップの電極パッドが、その上面に
被覆層を形成すると共に該被覆層の最上層がAu、Ag、P
t、Pd、Sn、In、Pb−Sn合金、Pb−In合金の何れか１つ
であり、前記電極パッド上に、Pb、In、Snの何れか１つ
を主要元素とし急冷凝固法により作成された合金ワイヤ
から形成した半田バンプを接着し、該半田バンプをその
液相線温度以下に加熱した状態で基板の配線上に熱圧着
して接合させる半導体チップの接続方法。 - 【請求項２】上記熱圧着手段が超音波併用の熱圧着法で
ある請求項第１項記載の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083094A JP2813409B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体チップの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083094A JP2813409B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体チップの接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283542A JPH03283542A (ja) | 1991-12-13 |
| JP2813409B2 true JP2813409B2 (ja) | 1998-10-22 |
Family
ID=13792593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2083094A Expired - Lifetime JP2813409B2 (ja) | 1990-03-30 | 1990-03-30 | 半導体チップの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813409B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616520A (en) * | 1992-03-30 | 1997-04-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
| US6342442B1 (en) * | 1998-11-20 | 2002-01-29 | Agere Systems Guardian Corp. | Kinetically controlled solder bonding |
| JP6331633B2 (ja) | 2014-04-17 | 2018-05-30 | 富士電機株式会社 | ワイヤボンディング装置およびワイヤボンディング方法 |
| EP3905343A4 (en) * | 2018-12-26 | 2022-09-28 | Kyocera Corporation | METHOD OF CONNECTING AN ELECTRONIC COMPONENT AND CONNECTED STRUCTURE |
-
1990
- 1990-03-30 JP JP2083094A patent/JP2813409B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283542A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829325B2 (ja) | 半導体素子およびその製造方法並びに半導体装置の製造方法 | |
| JP2758373B2 (ja) | 低温三元ｃ４ボンディング法 | |
| JP3899050B2 (ja) | 基板上に無鉛はんだ合金を形成する方法 | |
| EP0253691A2 (en) | Silicon die bonding process | |
| JPH0758722B2 (ja) | 半導体装置のチップボンディング方法 | |
| JPH02123685A (ja) | 金を含むワイヤを半田に接着する方法 | |
| JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
| JP2001196409A (ja) | 半導体デバイス | |
| JP2000216196A (ja) | 半田接合方法並びに電子装置及びその製造方法 | |
| JPH09129647A (ja) | 半導体素子 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP3198555B2 (ja) | 半導体装置の実装方法 | |
| JPS6153851B2 (ja) | ||
| JP2697116B2 (ja) | インジウム半田の接合構造 | |
| JP3475558B2 (ja) | 半導体チップ接合用ボール及び半導体チップの接合方法 | |
| JPH08130227A (ja) | 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法 | |
| JP2768448B2 (ja) | 半田バンプの形成方法 | |
| JP3193100B2 (ja) | 半導体装置 | |
| JP2891427B2 (ja) | 半導体素子のＡｌ電極パッド構造 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JP2911005B2 (ja) | バンプ電極の処理方法 | |
| JPH03222334A (ja) | はんだバンプ構造 | |
| JPS6384127A (ja) | 半導体装置 |