JP3475558B2 - 半導体チップ接合用ボール及び半導体チップの接合方法 - Google Patents
半導体チップ接合用ボール及び半導体チップの接合方法Info
- Publication number
- JP3475558B2 JP3475558B2 JP6711695A JP6711695A JP3475558B2 JP 3475558 B2 JP3475558 B2 JP 3475558B2 JP 6711695 A JP6711695 A JP 6711695A JP 6711695 A JP6711695 A JP 6711695A JP 3475558 B2 JP3475558 B2 JP 3475558B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding
- ball
- plating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Description
プチップ方式によりあるいはBGA方式により基板へ実
装に使用するために使用する半導体チップ接合用ボール
及びこれを用いた接合方法に関する。
る方法としては、ワイヤーボンディング法や、金バンプ
法、半田バンプ法といったフリップチップ方式のワイヤ
ーレスボンディング法が採用されているが、特に、近年
では、高密度実装化に伴い、MCM(Multi−Ch
ip Module)の製造に際して半導体チップの実
装面積を低減させることができ、実装コストの点でも有
利な半田バンプ法の使用が増大している。
mという高さの高い半田バンプを半導体チップの入出力
端子に形成し、そのバンプを基板の電極パッドと熱圧着
することにより半導体チップを基板に接合する方法であ
る。この場合、半田バンプは、通常、真空法又は電気メ
ッキ法により形成されている。
田薄型バンプを形成し、これとは別にCu、Ag等の金
属球体や樹脂球体上に半田メッキを施したフリップチッ
プ用接続ボール(径20〜200μm程度)を形成し、
半導体チップに形成した半田薄型バンプと基板の電極パ
ッドとをフリップチップ用接続ボールを介して接合する
フリップチップ方式の接合方法も知られている。この場
合、Cu、Ag等の金属球体や樹脂球体上への半田メッ
キは、電気メッキ法により行われている。
ては、近年、BGA(ボール・グリッド・アレイ)方式
の接合方法が注目されるようになっている。BGA方式
の接合方法は、BGA基板上に半導体チップを搭載し、
その基板の裏面に形成された電極パッドとマザーボード
とを半田ボール(径400〜2000μm程度)を介し
て接合する方法である。この方法によれば、通常の配線
のリードに相当する部分がBGA基板の裏面に形成され
るので、半導体チップのパッケージ面積の裏面全面にわ
たって端子を形成することが可能となり、半導体チップ
のパッケージ面積を有効に使用することが可能となる。
よって、端子ピッチを広くとることができ、装置の小形
化も可能となる。
半田バンプ法に使用する半田バンプを半導体チップの入
出力端子に真空法や電気メッキ法で形成するためには、
本来的に大掛かりな製造設備が必要となり、また生産性
も低くなるので、結果的に実装コストが高くなるという
問題がある。
する方法では、複数のバンプを形成した場合にバンプの
高さが不均一になりやすい。例えば、高さ50〜70μ
mの半田バンプを形成する場合には、±20μm程度の
ばらつきが生じる。そのため半導体チップの実装に際し
て、複数のバンプを同時に接続するときの接合信頼性を
確保することが困難であるという問題もあった。
代えて高さ数μmの半田薄型バンプを形成し、これとフ
リップチップ用接続ボールとを用いて実装する方法にお
いても、そのフリップチップ用接続ボールを、Cu、A
g等の金属球体や樹脂球体上に電気メッキで半田メッキ
することにより形成しているので、均一な径のものが得
られず、接合信頼性を確保することが困難であるという
問題があった。即ち、Cu、Ag等の金属球体や樹脂球
体上に電気メッキにより形成される半田メッキの厚さ
は、平均60μmに対して±30μm程度のばらつきが
あり、さらには、接続ボール同士が半田メッキ中に半田
メッキで接合されてしまう場合もあり、均一な径のフリ
ップチップ用接続ボールを得ることができない。そのた
め、フリップチップ用接続ボールを使用してバンプ接合
を行う場合にも、接合信頼性を確保することが困難とな
っていた。
方式により接合する方法においては、半田ボールとし
て、半田を球状に成形したものあるいはCu等の金属球
体上に電気メッキにより半田メッキ層を形成したものが
使用されるが、この半田ボールの製造過程で、半田ボー
ル中にSnO2、PbO等の酸化物が混入する。そのた
め、半導体チップを搭載したBGA用の基板とマザーボ
ードとの接合工程で半田ボールを溶融させたときに、半
田ボール中に混入していた酸化物が接合面にスカムとし
て残り、接合信頼性を低下させるという問題が生じてい
た。
すいPb−Sn合金が、表面積の大きい球状に成形され
たものであるため、半田ボールはその製造過程で酸化さ
れるだけでなく、製造された後にも容易に酸化される。
特に、通常のBGA方式の接合雰囲気では容易に酸化さ
れる。そのために半田づけ性が低下し、接合信頼性が低
下するという問題も生じていた。
を形成した半田ボールについては、フリップチップ用接
続ボールの場合と同様の理由で、半田メッキ層を均一な
径に製造することができない。したがって、これによっ
ても接合信頼性が低下するという問題があった。
決しようとするものであり、フリップチップ方式あるい
はBGA方式の接合に使用するボールを均一な径に、安
価に、生産性よく得られるようにし、それにより、低コ
ストで接合信頼性の高い半導体チップの接合を可能とす
ることを目的とする。
ップあるいはBGA接合に使用するボールの製造に際し
て、微細粒体上に電気メッキにより半田メッキ層を形成
するのではなく、無電解メッキ法によりPd系メッキ被
膜を形成することにより均一な径のボールを得られるこ
と、さらには、そのPd系メッキ被膜上にPd系メッキ
被膜の融点降下用金属被膜を形成すると、ボールの半田
づけ性を大きく向上させられることを見出し、本発明を
完成させるに至った。
キ法によるPd系メッキ被膜が形成され、その上にPd
系メッキ被膜の融点降下用金属被膜が形成されている半
導体チップ接合用ボールを提供する。
た半導体チップの接合方法として、半導体チップの入出
力端子に薄型バンプを形成し、その薄型バンプと該半導
体チップを実装すべき基板の電極パッドとを上記半導体
チップ接合用ボールを介して重ね合わせ、その重なった
部分を加熱することにより両者を接合するフリップチッ
プ方式の接合方法を提供する。
基板の当該半導体チップと反対側の面の電極パッドとマ
ザーボードとの電極パッドとの間に上記半導体チップ接
合用ボールを保持させ、加熱することにより両者を接合
するBGA方式の半導体チップの接合方法を提供する。
プ接合用ボール1aの断面図であり、微細粒体2上に無
電解メッキ法によるPd系メッキ被膜3が形成されてい
るものである。また、図2は、半田づけ性を大きく向上
させた本発明の半導体チップ接合用ボール1bの断面図
であり、Pd系メッキ被膜3上にさらにPd系メッキ被
膜の融点降下用金属被膜4が形成されているものであ
る。
属、樹脂、セラミックス又はガラスからなる粒体を使用
することができ、その形状は真球が好ましい。また、微
細粒体2の大きさは、当該半導体チップ接合用ボールの
用途に応じて適宜定めることができ、例えばフリップチ
ップ方式の接合に使用する場合には、直径50〜100
0μm程度の球状が好ましく、また、BGA方式の接合
に使用する場合には、直径200〜5000μm程度の
球状が好ましい。
しては、Cu又はCu合金(Zn、Ag又はSn含有)
からなる粒体を好ましく使用することができ、市販のも
のを使用することができる。一般に、BGA方式におい
て、半田ボールを電極パッドとマザーボードとの間で加
熱溶融させる接合時には、電極パッドとマザーボードと
の接合面のうち内側に配されたボールは、外側に配され
たボールに比して冷却速度が遅いために完全に溶融して
接合面上に広がり、リークが引き起され易くなるという
問題がある。しかし、微細粒体としてCu又はCu合金
等の金属製粒体を使用すると、接合時にボールの表面が
溶融してもその芯部の金属製粒体が溶融して接合面上に
広がることはない。したがって、接合時のリークの問題
を解消することができる。
S、PP、PPS、アクリル、ポリカーボネート、アル
キッド、ナイロン、PET等の粒体(中空体を含む)を
使用することができる。特に、ABS又はABSブレン
ド樹脂からなるものが好ましい。セラミックス製の微細
粒体2としては、Al2O3、SiO2、サファイヤ、
AlN、SiN、BN等の粒体を使用することができ
る。なかでも、Al2O3やSiO2が安価に得られ、
メッキ性も良好なので好ましい。ガラス製の微細粒体2
としては、アルカリガラス、鉛ガラス、パイレックス等
からなるものを使用することができ、可能な限りNaを
含まないものが好ましい。
場合には、予め、その表面にCu、Ni等の下地皮膜を
常法により形成しておくことが好ましい。
d合金の被膜からなる。この被膜厚さは、当該半導体チ
ップ接合用ボールの用途、及びPd系メッキ被膜3上に
さらにPd系メッキ被膜の融点降下用金属被膜4を設け
るか否か等に応じて適宜定めることができる。例えば、
フリップチップ方式の接合に使用する場合、一般に厚さ
1〜100μm程度とすることが好ましく、BGA方式
の接合に使用する場合、一般に厚さ1〜1000μm程
度とすることが好ましい。
ッキ法により形成したものとする。無電解メッキによる
被膜とすることにより、所定の膜厚の被膜を、膜厚のば
らつき小さく形成することが可能となる。
合金としては、Pd−Pb、Pd−Pb−Sn、Pd−
Sn、Pd−Ni−Sn、Pd−Ni−Pb、Pd−N
i−Pb−Sn、Pd−Ni−Pb−Sn−In等を使
用することができる。これらPd系合金又はPdが、さ
らにP、B、Ag、In、Bi、Cd、Co、Cu、S
b、Zn又はAs等を含有していてもよい。また、Pd
系メッキ被膜3には、密着性の点から、微細粒体2ある
いは必要に応じて形成するPd系メッキ被膜の融点降下
用金属被膜4との界面に熱処理等によって拡散層を形成
することが好ましい。
は、微細粒体2の種類や、当該Pd系メッキ被膜の種類
等に応じて適宜選択することができる。例えば、Cuか
らなる微細粒体2上にPd系メッキ被膜3としてPd−
Pb−Sn被膜を形成する場合、無電解メッキ液とし
て、0.001〜2モル/l、好ましくは0.01〜
0.5モル/lのパラジウム化合物と、0.001〜2
モル/l、好ましくは0.01〜0.5モル/lの鉛化
合物と、0.001〜3モル/l、好ましくは0.01
〜1モル/lの錫化合物と、0.01〜1モル/l、好
ましくは0.1〜0.5モル/lの還元剤とを含有する
液を使用し、pH1〜13、好ましくはpH3〜10、
温度30〜95℃、好ましくは40〜93℃という条件
でメッキを行うことができる。
は、必要に応じて、その無電解メッキに先立ち、微細粒
体2の表面をエッチング液で洗浄し、パラジウム水溶液
で下地処理しておくことが特に好ましい。
の点から1〜5%H2SO4溶液を使用することが好ま
しい。
ては、例えば、塩化パラジウム0.01〜10g/l、
好ましくは0.1〜3g/l、35%塩酸0.01〜5
0ml/l、好ましくは0.1〜10ml/l及びクエ
ン酸カリウム1〜100g/l、好ましくは3〜50g
/lからなる塩化パラジム水溶液を例示することができ
る。また、このような塩化パラジウム水溶液は、pH1
〜11、好ましくはpH3〜9で温度0〜70℃、好ま
しくは5〜50℃で使用することが好ましい。この他、
有機酸パラジウム(クエン酸パラジウム、リンゴ酸パラ
ジウム、コハク酸パラジウム等)の水溶液も使用するこ
とができる。
体チップ接合用ボール1aは、以上のような微細粒体2
及び無電解メッキによるPd系メッキ被膜3からなるも
のであり、後述するように、従来のフリップチップ用接
続ボールと同様に、半導体チップの薄型バンプ(半田薄
型バンプ、貴金属薄型バンプ、無電解Ni系メッキ層と
無電解貴金属メッキ層からなる薄型バンプ等)と基板の
電極パッドとの間に介在させて両者を接合するために使
用することができる。あるいは、従来のBGA用半田ボ
ールと同様に、半導体チップを搭載したBGA基板の電
極パッドとマザーボードと電極パッドとの間に介在させ
て両者を接合するために使用することができる。
bは、図1に示した半導体チップ接合用ボール1aのP
d系メッキ被膜3上に、そのPd系メッキ被膜の融点降
下用金属被膜4を設けたものである。このPd系メッキ
被膜の融点降下用金属被膜4はPd系メッキ被膜3と合
金を形成し、半導体チップ接合用ボールの表面金属の融
点を降下させる。したがって、フリップチップ接合時あ
るいはBGA接合時の接合温度を比較的低くしても、極
めて容易に良好に接合をすることが可能となる。このよ
うなPd系メッキ被膜の融点降下用金属被膜4として
は、例えば、In、Bi、Sn、Pb、Cd、Sb、Z
nもしくはAs又はこれらの少なくとも一種の合金等か
らなる被膜を形成することができる。
点の低い金属(例えば、In、Sb、Bi等)を用いた
場合には、その融点降下用金属被膜4のみを溶融させる
ことにより、半導体チップ接合用ボール1bを基板ある
いはボードに仮止めすることが可能となる。したがっ
て、半導体チップの接合時には、まず、Pd系メッキ被
膜の融点降下用金属被膜4のみを溶融させて基板あるい
はボードに仮固定し、その後、温度を上げてPd系メッ
キ被膜の融点降下用金属被膜4とPd系メッキ被膜3と
の合金層の形成が行われるようにすることにより、確実
な接合を行うことが可能となる。
の被膜厚さは、降下させるべきPd系メッキ被膜3の溶
融温度等に応じて適宜定めることができる。例えば、P
d70%、Pb20%、Sn5%、P5%からなるPd
系メッキ被膜(厚さ30μm、融点385℃)上に厚さ
2〜3μm程度のIn被膜を形成することにより、この
半導体チップ接合用ボールの表面金属の融点を250〜
270℃にまで低下させることが可能となる。通常、P
d系メッキ被膜の融点降下用金属被膜4の厚さは、フリ
ップチップ方式の接合に使用するボールでも、BGA方
式の接合に使用するボールでも、100μm以下とする
ことが好ましい。
金属被膜4の形成方法は、形成する被膜厚さが、上述の
Pd系メッキ被膜3に比して薄くて足るのでそれ自体の
メッキ厚のばらつきが大きな問題とはならないため、電
気メッキにより形成することができる。
ボール1bも、図1に示した本発明の半導体チップ接合
用ボール1aと同様に、従来のフリップチップ用接続ボ
ールあるいはBGA用半田ボールと同様の方法で使用す
ることができる。
する場合、図3に示したように、半導体チップ5のAl
からなる入出力端子6の上に真空法により厚さ10〜3
0μmの半田あるいは貴金属の薄型バンプ7を形成す
る。一方、基板8のCu製の電極パッド9には、半田づ
け性を向上させる点から、好ましくは厚さ1〜10μm
のNi−Au積層メッキ層(Niメッキ層10とAuメ
ッキ層11とを順次積層したもの)を形成する。そし
て、半導体チップ5の薄型バンプ7と半導体チップ接合
用ボール1(1a又は1b)と基板8の電極パッド9と
を位置合わせし、約200〜400℃の温度で熱圧着す
ることにより半導体チップ5を配線基板8に実装するこ
とができる。
6上に厚さ0.3〜20μmの無電解Ni系メッキ層お
よび厚さ0.005〜50μmの無電解貴金属メッキ層
を順次積層した薄型バンプを形成してもよい。これによ
り、より接合信頼性を高めることができるので好まし
い。
例えば、図4に示したように、半導体チップ5をマウン
トしたBGA基板20の当該半導体チップと反対側の面
の電極パッド21の上に、Ni−Au積層メッキ層(N
iメッキ層22とAuメッキ層23とを順次積層したも
の)及びクリーム半田層24を合計で厚さ1〜50μm
形成し、そこに半導体チップ接合用ボール1(1a又は
1b)を融着させることにより保持させる。一方、マザ
ーボード30の電極パッド31の上にもNi−Au積層
メッキ層(Niメッキ層32とAuメッキ層33とを順
次積層したもの)及びクリーム半田層34を合計で厚さ
1〜50μm形成し、これとBGA基板20に融着させ
た半導体チップ接合用ボール1(1a又は1b)とを位
置合わせし、約200〜400℃の温度で熱圧着するこ
とにより半導体チップ5をマウントしたBGA基板20
とマザーボード30とを接合することができる。
の電極パッド21のNi−Au積層メッキ層の上に設け
たクリーム半田層24や、マザーボード30の電極パッ
ド31のNi−Au積層メッキ層の上に設けたクリーム
半田層34は、省略することができる。また、これらの
BGA基板20の電極パッド21あるいはマザーボード
30の電極パッド31上には、Ni−Au積層メッキ層
及びクリーム半田層の形成に代えて半田メッキ層を形成
してもよく、また、Ni−Au積層メッキ層及びクリー
ム半田層の形成に代えてAu、Pt、Pd、Pd−Pb
−P、Pd−Pb−B、Pd−Pb−In、Pd−Pb
−Sn−P、Pd−Pb−Sn−B、Pd−Sn−P、
Pd−Sn−B、Pd−Sn−In、Ni−Pd、Pd
−Ni−Sn、Pd−Pb−In−P、Pd−Pb−S
n−In−P等の貴金属層を形成してもよい。
成金属とBGA基板20の電極パッドの構成金属とを異
ならせ、それらの間に半導体チップ接合用ボール1(1
a又は1b)を置いてそれらを融着すると、半導体チッ
プ接合用ボール1(1a又は1b)のマザーボード側の
接合面とBGA基板側の接合面とでは融点が異なるよう
になる。例えば、マザーボード30の電極パッド31の
最外層をクリーム半田を印刷したCu層とし、BGA基
板20の電極パッド21の最外層を貴金属層とし、それ
らの間に半導体チップ接合用ボール1(1a又は1b)
を置いてそれらを融着させると、マザーボード側の電極
パッド31と半導体チップ接合用ボール1(1a又は1
b)との接合面と、BGA基板側の電極パッド21と半
導体チップ接合用ボール1(1a又は1b)との接合面
とでは、後者(即ち、BGA基板20側の接合面)の融
点の方が高くなる。したがって、これらを接合した後で
も再度加熱することにより、マザーボード30の電極パ
ッド31を剥がすことが可能となる。よって、従来のB
GA方式の接合方法で課題となっていた、BGA基板2
0とマザーボード30とのリペアが可能となる。なお、
図4に示したように、BGA基板20の電極パッド21
の最外層だけでなく、マザーボード30の電極パッド3
1の最外層にも貴金属層を形成すると、双方の電極パッ
ド21、31と半導体チップ接合用ボール1との接合強
度とを同時に高めることができるので、高い接合信頼性
を得る点から好ましい。
体上にPd系メッキ被膜が形成されているので、耐酸化
性に優れたものとなる。また、このPd系メッキ被膜は
無電解メッキにより形成されているので、微細粒体上の
メッキ厚さのばらつきが抑制され、均一な径のものとな
る。よって、複数の端子を同時に接合する場合でも、全
ての端子について高い接合信頼性を確保することが可能
となる。
は真空法を利用することなく製造できるので、安価に生
産性高く得られるものとなる。
において、Pd系メッキ被膜上にさらにPd系メッキ被
膜の融点降下用金属被膜を設けたものは、そのPd系メ
ッキ被膜の融点降下用金属被膜の作用により半導体チッ
プ接合用ボールの表層金属の融点が降下するので、接合
時の加熱温度を比較的低くしても容易に溶融する。よっ
て、半導体チップと基板とを良好に接合することが可能
となる。
る電極パッドの一方(好ましくは半導体チップ側の電極
パッド)の最外層を貴金属層とすると、本発明の半導体
チップ接合用ボールと、その最外層が貴金属層で形成さ
れている方の電極パッドとの接合部の融点は、もう一方
の電極パッドとの接合部の融点よりも高くなる。したが
って、これらを接合した後も、再加熱することにより、
もう一方の電極パッド側を剥がすことができる。よっ
て、接合後のリペアが可能となる。
明する。
れ、NaOH10g/l、オルソケイ酸ソーダ10g/
l、グルコン酸ソーダ10g/lからなる浸漬脱脂剤を
用いて50℃で10分間浸漬脱脂し、次で水洗した。さ
らに、5%H2SO4に3分間浸漬し、次で水洗した。
その後、PdCl20.1g/l、35%HCl2ml
/lからなるPd水溶液に30秒間浸漬し、次で水洗し
た。
/l、塩化第一錫10g/l、クエン酸アンモニウム2
0g/l、酒石酸アンモニウム20g/l、及び次亜リ
ン酸ソーダ20g/lからなるPd系合金メッキ液を調
製し、これを用いてpH4.0、温度70℃で無電解メ
ッキし、厚さ50μmのPd系合金被膜(組成:Pd7
0%、Pb20%、Sn5%、P5%)を形成した。こ
のメッキ被膜の厚さのばらつきは±2μmにすぎず、メ
ッキ中に粒子同士が接合したものはなかった。なお、こ
のPd系合金被膜の融点は、385℃であった。
ことにより半導体チップ接合用ボールを得た。
m厚のアルミニウム端子に厚さ5μmの半田バンプを真
空法により形成し、また、セラミック基板の電極パッド
上に厚さ3μmのNi薄層及び厚さ1μmのAu薄層を
無電解メッキ法により順次形成した。
をフラックスでセラミック基板の電極パッド上に固定
し、さらにC−MOSの半田バンプを位置合わせして加
熱した。これにより、C−MOSとセラミック基板とを
完全に接合することができた。
用ボール、及びセラミック基板の位置合わせは、セラミ
ック基板上でC−MOSチップの水平をとるための格別
な操作をすることなく容易に行うことができた。
合金被膜(組成:Pd70%、Pb20%、Sn5%、
P5%)を厚さ30μm形成した。この場合、Pd系合
金被膜の厚さのばらつきは±2μmにすぎず、メッキ中
の粒子同士の接合もなかった。次いで、Pd系合金被膜
上に厚さ5μmのInメッキ被膜を形成した。この場
合、Inメッキ液は、スルファミン酸In50g/l及
びスルファミン酸10g/lから調製した。Inメッキ
被膜形成後、水洗し、乾燥することにより半導体チップ
接合用ボールを得た。
出力端子である2μm厚のアルミニウム端子に厚さ5μ
mの半田バンプを真空法により形成し、また、セラミッ
ク基板の電極パッド上に厚さ3μmのNi薄層及び厚さ
1μmのAu薄層を無電解メッキ法により順次形成し
た。
をフラックスでセラミック基板の電極パッド上に固定
し、さらにC−MOSの半田バンプを位置合わせし、2
70℃に加熱した。これにより、C−MOSとセラミッ
ク基板とを完全に接合することができた。
用ボール、及びセラミック基板の位置合わせは、セラミ
ック基板上でC−MOSチップの水平をとるための格別
な操作をすることなく容易に行うことができた。
を繰り返して半導体チップ接合用ボールを作製し、それ
を用いてC−MOSとセラミック基板とを接合した。こ
の場合、C−MOS、半導体チップ接合用ボール、及び
セラミック基板の接合温度は240℃としても良好に接
合することができた。
S樹脂製の真球体上に無電解Cuメッキを厚さ3μm形
成したものを使用する以外は実施例2を繰り返して半導
体チップ接合用ボールを作製し、それを用いてC−MO
Sとセラミック基板とを接合した。この場合も、実施例
1と同様に良好に接合することができた。
mの半田メッキ層を形成し、半導体チップ接合用ボール
とした。この場合、半田メッキ層の厚さのばらつきは±
30μmであり、電気メッキ中に粒子同士接合したもの
が約60%あった。
m厚のアルミニウム端子に厚さ20μmの半田バンプを
形成し、また、セラミック基板の電極パッド上に厚さ2
0μmの半田バンプを形成した。
ックスでセラミック基板側に固定し、さらにC−MOS
の半田バンプを位置合わせし、270℃に加熱して半田
を融解した。しかしながら、この方法ではセラミック基
板とC−MOSの半田バンプとの高さ方向の距離が不均
一となり、C−MOSとセラミック基板とを接合するこ
とができなかった。
金被膜を厚さ20μm形成した。この場合、Pd系合金
被膜の厚さのばらつきは±2μmにすぎず、メッキ中の
粒子同士の接合もなかった。得られたPd系合金被膜を
水洗し、乾燥することによりBGA方式の接合に使用す
るボールを得た。
ラスチック・ボール・グリッド・アレイ)基板の当該L
SIと反対側(裏面)の基板面に位置し、LSIとスル
ーホールにより導通されている電極パッド上に、クリー
ム半田をスクリーン印刷により厚さ20μm塗布した。
ここでPBGA基板としては、その電極パッドが、Cu
パッド上に厚さ3μmのNi−Au積層メッキ層を有し
ているものを使用した。 クリーム半田の塗布面に先に
得たボールを保持させ、230℃、30秒間、N2雰囲
気中で処理することによりボールをPBGA基板に付着
させた。
して、Cuパッド上に厚さ3μmのNi−Au積層メッ
キ層を形成したものを用意し、この電極パッド上にクリ
ーム半田をスクリーン印刷により厚さ20μm塗布し
た。そして、このマザーボードの電極パッドと、前述の
ボールを付着させたPBGA基板とを位置合わせし、2
30℃、70秒間、N2雰囲気中で加熱した。これによ
り、PBGA基板とマザーボードとを良好に接合するこ
とができた。
金被膜(Pd−Pb−Sn−P)を厚さ10μm形成し
た。この場合、Pd系合金被膜の厚さのばらつきは±1
μmにすぎず、メッキ中の粒子同士の接合もなかった。
得られたPd系合金被膜を水洗し、乾燥することにより
BGA方式の接合に使用するボールを得た。
ラスチック・ボール・グリッド・アレイ)基板として、
LSIと反対側(裏面)の基板面に位置し、LSIとス
ルーホールで導通されている電極パッドが、Cu製パッ
ド上に厚さ5μmのPd−Pb−Sn−Pメッキ層を有
しているものを用意した。
して、Cu電極パッドを有するものを用意し、この電極
パッド上にクリーム半田をスクリーン印刷により厚さ2
0μm塗布した。そして、このマザーボードの電極パッ
ドと、前述のPd系合金被膜を表面に有するボールを融
着させ、次に、このマザーボードと前述のPBGA基板
とを位置合わせし、260℃、30秒間、N2雰囲気中
で加熱した。これにより、PBGA基板とマザーボード
とを良好に接合することができた。
GA基板とマザーボードとを引き離した。その結果、ボ
ールをPBGA基板に付着させたままPBGA基板とマ
ザーボードとを引き剥がすことができた。これは、ボー
ルのマザーボード側は、Pd濃度が低いので融点が低い
ため、PBGA基板側よりも先に融解したためと考えら
れる。
ドとの電極パッドの構成金属を異ならせることにより、
リペアを容易にできることがわかる。
プ接合用ボールが安価にかつ高い生産性で得られる。よ
って、低コストで接合信頼性の高いフリップチップ方式
あるいはBGA方式の接合を行うことが可能となる。ま
た、リペアも容易に行えるようになる。
ある。
ある。
導体チップと基板とのフリップチップ方式の接合方法の
説明図である。
導体チップと基板とのBGA方式の接合方法の説明図で
ある。
Claims (8)
- 【請求項1】 微細粒体上に無電解メッキ法によるPd
系メッキ被膜が形成され、Pd系メッキ被膜上に該Pd
系メッキ被膜の融点降下用金属被膜が形成されているこ
とを特徴とする半導体チップ接合用ボール。 - 【請求項2】 微細粒体が、金属、樹脂、セラミックス
又はガラスからなる請求項1記載の半導体チップ接合用
ボール。 - 【請求項3】 Pd系メッキ被膜が、 (i)Pd、 (ii)Pd−Pb、Pd−Pb−Sn、Pd−Sn、
Pd−Ni−Sn、Pd−Ni−Pb、Pd−Ni−P
b−SnもしくはPd−Ni−Pb−Sn−InのPd
系合金、又は (iii)P、B、Ag、In、Bi、Cd、Co、C
u、Sb、Zn及びAsの少なくとも1種を含有する前
記(i)Pdもしくは(ii)Pd系合金 からなる請求項1又は2記載の半導体チップ接合用ボー
ル。 - 【請求項4】 Pd系メッキ被膜の融点降下用金属被膜
が、In、Bi、Sn、Pb、Cd、Sb、Znもしく
はAs又はこれらの少なくとも一種の合金からなる請求
項1記載の半導体チップ接合用ボール。 - 【請求項5】 半導体チップの入出力端子に薄型バンプ
を形成し、その薄型バンプと該半導体チップを実装すべ
き基板の電極パッドとを半導体チップ接合用ボールを介
して重ね合わせ、その重なった部分を加熱することによ
り両者を接合するフリップチップ方式の半導体チップの
接合方法であって、半導体チップ接合用ボールとして、
微細粒体上に無電解メッキ法によるPd系メッキ被膜が
形成され、Pd系メッキ被膜上に該Pd系メッキ被膜の
融点降下用金属被膜が形成されている半導体チップ接合
用ボールを使用することを特徴とするフリップチップ方
式の半導体チップの接合方法。 - 【請求項6】 半導体チップの入出力端子に薄型バンプ
を形成し、その薄型バンプと該半導体チップを実装すべ
き基板の電極パッドとを半導体チップ接合用ボールを介
して重ね合わせ、その重なった部分を加熱することによ
り両者を接合するフリップチップ方式の半導体チップの
接合方法であって、半導体チップの入出力端子の薄型バ
ンプの形成を、まず該半導体チップの入出力端子を構成
する基材金属層上に無電解メッキ法によりNi系メッキ
層を形成し、該Ni系メッキ層上に無電解メッキ法によ
り貴金属メッキ層を形成することにより行い、半導体チ
ップ接合用ボールとして、微細粒体上に無電解メッキ法
によるPd系メッキ被膜が形成されている半導体チップ
接合用ボールを使用することを特徴とするフリップチッ
プ方式の半導体チップの接合方法。 - 【請求項7】 半導体チップをマウントしたBGA基板
の当該半導体チップと反対側の面の電極パッドとマザー
ボードとの電極パッドとの間に半導体チップ接合用ボー
ルを保持させ、加熱することにより両者を接合するBG
A方式の半導体チップの接合方法であって、半導体チッ
プ接合用ボールとして、微細粒体上に無電解メッキ法に
よるPd系メッキ被膜が形成され、Pd系メッキ被膜上
に該Pd系メッキ被膜の融点降下用金属被膜が形成され
ている半導体チップ接合用ボールを使用することを特徴
とするBGA方式の半導体チップの接合方法。 - 【請求項8】 BGA基板の電極パッドの最外層を貴金
属層とし、一方、マザーボードの電極パッドのCu層上
に、半田メッキ層、Ni−Au積層メッキ層又はクリー
ム半田層を形成する請求項7記載の半導体チップの接合
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6711695A JP3475558B2 (ja) | 1994-11-10 | 1995-02-28 | 半導体チップ接合用ボール及び半導体チップの接合方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30290594 | 1994-11-10 | ||
JP6-302905 | 1994-11-10 | ||
JP6711695A JP3475558B2 (ja) | 1994-11-10 | 1995-02-28 | 半導体チップ接合用ボール及び半導体チップの接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08191073A JPH08191073A (ja) | 1996-07-23 |
JP3475558B2 true JP3475558B2 (ja) | 2003-12-08 |
Family
ID=26408302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6711695A Expired - Lifetime JP3475558B2 (ja) | 1994-11-10 | 1995-02-28 | 半導体チップ接合用ボール及び半導体チップの接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3475558B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1009202B1 (en) * | 1997-06-04 | 2007-10-17 | Ibiden Co., Ltd. | Soldering member for printed wiring boards |
JP3692226B2 (ja) * | 1997-12-01 | 2005-09-07 | 京セラ株式会社 | 光パッケージ及び光モジュールの組立て方法 |
KR100634973B1 (ko) * | 1999-04-09 | 2006-10-16 | 센쥬긴소쿠고교가부시키가이샤 | 솔더볼 및 솔더볼의 피복방법 |
JP3503523B2 (ja) * | 1999-04-09 | 2004-03-08 | 千住金属工業株式会社 | はんだボールおよびはんだボールの被覆方法 |
KR100376044B1 (ko) * | 1999-05-13 | 2003-03-15 | 한오근 | 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지 |
JP5215950B2 (ja) * | 2009-06-26 | 2013-06-19 | 日本オクラロ株式会社 | 電子機器および電気的接続方法 |
JP6500583B2 (ja) * | 2015-05-11 | 2019-04-17 | 日立化成株式会社 | 導電粒子、及び導電粒子を用いた半導体パッケージ |
-
1995
- 1995-02-28 JP JP6711695A patent/JP3475558B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08191073A (ja) | 1996-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6164523A (en) | Electronic component and method of manufacture | |
TWI248384B (en) | Electronic device | |
JP3757881B2 (ja) | はんだ | |
US6221692B1 (en) | Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith | |
JP2002009433A (ja) | 高密度カラム・グリッド・アレイ接続とその作製方法 | |
KR20070077613A (ko) | 저온에서의 접합 방법, 이를 이용한 반도체 패키지 실장방법, 및 이에 의한 기판 접합 구조체 | |
TW200849428A (en) | Under bump metallurgy structure and die structure using the same and method of manufacturing die structure | |
US6080494A (en) | Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array | |
JP3475558B2 (ja) | 半導体チップ接合用ボール及び半導体チップの接合方法 | |
US6306751B1 (en) | Apparatus and method for improving ball joints in semiconductor packages | |
JPH10287994A (ja) | ボンディング部のメッキ構造 | |
JPH08139097A (ja) | フリップチップ用接続ボール及び半導体チップの接合方法 | |
JPH10294337A (ja) | 半導体装置及びその製造方法 | |
WO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
JPH08130227A (ja) | 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法 | |
JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
JPH07263493A (ja) | チップマウント方法 | |
JPH07183304A (ja) | 半導体装置の製造方法 | |
JPH11121529A (ja) | Icパッケージ用の半田ボールパッド及びその製造方法 | |
JP3465014B2 (ja) | パッケージ介挿基板及びその製造方法 | |
JP3470245B2 (ja) | バンプ形成用金属粒 | |
JP2813409B2 (ja) | 半導体チップの接続方法 | |
JPH028459B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |