WO2004056162A1 - フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 - Google Patents

フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 Download PDF

Info

Publication number
WO2004056162A1
WO2004056162A1 PCT/JP2002/013203 JP0213203W WO2004056162A1 WO 2004056162 A1 WO2004056162 A1 WO 2004056162A1 JP 0213203 W JP0213203 W JP 0213203W WO 2004056162 A1 WO2004056162 A1 WO 2004056162A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
electronic component
circuit board
flip
mounting
Prior art date
Application number
PCT/JP2002/013203
Other languages
English (en)
French (fr)
Other versions
WO2004056162A8 (ja
Inventor
Toshiharu Takayama
Original Assignee
K-Tech Devices Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by K-Tech Devices Corp. filed Critical K-Tech Devices Corp.
Priority to JP2004560580A priority Critical patent/JPWO2004056162A1/ja
Priority to US10/538,584 priority patent/US20060286716A1/en
Priority to AU2002357592A priority patent/AU2002357592A1/en
Priority to PCT/JP2002/013203 priority patent/WO2004056162A1/ja
Publication of WO2004056162A1 publication Critical patent/WO2004056162A1/ja
Publication of WO2004056162A8 publication Critical patent/WO2004056162A8/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/003Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/16Resistor networks not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Definitions

  • the bump 7 may be formed on the electronic component side, may be formed on a circuit board on which the electronic component is mounted, or may be formed on both the electronic component and the circuit board.
  • the material of the bump 7 may be other than copper, for example, solder.
  • solder can be used as a fixing material when configuring the flip chip mounting body. This is the same as when using conventional solder poles.
  • cream solder may be used as an auxiliary connection member at the time of mounting in order to further secure the electrical connection between the circuit board and the electronic component and improve the connection strength.
  • an electrolytic plating layer 5 made of copper is further formed (FIG. 1 (c)).
  • the electroplating conditions were as follows: The printed circuit board after the electroless copper plating step was immersed in a plating solution containing copper pyrophosphate, and the terminal 3 of the printed circuit board 8 was used as a cathode and the length was about 250 m. This is the condition for energizing until the thickness is increased.
  • bumps 7 are formed on the circuit board side on which electronic components are mounted (mounted)
  • the electronic component 9 (IC chip) is fixed on the reverse surface of the printed circuit board 8 on which the bumps 7 are formed by using the paste die adhesive 10.
  • the production of the electronic component 9 having the bump 7 was realized.
  • the formation of the bumps 7 on the printed circuit board 8 in the first embodiment is employed as it is.
  • the electronic component on which the bumps 7 are not formed and the printed circuit board 8 on which the bumps 7 are formed are fixed by soldering or the like.

Description

明 細 書
フリップチップ実装用電子部品及びその製造法、 回路板及びその製造法、 実装体の製 造法 技術分野
本発明はフリップチップ実装用電子部品及びその製造法、 回路板及びその製造法、 実装体の製造法等に関する。 背景技術
近年の電子機器の小型化に伴って電子部品の高密度実装化が求められており、 その 求めに応じる技術の一つとしてフリップチップ実装技術がある。 フリップチップ実装 用電子部品は、 実装される側の面に複数のはんだバンプが点在しており、 その電子部 品は、 実装時に当該はんだバンプが溶融して回路板のランドと固着される。
前記はんだバンプの電子部品への形成には、 はんだポールをフリップチップ実装用 電子部品の実装面の必要箇所に配置し、 リフロー工程等を経るのが一般的である。 上記高密度実装化が更に進行すると、 次に求められるのは個々のはんだパンプ間距 離を小さくすることによるフリップチップ実装用電子部品の小型化であると考えられ る。 そこで本発明が解決しょうとする課,題は、 バンプ間距離を小さく したフリ' 'ップチ ップ実装を実現することである。 発明の開示
上記課題を解決するため、 本発明のフリップチップ実装用電子部品の製造法は、 実 装面 1に複数の端子 3が点在し、 当該端子 3上に導体が形成されたフリップチップ実 装用電子部品の製造法において、 前記実装面 1を所声厚みの導体で被覆する工程と、 前記端子 3部と対応位置となる導体表面をマスクする工程と、 当該マスク 6部以外の 導体を除去処理する工程とを有し、 これら工程をこの順に実施することを特徴とする 上記実装面 1を所定厚 の導体で被覆する工程とは、 例えば無電解めつき工程及び 電解めつき工程である。 例えば図 1 (a) に示す印刷回路板 8絶縁部表面上及び端子 3上に銅からなる無電解めつき層 4を形成し (図 1 (b) ) 、 その後更に銅からなる 電解めつき層 5を形成する (図 1 (c) ) 。 また上記端子 3部と対応位置となる導体 表面をマスクする工程とは、 例えば導体である銅からなる電解めつき層 5表面であつ て、 端子 3と対応する位置に例えばスクリーン印刷技術等によりマスク 6を形成する - 工程である (図 1 (d) ) 。 またマスク 6が配された導体部以外の導体部を除去処理 する工程は、 例えばソフトエッチング処理による。 するとマスク 6で覆われた以外の 前記電解めつき層 5及び無電解めつき層 4が除去される. (図 1 (e) ) 。 その後に必 要に応じてマスク 6を除去する (図 1 ( f ) ) 。 前記ソフトエッチング時にゆっく り と溶解する材質からなるマスク 6や、 マスク 6が残存していても実装時に良好な実装 状態を維持できるのであれば当該除去処理は不要となる。 除去処理法の例としては、 酸やアルカリによる処理や剥離処理、 研削処理等である。 例えば上記スクリーン印刷 の手法により形成された感光性のインクをマスク 6の材質とした場合、 アル力リ性の 薬品等により除去される。
以上の図 1 (a) 〜 ( f ) に示した工程をこの順に実施すると、 導体 (銅) である バンプ 7が形成される。 当該工程では、 従来に比して非常にバンプ 7間距離を狭くす ることができることが明らかである。 その理由は図 1 (a) ~ ( f ) に示した工程は 、 印刷回.路板のバタ一ニング工程における技術に類似した技術を用いているためであ る。 印刷回路板のパターニング技術では、 いわゆるファインピッチのパタ一ニングが 可能であり、 約 0. 0 5 m間隔でのバンプ 7形成を可能とする。 これははんだポール を固着させる従来のバンプ形成における通常のバンプ間最短距離 ( 0. 2 5〜0. 7 5 mm) よりも狭い。 且つバンプ径が従来 0. 3〜 1. Ommであるところ、 本発明 により約 0. 1 mm程度にすることが可能となる。 従って本発明が解決しょうとする 課題であるところの、 バンプ 7間距離を小さく したフリップチップ実装が可能となる 。 またそれによりフリップチップ実装用電子部品の小型化が可能となる。
また上記図 1 ( a) 〜 ( f ) に示した工程を経て得られたバンプ 7は、 その先端が 略平面となる。 そのため、 例えばはんだを用いた実装工程全後に亘りその形状変化を しない材質のバンプ 7 (例えば銅製) を用いた場合には、 溶融したはんだとバンプ 7 先端面及びその周辺の側面との接触面積が従来の球形バンプ 7を用いる場合よりも大 きくなり、 溶融したはんだの表面張力を大きく受けることから、 いわゆるセルファラ ィメント性が向上する。 また、 はんだからなるバンプ 7を用いた場合には、 それが溶 融 ' 固化する際のバンプ 7の形状変化を極力抑えることができる。 これに対し従来の はんだボールを使用すると、 その実装時の溶融 · 固化の過程において大きな形状変化 を伴わざるを得ない。 その理由は、 その回路板 (厳密に言うとランド) と接触するは んだポールの面が当初球面状であり、 その後の.前記溶融 · 固化の過程で回路板と接触 するはんだポール面が平面となるからである。 このような実装時のはんだの形状変化 量の大小によっては、 隣合うバンプの前記溶融状態での形状変化時に両者が接触 ·一 体化した状態で固化するおそれがある'。 いわゆるはんだブリッジに類似した現象の発 生である。 'その点実装時のはんだの形状変化を小さく抑えることができれば、 はんだ バンプの溶融 · 固化の過程での隣合うはんだバンプとの接触を抑えることができる。 これらのこ から、 バンプ 7が銅などのはんだ以外の材質であっても、' はんだからな るバンプ 7であっても、 その先端が実質的に平面であることが好ましい。
また上記図 1 ( a ) 〜 ( f ) に示した工程を経ることにより、 寒装面 1に複数の端 子が点在し、 当該端子上に形成された導体を有するフリップチップ実装用電子部品で 'あって、 前記導体が成長形成及び除去処理の残部として形成されてなり、 且つ前記端 子とその上の導体高さの和が全てに亘り実質的に等しく、 当該導体部先端が実質的な 平面であることを特徴とする本発明のフリップチップ実装用電子部品を得ることがで きる。
また上記図 1 ( a ) - ( f ) に示した工程を経ることにより、 実装面 1に複数のフ リップチップ実装用ランドが点在し、 当該端子上に形成された導体を有する回路板で あって、 前記導体が成長形成及び除去処理の残部として形成されてなり、 且つ前記ラ ンド高さとその上の導体高さの和が全てに亘り実質的に等しく、 当該導体部先端が実 質的な平面であることを特徴とする本発明の回路板を得ることができる。 また上記本発明に係るバンプ 7は、 実装の際にバンプ 7を溶融 · 固化させずに異方 性導電物質 2を介して回路板と電気接続させることもできる。 当該異方性導電物質 2 は、 ペースト状であって、 後に固化させることが可能なものが好ましい。 固着機能を も併有しており、 且つはんだのように固体を加熱溶融しなければ流動しないという取 扱い性の悪さを有していないからである。 異方性導電物質 2の使用による実装では、 はんだを使用する実装に比べて隣合うバンプ 7間距離を小さくすることができる。 隣 合うバンプ 7同士が導通される蓋然性がある部材 (例えば従来のはんだ) がないため である。 その場合本発明にかかるバンプ 7形成法は特に好ましいといえる。 その理由 は前述の通りフアインピッチパタ一ニング技術で作製されるためであり、 隣合うパン プ 7間距離を現状の印刷回路板パターン間隔と同等レベルまで小さくすることが可能 だからである。 この場合のバンプ 7材質は、 例えば銅が好ましい。 導電率が高く、 且 つ安 ¾で入手が容易だからである。
また、 上記本発明にかかる複数のバンプ 7の高さ (図 1 ( ί ) においては、 端子 3 と電解めつき層 5との和) は、 全て実質的に等しいことが好ましい。 その理由は、 全 てのバンプ 7が回路板と同様の接触状態を形成しつつ実装することにより、 全ての電 気接続箇所 fcおいて均一 ·確実な電気接続状態を得ることができるためである。 また 上記のように、 異方性導電物質 2を用いて本発明の実装体を構成する場合には、 特に バンプ 7の高さを実質的に等しくすることが重要となる。 その理由は、 バンプ 7によ り圧縮される異方性導電物質 2の当該圧縮状態が、 それぞれのバンプ 7により異なる ことは、 それぞれのバンプ 7における電気接続状態に直接的にばらつきを生じさせる ためである。 上記本発明にかかる電解めつき層 5形成工程では、 印刷回路板 8及び端 子 3の全面に電解めつき'を施すこととなる。 下地の印刷回路板 8及び端子 3の表面状 態が極端に均一でない場合を除き、 電解めつき層 5の高さが全て実質的に等しくなる 。 また端子 3厚みは電気めつき工程へ殆ど影響せず 視できる程度であるし、 最終的 に不要部分が除去され、 バンプ 7が残存する時点では、 当該影響部分は既に除去され ているため、 本発明にかかる複数のバンプ 7の高さは全て実質的に等しくなる。 またバンプ 7の形状は、 その先端側が細くなる円錐台形又は角錐台形であることが 好ましい。 その理由は、 全体的なバンプ 7強度をその基底部 (先端とは逆側) で維持 しつつ、 バンプ 7先端における隣合うバンプ 7間距離を大きくすることができるため である。 そのことはバンプ 7間の導通の防止に更に寄与する。 また、 バンプ 7形成に, 際して上記マスク 6をスクリーン印刷等で形成する際に、 その位置ずれをある程度許 容できる。
また、 バンプ 7先端と、 その被接続部とを熱圧着法にて固着させる場合には、 前記 バンプ形成 (円錐台形又は角錐台形) が特に好ましい。 ここで熱圧着法とは、 加熱状 態で加圧することで両者を固着する方法や、 加熱状態で更に加圧し、 加えて超音波等 で振動を与えることで両者を固着する方法をいう。 かかる熱圧着法において、 前記パ ンプ形状とすることで、 バンプ先端には圧力が集中しやすくなり、 且つその基底部が 幅広となっているために、 逆に当該圧力が分散されている。 かかる基底部は、 バンプ 7とその支持部との固着強度が熱圧着法では特に求められる。 このようにバンプ 7の 基底部及び先端に求められる事項をそれぞれ具備することとなるため、 当該円錐台形 又は角錐台形は熱圧着法に適したバンプ 7の形状であるといえる。 当該熱圧着法の採 用の際には、 少なくともバンプ 7先端部表面には比較的容易に溶融し、 その後即座に 硬化する材料が配されていることが好ましい。 当該材料は例えばはんだや金などであ る。
前記電解めつき層 5の形成は、 成長形成の一種である。 その他の成長形成の具体例 は、 C V D、 スパッタリング、 噴霧熱分解法等があるが、 これらの中ではめつき法が 形成速度や効率、 それらに伴う低コスト化等の点で他に比して優れており好ましい。 その中でも電解めつき法が特に成長速度が速く好ましい。 また成長形成に代えて除去 処理の残部としてバンプ 7を形成することも可能である。 例えば箔状の導電性物質を 印刷回路板 $に貼付し、 その後不必要部分をエッチング処理等で除去する等である。 図 1に示したパンプ 7の形成は、 電解めつきによる成長形成及びソフ トエッチング等 による除去処理の双方によってなされている。 電気めつき等の成長形成によって得ら れた形成物 (バンプ 7 ) は、 一般にその基'材 (印刷回路板 8の端子 3 ) 表面と強固に 固着しており、 その取扱い性に優れる利点がある。 また従来のはんだポールの使用の 場合のように、 当初別部材だった物を固着させるなどという煩雑な工程を要しない利 点もある。
上記バンプ 7は、 電子部品側に形成してもよいし、 電子部品が搭載される回路板に 形成してもよいし、 また電子部品及び回路板の双方に形成してもよい。 またバンプ 7 の材質は銅以外、 例えばはんだとしてもよい。 その場合において、 フリ ップチップ実 装体を構成する際の固着用材料として、 当該はんだを用いることができる。 この点は 従来のはんだポールの使用の際と同様である。 またその場合において、 実装時には回 路板と電子部品との電気接続の更なる確実化、 接続強度の向上を図るため、 クリーム はんだを補助接続部材として用いてもよい。
上記バンプ 7、 上記固着用材料、 及び上記クリームはんだには、 ?ゎー !!系合金
、 S n単体、 S n— B i系合金、 S n— I n— Ag系合金、 S n— B i — Z n系合金 、 S n— .Zn系合金、 S n— Ag— B i系合金、 S n— B i— A g— C ut系合金、 S n— Ag— C u系合金、, S n— Ag— I n系合金、 S n— Ag— C u— S b系合金、 S n— A g系合金、 S n— C u系合金、 S n— S b系合金から選ばれるものを用いる ことができる。
また、 バンプ 7が主としてはんだ以外の材質 (例えば銅) からなり、 且つ当該パン プ 7と、 その被接続部が、 はんだの溶融 · 固化による場合には、 当該バンプ表面には 、 いわゆるはんだくわれを防止する層が形成されることが好ましい。 極力バンプ形状 を維持して、 実装状態の安定化を図りたい場合を考慮したものである。 このような実 装状態の安定化は、 特に小型部品の実装の際に求められる。 かかる層の代表例はニッ ケル層である。 このようなはんだと合金化しにくい金属をバンプ 7の主構成材料とす るときには、 かかるはんだくわれを防止する層は不要である。 はんだくわれされ易い 金属としては、 銀、 銅、 金が代表例として挙げられる。 但し、 以上に述べたことは、 はんだが錫を含んでいる場合である。 錫を含まないはんだを用いる場合には、 そのは んだ成分に適したはんだくわれ防止層材質を選択する。
' また、 かかるはんだくわれ防止層の上には、 はんだとの親和性の良好な層が形成さ れることが更に好ましい。 かかる層は、 当該はんだと同成分のはんだ、 金、 銀、 銅等 である。 即ち、 はんだと合金化しやすい金属層である。 この層の存在により、 はんだ との固着が強固なものとなるためである。
これらのはんだくわれ防止層とはんだとの親和性の良好な層は、 電解めつきの手法 により形成されるのが好ましい。 かかる手法によれば、 各金属層の接合面は非常に緻 密な当該各金属層の元素からなる合金層が形成されるとされており、 各層の親和性は 非常に優れたものとなる。 但し、 製造の容易さの点からは、 無電解めつきによるのが 好ましい。 電解めつきに要する各種配線を要しないためである。 ここでの無電解めつ き液に要求される析出反応機構は、 被めつき材表面における極部電池反応により析出 が進行することである。 このことにより、 バンプ間の絶縁領域への析出を防ぐことが でき、 短絡が発生しない。
本発明にかかるバンプを有するフリップチップ実装用電子部品は、 高密度実装され る実装体を用いる小型電子機器に好適に用いられることは言うまでもない。 また I c カード等の、 多くの場合そのフリップチップ実装用電子部品単体が用いられる機器に もその小型化の特長を生かして好適に使用することができる。 図面の簡単な説明
図 1は、 本発明にかかるバンプの成長形成の様子の一例を示す図である。 図 2は、 本発明にかかる実装要部を示す図である。 図 3は、 本発明の電子部品の概要図である 。 ( a ) 及び (b ) は電子部品側面断面を示し、 ( c ) は電子部品側面を示し、 (d ) は電子部品裏面を示している。 図 4は、 本発明の第 4の実施の形態を説明する図で ある。
これらの図面に付した符号は、 1…実装面、 2…異方性導電物質、 3…端子、 4 …無電解めつき層、 5…電解めつき層、 6…マスク、 7…バンプ、 8…印刷回路板 9 …電子部品、 1 0…ダイ接着剤、 1 1…金線、 1 2…充填剤、 1 3…電極、 1 4…共 通電極、 1 5…抵抗体、 1 6…ガラス、 1 7…トリミング溝、 1 8…ォ一パ コート 、 1 9…セラミ,ック板、 2 0…ランド、 2 1…金層、 2 2…ニッケル層、 2 3…はん だ、 2 4…内部配線用バンプ、 である。 発明を実施するための最良の形態
(実施の形態 1 )
まずガラス繊維が混入したエポキシ樹脂成形体としての板を積層した印刷回路板 8 を用意する。 当該印刷回路板 8は、 後述する電子部品 9から導出される多数の端子が 一方の面から他方の面にそれぞれ独立した導電経路を有する内層を経由して形成され 、 当該他方の面には当該多数の端子と対応する多数のランドが略全面に、 互いに絶縁 を維持しながら点在している (図 3 ( a ) ( d ) ) 。 当該ランドを起点として銅から なるバンプ 7を成長形成させる方法を以下に述べる。
まず図 1 ( a ) に示すように印刷回路板 8の絶縁部及び端子 3上に銅からなる無電 解めつき層 4を形成する (図 1 ( b ) ) 。 無電解めつきの方法はいわゆる非触媒化学 めっきであり、 銅が溶解しためっき液に、 被めつき材料 (印刷回路板 8 ) を浸漬する 方法である。 その際のめっき液組成は、 銅イオン源、 アルカリ源、 還元剤、 及びキレ —ト剤等を含むものである。 これらは市販のもめを用いることができる。 このめつき により、 前記ランド及び隣合うランド間の絶縁領域にも銅が形成される。 またこのめ つき厚は約 0 . 2 mである。 なお、 この無電解めつきに先立って、 パラジウム等の めっき触媒を沈着させてもよい。
その後更に銅からなる電解めつき層 5を形成する (図 1 ( c ) ) 。 電解めつき条件 は、 上記無電解銅めつき工程終了後の印刷回路板を、 ピロりん酸銅を含むめっき液に 浸漬しながら印刷回路板 8の端子 3を陰極として約 2 5 0 mのめつき厚となるまで 通電する条件である。
次に上記端子 3部と対応位置となる導体表面をマスクする。 前記電解めつき層 5表 面であって、 端子 3と対応位置にスクリーン印刷技術によりエポキシ系樹脂からなる 厚み約 2 0 mのマスク 6を形成する工程である (参考: 図 1 ( d ) ) 。 マスクの径 は前記ランドの径の約 1 2 となるようにした。 その後当該ペーストを加熱硬化させ る。 前工程の電解めつき工程による電解めつき層 5の表面の微細な凹凸は、 当該スク リ一ン印刷工程に悪影響を与えなかった。 またマスク 6部以外の導体 (電解めつき層 5及び) を除去処理する工程は、 塩化鉄 水溶液を用いたソフトエッチング処理による。 するとマスク 6で覆われた部分の電解 めっき層 5及び無電解めつき層 4が残る (参考 : 図 1 ( e ) ) 。 また隣合う端子間の 絶縁も維持されている。
次いで上記マスク 6を除去する (参考 : 図 1 ( f ) ) 。 除去処理法は、 表面全体を 研磨する処理である。 研磨工程とすることにより、 仮に電解めつき層 5表面に多少の 凹凸があつたとしても、 その電解めつき層 5及び端子 3の高さの和を全てに亘り実質 的に等しくすることができる。 またマスク 6の除去を、 剥離手段によることも工程を 簡易にする意味で好適である。 その場合の剥離用の薬品は、 マスク 6自体を溶解可能 な薬品を通常選択する。 更にはマスク 6を粘着シートの貼付により形成し、 当該粘着 物を溶解させる薬品に浸漬 ·剥離することによることもできる。 これらマスク 6を剥 離させるには、 電解めつき層 5表面が比較的平滑な場合が好適である。
このようにしてバンプ 7が成長形成及び除去処理の残部として形成される。 このよ うに形成されたバンプ 7は、 印刷回路板 8 (厳密には端子 3 ) と非常に強固に固着さ れている。 当該印刷回路板 8のバンプ 7存在面が実装面 1 となる。 またバンプ 7は、 その先端が細い略円錐台形となった。 ここでバンプ 7の先端の径 /基底部の径は、 1 ノ 3となっていた。
次いでバンプ表面にのみ無電解ニッケルめっきと無電解金めつきとをこの順に実施 する。 無電解ニッゲルめつき及び無電解金めつきはそれぞれ公知の置換めつきにより 実施される。 - 次にこの印刷回路板の実装面 1 とは逆の面に電子部品 9を取り付ける'方法について 述べる。 図 3 ( a ) に示すペースト状のダイ接着剤 1 0 (例えば東芝ケミカル株式会 社製 「ケミタイ ト C T 2 0 0シリーズ」 等) 用いて印刷回路板 8の実装面 1 とは逆 の面に扁平な立方体形状の電子部品 9 ( I Cチップ) を固定する。 そして多数本の金 線 1 1 により電子部品 9とその周囲の印刷回路板 8のランドとを電気接続する。 当該 接続には公知のワイヤ一ボンディ ング技術を用いる。 更に金線 1 1全体と電子部品 9 とをエポキシ樹脂からなる充填剤 1 2により封止する。 これで電子部品 9が印刷回路 板 8へ取り付けられ、 意図する電気接続状態を維持しつつ固定される。 またこのよう にして得られた電子部品が、 本発明のフリップチップ実装用電子部品となる。
次に回路板へ印刷回路板 8へ取り付けられた電子部品 9を実装する方法 (実装体の 製造法) について述べる。 図 2 ( a ) に示す回路板のランド (銅製) にクリームはん だをスクリーン印刷し、 リフローに供してクリームはんだを溶融 · 固化させ、 当該は んだをランドと固着する。 その際溶融したクリームはんだは、 バンプ 7表面の A u層 全面に行き渡り、 バンプ 7全体を保持しながら固化した。 すると図 2 ( a ) に示すよ うはんだのフィレッ トが形成され、 固着強度的にも問題なかった。 かかるフィレッ ト は、 円錐台形のバンプ 7の細い部分に主に形成されるため、 溶融したはんだはランド 領域から外側へは流動することなく固化し、 隣合うランド間ではんだブリッジが形成 されることはなかった。 またはんだとランドとの親和性からも、 隣合うランド間での はんだブリッジ形成が防止されている。 .このような実装体の製造法が、 本発明の実装 体の製造法の一例である。
本実施の形態では、 マスク 6の形成法として、 スクリーン印刷を採用しているが、 これに限定されないことは言うまでもない。 例えば樹脂フィルムの貼付や、 写真技術 で感光性樹脂を露光させる方法、 いわゆるスピンナー技術による膜形成方法、 いわゆ るカーテンコータ技術によるによる膜形成方法等を採用し得る。
(実施の形態 2 )
次に電子部品が搭載 (実装) される回路板側にバンプ 7を形成する実施の形態につ いて述べる。 実施の形態 1では、 ペース ト状のダイ接着剤 1 0を用いてバンプ 7が形 成された印刷回路板 8面どは逆の面に電子部品 9 ( I Cチップ) を固定することによ り、 バンプ 7を有する電子部品 9の製造を実現していた。 本例では、 実施の形態 1で の印刷回路板 8へのバンプ 7の形成をそのまま採用する。 その上でバンプ 7が形成さ 'ゝ. れていない電子部品と、 バンプ 7が形成された印刷回路板 8とをはんだ等によって固 着するものである。
図 1 と同様の過程を経て得られた印刷回路板 8のバンプ 7上に少量のクリ一ムはん だをスクリーン印刷する。 当該クリームはんだはバンプ 7の頂面のみに配される。 こ の状態で、 電子部品の銅からなる端子 (ランド) に当該クリームはんだを接触させる 。 具体的には電子部品をバンプ 7上に載置する。 その後リフロー工程を経てクリーム はんだ及びバンプ 7を溶融 · 固化させて実装体を構成する。 又は、 クリームはんだに 代えてフラックスのみをランド表面及^バンプ表面に塗布してその後リフローに供し 、 はんだからなるバンプを溶融 ' 固化させ、 当該はんだをランドと固着する。 溶融し たはんだはそのランドとの親和性から、 ランド領域から外側へは流勲することなく固 化したため、 隣合うランド間ではんだブリッジが形成されることはなかった。 このよ うな実装体の製造法が、 本発明の実装体の製造法の一例である。
(実施の形態 3 )
次にバンプ 7をはんだとした場合の例を述べる。 本例では、 実施の形態 1、 又は実, 施の形態 2での印刷回路板 8へのバンプ 7の形成に際し、 電解めつき層 5 (図 1 ) を アルカノ一ルスルホン酸と、 アルカノールスルホン酸第一スズと、 アルカノールスル ホン酸鉛とを溶解した水溶液をめつき浴とし、 印刷回路板 8を陰極として電解するこ とにより形成する。 それ以外は実施の形態 1及び実施の形態 2 と同様の過程を経てバ ンプ 7が形成される。 但しバンプ 7表面にはニッケルめっき及び金めつきを施さない 。 またソフトエッチング処理のための溶液は、 実施の形態 1の場合と同様に塩化鉄水 溶液とした。 ,
実装に際しては、 クリームはんだを用いて、 リフ口一工程を経て当該はんだからな るバンプ 7を溶融 · 固化させることにより、 電子部品 9と印刷回路板 8とを固着させ る。 上記クリームはんだ量はバンプ 7頂面のみを覆う程度の極少量で足りる。 但し仮 に多少の過剰のクリ一ムはんだの存在により溶融したはんだは、 そのランドとの親和 性から、 ランド領域から外側へは流動することなく固化したため、' 隣合うランド間で はんだブリッジが形成されることはなかった。
' また、 クリームはんだに代えてフラックスのみをランド表面及びバンプ表面に塗布 してその後リフローに供し、 はんだからなるバンプを溶融 · 固化させ、 当該はんだを ランドと固着する。 その場合であっても溶融したはんだは、 そのランドとの親和' i生か ら、 ランド領域から外側へは流動することなく固化したため、 隣合うランド間ではん だブリッジが形成されることはなかった。
実施の形態 3では、 はんだをエッチングするためのエッチング液として、 塩化鉄水 溶液としたが、 本発明がこれに限定されないことは言うまでもない。 例えば、 塩化鉄 硝酸溶液、 塩化銅水溶液、 塩化銅硝酸溶液、 メタンスルホン酸水溶液、 硝酸水溶液、 硫酸等から、 はんだ組成やその製造条件等に最も適したエッチング液を選択できる。 実施の形態 1〜 3では、 バンプ 7とランド をはんだにより固着することにより電 気接続を得ていたが、 ペースト状又はシート状の異方性導電物質 2 (例えば東芝ケミ カル株式会社製 Γ Τ Α Ρ / Τ Ν Ρシリーズ」 等) を用いて、 電子部品 9と印刷回路板 8とを固着させてもよい (図 2 ( b ) ( c ) ) 。 ペースト状のものを用いる場合は、 当該べ一ストを加熱等で半硬化状態とし、 その後電子部品 9端子と印刷回路板 8のラ ンドとの間の当該ペースト部分を加圧圧縮することにより、 バンプ 7の突起部形状に 起因した部分が特に圧縮され、 良導電領域となり、 他の部分がそれと相対的に導電性 に乏しい領域となる (図 2 ( c ) : 圧縮部分の点を密に描画している。 ) 。 また異方 性導電物質 2にシ一ト状のものを用いる場合は、 バンプ 7 とランドとの間で当該異方 性導電物質 2を圧縮した状態で隙間を樹脂等で封止 (図示しない) することでその状 態を維持しながら両者が固着される (図 2 ( b ) ) 。 当該圧接箇所が良導電領域とな り、 他の部分がそれと相対的に導電性に乏しい領域となる。 当該導電性に乏しい領域 の存在により、 隣合うバンプ間の導通 (短絡) が回避される。 また前記良導電領域の 存在により電子部品端子と印刷回路板 8のランドとの捧続が実現される。 このような 実装体の製造法が、 本発明の実装体の製造法の一例である。
実施の形態 1〜 3では、 ワイヤーボンディングによって内部配線がなされる形態の 電子部品を用いているが、 これに限定されない。 例えば図 3 ( b ) に示すような、 内 部配線を内部配線用バンプで実現する形態、 又は内部配線を省略して図 3 ( b ) に示 す内部配線用バンプをそのまま本発明にかかるバンプとして外部配線のために使用す る形態 (図 3 ( c ) ) などとすることができる。
また印刷回路板 8に代え、 セラミック基板面に抵抗素子等の回路素子を形成した上 で、 本発明にかかるバンプ 7を形成して、 当該バンプ 7を端子とすることもできる。 以下にネッ トワーク抵抗器を例とした実施の形態 4について説明する。
(実施の形態 4 )
まず、 図 4に示すアルミナ製のセラミック板 1 9に対し、 A g — P d系導電ペース トをスクリーン印刷し、 その後焼 して、 抵抗素子用の電極 1 3兼ランド 2 0及び共 通電極 1 4兼ランド 2 0を得る (図 4 ( a ) ) 。 次に共通電極 1 4と電極 1 3の双方 に接触するよう、 酸化ルテニウムとガラスフリッ トを主成分とするメタルグレーズ系 抵抗体ペーストをスクリーン印刷し、 その後焼成して抵抗体 1 5を得る (図 4 ( b ) ) 。 次に抵抗体 1 5を覆うようにガラスペース トをスクリーン印刷し、 その後焼成し てガラス 1 6膜を得る (図 4 ( c ) ) 。 次に電極 1 3 と共通電極 1 4と抵抗体 1 5で 構成される抵抗素子の抵抗値を所望の値にするため、 レーザ照射により抵抗体 1 5に トリミング溝 1 7を形成して抵抗値を調整する工程を経る (図 4 ( d ) ) 。 このとき 前記ガラス 1 6の膜は、 抵抗体 1 5全体の損傷を極力抑えるよう作用する。 次に芳香 族のエポキシ樹脂系ペーストにて、 抵抗素子全体を保護するため、 ォ一パーコート 1 8をスクリーン印刷し、 その後当該エポキシ樹脂ペーストを加熱硬化させる (図 4 ( e ) ) 。 ォ一バーコ一ト 1 8を配する際には、 電極 1 3及び共通電極 1 4における必 要なランド 2 0部分 ¾露出させる (図 4 ( e ) ) 。
図 4に示した工程を経ることで、 ランド 2 0のみが導電性物質 (端子) として露出 したネッ トワーク抵抗素子付きセラミック板 1 9を得ることができる。 その後は図 1 ( a ) 〜 ( f ) に示し、 上記説明したバンプ 7形成工程を経ることで本発明のネッ ト ワーク抵抗器を得ることができる。
実施の形態 4では、 回路素子としてネッ トワーク抵抗を示したが、 本発明はこれに 限定されるも,のではないことは言うまでもない。 多連抵抗、 多連キャパシタ、 ネッ ト ワークキャパシタ、 キャパシダと抵抗素子とィンダクタ素子とから選ばれる 2以上の 素子からなるネッ トワーク素子等に適用できる。 例えば抵抗素子とキャパシ夕とを組 み合わせた、 いわゆる C R部品についても適用できる。
また第 4の実施の形態にて形成されたバンプ 7についても、 上述した理由と同様の 理由から、 先端の細い円錐台形又は角錐台形であることが好ましいことは言うまでも ない。 またその他の、 バンプ 7について好ましいとされる事項は第 4の実施の形態に ついても当てはまる。 電子部品の端子として役割する点で共通するからである。 また これら回路素子が形成されるのは、 セラミック板に限らず、 ガラス繊維混入エポキシ 系樹脂成型体などの印刷回路板 8であってもよい。 また第 4の実施の形態にて製造さ れた電子部品についても、 上述した異方性導電物質 2を使用して実装体を構成できる ことは言うまでもない。 産業上の利用可能性
本発明により、 バンプ間距離を小さく したフリップチップ実装を実現することがで きた。 またそれによりフリップチップ実装用電子部品の小型化が可能となる。

Claims

請 求 の 範 囲
1 . 実装面に複数の端子が点在し、 当該端子上に形成された導体を有するフリップ チップ実装用電子部品において、
前記導体が成長形成及び/又は除去処理の残部として形成されてなり、 且つ前記端 子とその上の導体高さの和が全てに亘り実質的に等しく、 当該導体部先端が実質的な 平面であることを特徴とするフリップチップ実装用電子部品。
2 . 導体が、 先端の細い円錐台形又は角錐台形であることを特徴とする請求の範囲 第 1項記載のフリップチップ実装用電子部品。
3 . セラミック板面に形成された HI路素子を有し、 その端子上に形成された導体が 成長形成及び 又は除去処理の残部として形成されてなり、 且つ前記端子とその上の 導体高さの和が全てに亘り実質的に等しく、 当該導体部先端が実質的な平面であるこ とを特徴とする電子部品。
4 . 導体が、 先端の細い円錐台形又は角錐台形であることを特徴とする請求の範囲 第 3項記載の電子部品。
5 . 回路素子が多連、 又はネッ トワークの抵抗又はキャパシタ、 若しくはキャパシ タと抵拭素子とインダクタ素子とから選ばれる 2以上の素子からなるネッ トワーク素 子であることを特徴とする請求の範囲第 3項又は第 4項記載の電子部品。
6 . 実装面に複数の端子が点在し、 当該端子上に導体が形成されるフリップチップ 実装用電子部品の製造法において、 - 前記実装面を.所定厚みの導体で被覆する工程と、 前記端子部と対応位置となる導体 表面をマスクする工程と、 当該マスク部以外の導体を除去処理する工程とを有し、 こ れら工程をこの順に実施することを特徴とするフリップチップ実装用電子部品の製造 法。
7 . 実装面に複数のフリップチップ実装用ランドが点在し、 当該端子上に形成され た導体を有する回路板において、
前記導体が成長形成及び 又は除去処理の残部として形成されてなり、 且つ前記ラ ンド高さとその上の導体高さの和が全てに亘り実質的に等しく、 当該導体部先端が実 質的な平面であることを特徴とする回路板。
8 . 導体が、 先端の細い円錐台形又は角錐台形であることを特徴とする請求の範囲 第 7項記載の回路板。
9 . 実装面に複数のフリップチップ実装用ランドが点在する回路板の製造法におい て、
前記実装面を所定厚みの導体で被覆する工程と、 前記ランド部と対応位置となる導 体表面をマスクする工程と、 当該マスク部以外の導体を除去処理する工程とを有し、 これら工程をこの順に実施することを特徴とする回路板の製造法。
1 0 . フリップチップ実装用電子部品の実装面端子部、 及び 又は回路板実装面の フリ ヅプチップ実装用ランドが導体を有し、 当該導体が成長形成及び 又は除去処理 の残部として形成されてなり、 はんだ又は異方性導電物質により回路板の導体と電子 部品、 若しくは電子部品の導体と回路板とを固定することを特徴とする実装体の製造 法。
1 1 . 導体が銅からなり、 その表面にニッケル層と金層とをこの順に形成し、 はん だの固着力により固定を実現することを特徴とする請求の範囲第 1 0項記載の実装体 の製造法。
PCT/JP2002/013203 2002-12-18 2002-12-18 フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 WO2004056162A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004560580A JPWO2004056162A1 (ja) 2002-12-18 2002-12-18 フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
US10/538,584 US20060286716A1 (en) 2002-12-18 2002-12-18 Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package
AU2002357592A AU2002357592A1 (en) 2002-12-18 2002-12-18 Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package
PCT/JP2002/013203 WO2004056162A1 (ja) 2002-12-18 2002-12-18 フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/013203 WO2004056162A1 (ja) 2002-12-18 2002-12-18 フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法

Publications (2)

Publication Number Publication Date
WO2004056162A1 true WO2004056162A1 (ja) 2004-07-01
WO2004056162A8 WO2004056162A8 (ja) 2005-06-23

Family

ID=32587961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/013203 WO2004056162A1 (ja) 2002-12-18 2002-12-18 フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法

Country Status (4)

Country Link
US (1) US20060286716A1 (ja)
JP (1) JPWO2004056162A1 (ja)
AU (1) AU2002357592A1 (ja)
WO (1) WO2004056162A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067610A1 (ja) * 2008-12-10 2010-06-17 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258599B2 (en) * 2005-12-15 2012-09-04 Atmel Corporation Electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US20070138628A1 (en) * 2005-12-15 2007-06-21 Lam Ken M Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package
US7932590B2 (en) * 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
CN102057763B (zh) * 2008-06-10 2016-01-20 皇家飞利浦电子股份有限公司 电子纺织品、制造其的方法以及用于其的纱线
KR101007932B1 (ko) * 2008-07-25 2011-01-14 세크론 주식회사 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package
JP2000077218A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd チップ形抵抗ネットワーク
JP2001332582A (ja) * 2000-05-19 2001-11-30 Sony Corp 半導体装置及びその製造方法
JP2002033414A (ja) * 2000-07-17 2002-01-31 Nippon Avionics Co Ltd ウェハレベルcspの端子形成方法
JP2002190549A (ja) * 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2002261407A (ja) * 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP2002313996A (ja) * 2001-04-18 2002-10-25 Toshiba Chem Corp 半導体パッケージ用基板およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package
JP2000077218A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd チップ形抵抗ネットワーク
JP2001332582A (ja) * 2000-05-19 2001-11-30 Sony Corp 半導体装置及びその製造方法
JP2002033414A (ja) * 2000-07-17 2002-01-31 Nippon Avionics Co Ltd ウェハレベルcspの端子形成方法
JP2002190549A (ja) * 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2002261407A (ja) * 2001-03-05 2002-09-13 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP2002313996A (ja) * 2001-04-18 2002-10-25 Toshiba Chem Corp 半導体パッケージ用基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067610A1 (ja) * 2008-12-10 2010-06-17 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法

Also Published As

Publication number Publication date
US20060286716A1 (en) 2006-12-21
AU2002357592A1 (en) 2004-07-09
JPWO2004056162A1 (ja) 2006-04-20
WO2004056162A8 (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US6689639B2 (en) Method of making semiconductor device
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
KR100592609B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
US8022530B2 (en) Package substrate having electrically connecting structure
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
WO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
US20100059255A1 (en) Ltcc substrate structure and method for the production thereof
JP2650499B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
JPH04144190A (ja) 配線基板およびその製造方法
JP2003110061A (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2974840B2 (ja) 半導体素子の実装方法
JP3658156B2 (ja) 実装体及びその製造方法
JPH0793310B2 (ja) 電極付半導体チップ及びその実装方法
JP3748419B2 (ja) フリップチップ型icの製造方法
JP4726409B2 (ja) 半導体素子及びその製造方法
JPH0745664A (ja) 半導体装置の実装方法
JP4743764B2 (ja) 半導体パッケージの製造方法
US6884708B2 (en) Method of partially plating substrate for electronic devices
JPH1041351A (ja) バンプ付きセラミックパッケージ
JP2004320064A (ja) 半導体装置の製造方法
JPH0793490B2 (ja) 実装基板の製造方法
JPH04342139A (ja) 電気的接続接点の形成方法および実装基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004560580

Country of ref document: JP

CFP Corrected version of a pamphlet front page
CR1 Correction of entry in section i

Free format text: IN PCT GAZETTE 27/2004 ADD "DECLARATION OF INVENTORSHIP TOR THE PURPOSES OF THE DESIGNATION OF US ONLY (RULE 4.17(IV))."

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 2006286716

Country of ref document: US

Ref document number: 10538584

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10538584

Country of ref document: US