JP3748419B2 - フリップチップ型ｉｃの製造方法 - Google Patents
フリップチップ型ｉｃの製造方法 Download PDFInfo
- Publication number
- JP3748419B2 JP3748419B2 JP2002156732A JP2002156732A JP3748419B2 JP 3748419 B2 JP3748419 B2 JP 3748419B2 JP 2002156732 A JP2002156732 A JP 2002156732A JP 2002156732 A JP2002156732 A JP 2002156732A JP 3748419 B2 JP3748419 B2 JP 3748419B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- layer
- circuit pattern
- formation region
- chip type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板へのフェースダウンボンディングに用いられるフリップチップ型ＩＣの製造方法に関するものである。
【０００２】
【従来の技術】
従来より、回路配線を有した回路基板の上面に、ＩＣをフェースダウンボンディングすること、すなわち、ＩＣの集積回路が形成された面を回路基板と対向させた状態でＩＣを回路基板上に実装することが行われている。
【０００３】
かかるフェースダウンボンディングに用いられるＩＣはフリップチップ型ＩＣと呼ばれ、その端子を回路基板上の回路配線に対し半田を介して接続させるようにしたものが一般的であった。
【０００４】
このような従来のフリップチップ型ＩＣとしては、例えば図４に示す如く、図示しない絶縁膜が被着されたシリコン基板２１の上面に、Ａｌからなる回路パターン２２や図示しない半導体素子を被着させるとともに、該回路パターン２２上に設けられる多数のパッド形成領域に、Ｎｉ層及びＡｕ層からなる複数個のバリアメタル層２３を、またバリアメタル層２３の存在しない領域に窒化珪素等からなるパッシベーション層２４をそれぞれ被着させ、前記バリアメタル層２３上に略球状の半田バンプ２５を選択的に形成した構造のものが知られており、かかるフリップチップ型ＩＣを回路基板上に実装する場合は、フリップチップ型ＩＣの半田バンプ２５が回路基板上の対応する回路配線と対向するようにしてフリップチップ型ＩＣを回路基板上に載置させ、しかる後、半田バンプ２５を高温で加熱・溶融させることによってフリップチップ型ＩＣのバリアメタル層２３が回路基板上の回路配線に対して半田接合される。
【０００５】
そして、上述のフリップチップ型ＩＣは、通常、一枚のシリコンウエハより複数個のフリップチップ型ＩＣを製造する“複数個取り”の手法が採用されており、かかる“複数個取り”では、まず、
（１）ＳｉＯ2等の絶縁膜が被着されたシリコンウエハの上面をＩＣ形成領域及びＩＣ非形成領域に区分するとともに、前記ＩＣ形成領域に回路パターン２２や図示しない半導体素子等を被着させ、
（２）次に、前記ＩＣ形成領域にＳｉ3Ｎ4等の絶縁材料からなるパッシベーション層２４を従来周知のフォトリソグラフィー技術及びエッチング技術を採用することにより、回路パターン２２上に設けられる多数のパッド形成領域２２ｂが露出するように被着させ、
（３）次に、前記パッド形成領域２２ｂ上に、従来周知の亜鉛置換法等を採用することにより、Ｚｎ層２６を析出させ、
（４）次に、前記Ｚｎ層２６上に、従来周知の無電解メッキ法等を採用することにより、Ｎｉ層及びＡｕ層を順次被着させてバリアメタル層２３を形成し、
（５）最後に、バリアメタル層２３上に、従来周知のスクリーン印刷法等を採用することによって半田バンプ２５を形成し、しかる後、シリコンウエハのＩＣ形成領域をダイシングして複数個に分割することによって複数個のフリップチップ型ＩＣが同時に得られる。
【０００６】
尚、前記回路パターン２２は、図示しない半導体素子等に電源電力や電気信号等を供給するための給電配線として機能するものであり、その一部が前記図示しない絶縁層を介さずに直にシリコンウエハ上に被着され、これによって回路パターン２２上に設けられる多数のパッド形成領域２２ｂの一部がシリコンウエハに対して電気的に接続された状態にある。
【０００７】
また、前記多数のパッド形成領域２２ｂに設けられるＺｎ層２６は、その上に被着されるＮｉ層を従来周知の無電解メッキ法により形成する際、その一部を置換反応させることによってＮｉ層を効率的に成長させるためのものであり、従来周知の亜鉛置換法により形成される。具体的には、パッシベーション層２４が形成された状態のシリコンウエハを酸化亜鉛水溶液に所定の時間、浸漬させてパッド形成領域上のＡｌの一部を溶出させるとともに、該溶出したＡｌを酸化亜鉛水溶液中のＺｎ2+と置換反応させ、これをＺｎとして回路パターン２２上のパッド形成領域２２ｂに析出させることにより形成される。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来のフリップチップ型ＩＣの回路パターン２２上に設けられる多数のパッド形成領域２２ｂは、その一部がシリコンウエハに電気的に接続されていることから、かかるパッド形成領域２２ｂ上に従来周知の亜鉛置換法によりＺｎ層２６を被着させる際に、シリコンウエハを酸化亜鉛水溶液に浸すと、この水溶液によって溶出した回路パターン２２を形成するＡｌ中の電子が、上記水溶液中のＺｎ2+と結合することなくシリコンウエハ中に拡散してしまう。それ故、回路パターン２２上のパッド形成領域２２ｂにＺｎを良好に析出させることができず、最悪の場合、析出したＺｎ層２６上にＮｉ層及びＡｕ層を順次被着させてバリアメタル層２３を形成すること自体が困難となることがあった。
【０００９】
本発明は、上記欠点に鑑み案出されたものであり、その目的は、Ａｌからなる回路パターン上に良好にＺｎ層を析出させてバリアメタル層を形成することが容易となるフリップチップ型ＩＣの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明のフリップチップ型ＩＣの製造方法は、シリコンウエハの上面をＩＣ形成領域及びＩＣ非形成領域に区分するとともに、ＩＣ形成領域にＡｌを主成分とする回路パターンを、ＩＣ非形成領域の９０％以上の領域にＡｌを主成分とし、前記シリコンウエハに電気的に接続されるダミーパターンを被着させる工程と、前記シリコンウエハの上面に、絶縁材料からなるパッシベーション層を、前記回路パターン上に設けられる多数のパッド形成領域及びダミーパターンが露出するように被着させる工程と、前記多数のパッド形成領域及びダミーパターンの双方を、ジンケート液に同時に浸漬させることにより、回路パターンを形成するＡｌの一部を置換してＺｎ層をパッド形成領域に析出させる工程と、を含むことを特徴とするものである。
【００１１】
また、本発明のフリップチップ型ＩＣの製造方法は、前記回路パターン上のパッド形成領域に析出させたＺｎ層上に、Ｎｉ層及びＡｕ層を無電解メッキ法により被着させることによりバリアメタル層を形成したことを特徴とするものである。
【００１２】
更に、本発明のフリップチップ型ＩＣの製造方法は、前記多数のパッド形成領域の一部がシリコンウエハに電気的に接続されており、該シリコンウエハに電気的に接続されたパッド形成領域の総面積に対して、ダミーパターンの総面積が１０倍〜３０倍に設定されていることを特徴とするものである。
【００１３】
また更に、本発明のフリップチップ型ＩＣの製造方法は、前記ＩＣ非形成領域は、前記シリコンウエハの上面の外周域に設けられていることを特徴とするものである。
【００１４】
本発明のフリップチップ型ＩＣの製造方法によれば、ＩＣ形成領域及びＩＣ非形成領域に区分されたシリコンウエハの上面のうち、ＩＣ形成領域にＡｌを主成分とする回路パターンを、ＩＣ非形成領域の９０％以上の領域にＡｌを主成分とし、前記シリコンウエハに電気的に接続されるダミーパターンを被着させるとともに、前記シリコンウエハ上に、絶縁材料からなるパッシベーション層を、前記回路パターン上に設けられる多数のバンプ形成領域及びダミーパターンが露出するように被着させ、しかる後、該露出した多数のバンプ形成領域及びダミーパターンの双方を、ジンケート液に同時に浸漬させるようにしたことから、かかるジンケート液によって溶出したダミーパターンを形成するＡｌ中の電子がシリコンウエハに対して多量に供給されるようになり、回路パターンを形成するＡｌ中の電子がシリコンウエハに拡散する量を減らすことができる。従って、回路パターンを形成するＡｌ中の電子とジンケート液中のＺｎ2+とを結合させてＺｎをバンプ形成領域上に良好に析出させることが可能となり、バリアメタル層の形成を容易にすることができる。
【００１５】
また、本発明のフリップチップ型ＩＣの製造方法によれば、前記ダミーパターンの総面積を、シリコンウエハに電気的に接続されているパッド形成領域の総面積に対して１０倍〜３０倍に設定することにより、亜鉛置換時に、ダミーパターンよりシリコンウエハ中に供給されるＡｌ中の電子数が適度な大きさに調整されることとなる。従って、バンプ形成領域に析出されるＺｎ層の膜厚を略均一にし、ひいてはバリアメタル層の膜厚を略均一にすることができる。
【００１６】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１は、本発明のフリップチップ型ＩＣの製造方法により製作されたフリップチップ型ＩＣの断面図であり、図中の１はシリコン基板、２は回路パターン、３はバリアメタル層、４はパッシベーション層、５は半田バンプである。
【００１７】
前記シリコン基板１は、単結晶シリコンから成る後述のシリコンウエハ１ａを矩形状に分割して形成されており、その上面には半導体素子（図示せず）やＡｌ（アルミニウム）からなる回路パターン２が高密度に形成され、この回路パターン２上のパッド形成領域２ｂには複数個のバリアメタル層３が、またバリアメタル層３の存在しない領域にはパッシベーション層４がそれぞれ被着されている。
【００１８】
また、前記シリコン基板１は、半導体素子や回路パターン２、バリアメタル層３、パッシベーション層４等を支持するための支持母材として機能するものであり、その上面には図示しない絶縁膜が所定パターンに被着されている。
【００１９】
前記シリコン基板１上に設けられる回路パターン２は、図示しない半導体素子へ電源電力や電気信号を供給するための給電配線として機能するためのものであり、Ａｌ（アルミニウム）により所定パターンに形成され、その一部が前記図示しない絶縁膜を介さずに直にシリコン基板１に対して被着されている。
【００２０】
このような回路パターン２上には、上面にＺｎ層６やバリアメタル層３が形成される多数のバンプ形成領域２ｂが設けられており、かかるバンプ形成領域２ｂは、回路パターン２の一部がシリコン基板１に対して直に被着されているため、全体の１％〜２５％がシリコン基板１に電気的に接続された状態となっている。
【００２１】
また、前記多数のバンプ形成領域２ｂに被着されているＺｎ層６は、Ｎｉ層を従来周知の無電解メッキ法により形成する際、その一部を置換反応させることによってＮｉ層を効率的に成長させるためのものであり、その厚みは０．０１μｍ〜０．１μｍに設定される。
【００２２】
更に、前記多数のバンプ形成領域２ｂには、シリコン基板１側からＮｉ（ニッケル）及びＡｕ（金）を順次積層させて成るバリアメタル層３が設けられており、フリップチップ型ＩＣを回路基板上に実装する際、バリアメタル層３上に設けられる半田バンプ５の溶融に伴って回路パターン２を形成するＡｌ等に半田食われが生じるのを有効に防止する作用を為す。
【００２３】
このようなバリアメタル層３を構成する２つの層のうち、上層となるＡｕ層は、Ｎｉ層の酸化腐食を有効に防止するためのものであり、その厚みは０．０１μｍ〜０．５μｍに設定される。
【００２４】
一方、前記パッシベーション層４は、先に述べた半導体素子や回路パターン２を大気と良好に遮断することで、これらが大気中に含まれている水分等との接触により腐食するのを有効に防止するためのものであり、例えば、窒化珪素（Ｓｉ3Ｎ4）等の封止性に優れた電気絶縁材料により形成され、その厚みは例えば、０．５μｍ〜１．５μｍの厚みに設定される。
【００２５】
そして、先に述べたバリアメタル層３の各上面には略球状の半田バンプ５が個々に形成される。
【００２６】
前記半田バンプ５は、Ｓｎ（錫）とＡｇ（銀）とＣｕ（銅）とを９６．５：３．０：０．５の比率で溶融・固化させた金属接合用の合金であり、フリップチップ型ＩＣを回路基板上に実装する際、炉の中で加熱されることによって溶融し、フリップチップ型ＩＣを回路基板上にフェースダウンボンディングする際、フリップチップ型ＩＣの回路パターン２と回路基板上の回路配線とを半田接合させるようになっている。
【００２７】
尚、上述した半田バンプ５やパッシベーション層４の表面には、図示しないロジン系のフラックス等が薄く被着され、このフラックスによって回路基板に対して半田付けする際、金属表面が清浄され、金属表面が酸化膜の存在しない良好な状態に維持される。
【００２８】
かくして上述したフリップチップ型ＩＣは、その上面に設けられている多数の半田バンプ５が回路基板上の対応する回路配線と対向するようにして回路基板上に載置させ、しかる後、半田バンプ５を高温で加熱・溶融させるとともに、該溶融した半田を回路基板上の回路配線等に半田接合させることによって回路基板上に実装される。
【００２９】
次に、上述したフリップチップ型ＩＣの製造方法について、図２及び図３を用いて説明する。
【００３０】
（１）まず、図２（ａ）に示すようなシリコンウエハ１ａを準備する。
【００３１】
前記シリコンウエハ１ａは、まず従来周知のチョコラルスキー法（引き上げ法）等によって単結晶シリコンのインゴット（塊）を形成し、これを所定厚みにスライスした上、表面を研磨することによって製作され、かかる表面に従来周知の熱酸化法を採用して酸化珪素からなる図示しない絶縁膜を形成する。尚、この絶縁膜は、回路パターン２や後述のダミーパターン２ａの一部をシリコンウエハに電気的に接続させるため、従来周知のフォトリソグラフィー技術及びエッチング技術を採用することにより、所定パターンに加工されている。
【００３２】
（２）次に、前記シリコンウエハ１ａの上面を、図２（ｂ）に示す如く、ＩＣ形成領域Ａ及びＩＣ非形成領域Ｂに区分するとともに、ＩＣ形成領域ＡにＡｌからなる回路パターン２や図示しない半導体素子を、ＩＣ非形成領域ＢにＡｌからなるダミーパターン２ａを被着させる。
【００３３】
前記ＩＣ形成領域Ａは、シリコンウエハ１ａの中央域に設けられており、その内部が複数個の区画に区分され、各区画内に上述した半導体素子や多数の回路パターン等が高密度に集積されている。
【００３４】
一方、前記ＩＣ非形成領域Ｂは、前記ＩＣ形成領域Ａの外側、すなわちシリコンウエハ１ａの上面の外周域に設けられており、その上面にはＡｌからなるダミーパターン２ａが略全面（ＩＣ非形成領域Ｂの９０％以上）に被着されている。
【００３５】
かかるダミーパターン２ａは、回路パターン２上のバンプ形成領域２ｂに従来周知の亜鉛置換法によってＺｎ層６を析出させる際に、シリコンウエハ１ａ中に電子を供給することにより、回路パターン２を形成するＡｌ中の電子がシリコンウエハ１ａ中に拡散する量を減らすためのものであり、その全面が図示しない絶縁膜を介さずにシリコンウエハ１ａに直に被着され、かかるシリコンウエハ１ａに電気的に接続されている。
【００３６】
また、ダミーパターン２ａの総面積は、シリコンウエハ１ａに電気的に接続されているバンプ形成領域２ｂの総面積に対して１０倍〜３０倍となるように設定されている。
【００３７】
尚、前記回路パターン２及びダミーパターン２ａは、従来周知の薄膜形成技術、具体的には、スパッタリング、フォトリソグラフィー技術及びエッチング技術を採用することにより、シリコンウエハ１ａ上に所定パターンに形成される。このとき、回路パターン２やダミーパターン２ａは、大気中の酸素と反応して表面に酸化膜を形成してしまうため、これら両パターン２，２ａを硝酸水溶液に浸漬させて、前記酸化膜を除去することが行われる。
【００３８】
（３）次に、図２（ｃ）に示す如く、前記パッシベーション層４を所定パターンに形成する。
【００３９】
前記パッシベーション層４は、回路パターン２上のバンプ形成領域２ｂ及びダミーパターン２ａの形成領域を除くシリコンウエハ１ａの上面に被着されるように形成されており、これによって、回路パターン２上のバンプ形成領域２ｂ及びダミーパターン２ａが露出される。
【００４０】
尚、前記パッシベーション層４は、従来周知のスパッタリング法、フォトリソグラフィー技術及びエッチング技術を採用することによって所定パターンに加工する。
【００４１】
（４）次に、図４（ｄ）に示す如く、前記パッシベーション層４より露出した回路パターン上のバンプ形成領域２ｂにＺｎ層６を形成し、しかる後、該Ｚｎ層６上にバリアメタル層３を形成する。
【００４２】
前記Ｚｎ層６は、上記露出した回路パターン２及びダミーパターン２ａの双方を、所定のジンケート液に同時に浸漬させることにより、回路パターン２を形成するＡｌの一部を置換してＺｎを析出させることにより形成され、一方、前記バリアメタル層３は、前記Ｚｎ層６上に、従来周知の無電解メッキ法を採用することにより、Ｎｉ層及びＡｕ層を順次被着させることによって全体が略円柱状を成すように形成される。
【００４３】
このように露出したバンプ形成領域２ｂ及びダミーパターン２ａの双方を、ジンケート液に同時に浸漬させることにより前記Ｚｎ層６を析出させるようにしたことから、かかるジンケート液によって溶出したダミーパターン２ａを形成するＡｌ中の電子がシリコンウエハ１ａに対して多量に供給されるようになり、回路パターン２を形成するＡｌ中の電子がシリコンウエハ１ａに拡散する量を有効に減少することができる。従って、回路パターン２を形成するＡｌの電子とジンケート液中のＺｎ2+とを結合させてバンプ形成領域２ｂ上にＺｎを良好に析出させることが可能となる。
【００４４】
また、前記ダミーパターン２ａの総面積を、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して１０倍〜３０倍に設定したことから、亜鉛置換時に、ダミーパターン２ａよりシリコンウエハ中に供給されるＡｌ中の電子数が適度な大きさに調整されることとなり、バンプ形成領域２ｂに析出されるＺｎ層６の膜厚を略均一にし、ひいてはバリアメタル層３の膜厚を略均一にすることができる。
【００４５】
ここで、前記ダミーパターン２ａの総面積が、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して１０倍よりも小さいと、ダミーパターン２ａよりシリコンウエハ中に供給されるＡｌ中の電子の量が不足気味になり、バンプ形成領域２ｂにＺｎ層６を析出させることはできるものの、その膜厚を均一化することは難しくなる。一方、前記ダミーパターン２ａの総面積が、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して３０倍よりも大きいと、ＩＣ非形成領域Ｂの面積が大きくなるため、１枚のシリコンウエハ１ａより取り出せるフリップチップ型ＩＣの数が少なくなってしまうおそれがある。
【００４６】
従って、前記ダミーパターン２ａの総面積を、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して１０倍〜３０倍に設定しておくことが好ましい。
【００４７】
尚、前記ジンケート液としては、酸化亜鉛を３．０質量％〜７．０質量％含む水酸化ナトリウム水溶液等のアルカリ水溶液が好適に用いられる。
【００４８】
（５）次に、半田ペーストを孔版印刷にてバリアメタル層３上に印刷・塗布し、これをリフローすることにより、図２（ｅ）に示す如く、略球状の半田バンプ５を形成する。
【００４９】
前記半田ペーストとしては、粒径２μｍ〜１２μｍの多数の半田粒子にロジン系フラックス、ベンジルアルコール等の有機溶剤を添加・混合して、所定の粘度に調整したものが用いられ、また、孔版印刷に用いる孔版としては、例えば前記バリアメタル層３に対応したパターン孔を有するステンレス鋼製のメタルマスク等が用いられる。
【００５０】
前記半田ペーストをシリコンウエハ１ａ上に塗布する際は、上述の孔版を、そのパターン孔が対応するバリアメタル層３上に位置するようにシリコンウエハ１ａ上に配設するとともに、前記孔版上に塗布された半田ペーストをスキージでもって移動させることにより、半田ペーストを孔版のパターン孔を介してバリアメタル層３上に印刷・塗布される。
【００５１】
また、上記半田ペーストのリフローは、例えば２３０℃〜２６０℃の温度で行われ、これによって半田ペースト中の有機溶剤が蒸発するとともに半田粒子同士が相互に溶融・結合し、各バリアメタル層３上に略球状の半田バンプ５が形成される。
【００５２】
（６）最後に、シリコンウエハ１ａをダイシングする。
【００５３】
このダイシングは、例えば、回転可能に支持されたダイヤモンドブレードを具備するカッティング装置等を用いて行われ、これによりシリコンウエハ１ａのＩＣ非形成領域Ｂが切り捨てられ、残されたＩＣ形成領域Ａが区画毎に分割されて、複数個のフリップチップ型ＩＣが同時に得られる。
【００５４】
尚、本発明は、上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００５５】
例えば、上述の実施形態においては、前記回路パターン２及びダミーパターン２ａをＡｌにより形成するようにしたが、これに代えて、前記回路パターン及びダミーパターンを、Ａｌを主成分とし、Ｃｕ（銅）を０．５質量％〜２．５質量％程度含んだ金属材料により形成するようにしてもよく、この場合、回路パターン及びダミーパターンの表面に形成される酸化膜を硝酸水溶液にて除去する際に、上記酸化膜を良好に除去して回路パターン及びダミーパターンの膜厚を均一にすることができるという利点がある。
【００５６】
また、上述の実施形態において、バリアメタル層３をバンプ形成領域２ｂに設けた後、Ｚｎ層６が残留している場合を例に説明したが、バリアメタル層３をバンプ形成領域２ｂに設けた後、Ｚｎ層が回路パターン上より消滅する場合もある。
【００５７】
【発明の効果】
本発明のフリップチップ型ＩＣの製造方法によれば、ＩＣ形成領域及びＩＣ非形成領域に区分されたシリコンウエハの上面のうち、ＩＣ形成領域にＡｌを主成分とする回路パターンを、ＩＣ非形成領域の略全面にＡｌを主成分とし、前記シリコンウエハに電気的に接続されるダミーパターンを被着させるとともに、前記シリコンウエハ上に、絶縁材料からなるパッシベーション層を、前記回路パターン上に設けられる多数のバンプ形成領域及びダミーパターンが露出するように被着させ、しかる後、該露出した多数のバンプ形成領域及びダミーパターンの双方を、ジンケート液に同時に浸漬させるようにしたことから、かかるジンケート液によって溶出したダミーパターンを形成するＡｌ中の電子がシリコンウエハに対して多量に供給されるようになり、回路パターンを形成するＡｌ中の電子がシリコンウエハに拡散する量を減らすことができる。従って、回路パターンを形成するＡｌ中の電子とジンケート液中のＺｎ2+とを結合させてＺｎをバンプ形成領域上に良好に析出させることが可能となり、バリアメタル層の形成を容易にすることができる。
【００５８】
また、本発明のフリップチップ型ＩＣの製造方法によれば、前記ダミーパターンの総面積を、シリコンウエハに電気的に接続されているパッド形成領域の総面積に対して１０倍〜３０倍に設定することにより、亜鉛置換時に、ダミーパターンよりシリコンウエハ中に供給されるＡｌ中の電子数が適度な大きさに調整されることとなる。従って、バンプ形成領域に析出されるＺｎ層の膜厚を略均一にし、ひいてはバリアメタル層の膜厚を略均一にすることができる。
【００５９】
【図面の簡単な説明】
【図１】本発明の製造方法によって製作したフリップチップ型ＩＣの断面図である。
【図２】（ａ）〜（ｅ）はフリップチップ型ＩＣの形成方法を説明するための工程毎の断面図である。
【図３】本発明の製造方法に用いられるシリコンウエハの平面図である。
【図４】従来のフリップチップ型ＩＣの断面図である。
【符号の説明】
１・・・シリコン基板
１ａ・・・シリコンウエハ
２・・・回路パターン
２ａ・・・ダミーパターン
２ｂ・・・パッド形成領域
３・・・バリアメタル層
４・・・パッシベーション層
５・・・半田バンプ
６・・・Ｚｎ層
【発明の属する技術分野】
本発明は、回路基板へのフェースダウンボンディングに用いられるフリップチップ型ＩＣの製造方法に関するものである。
【０００２】
【従来の技術】
従来より、回路配線を有した回路基板の上面に、ＩＣをフェースダウンボンディングすること、すなわち、ＩＣの集積回路が形成された面を回路基板と対向させた状態でＩＣを回路基板上に実装することが行われている。
【０００３】
かかるフェースダウンボンディングに用いられるＩＣはフリップチップ型ＩＣと呼ばれ、その端子を回路基板上の回路配線に対し半田を介して接続させるようにしたものが一般的であった。
【０００４】
このような従来のフリップチップ型ＩＣとしては、例えば図４に示す如く、図示しない絶縁膜が被着されたシリコン基板２１の上面に、Ａｌからなる回路パターン２２や図示しない半導体素子を被着させるとともに、該回路パターン２２上に設けられる多数のパッド形成領域に、Ｎｉ層及びＡｕ層からなる複数個のバリアメタル層２３を、またバリアメタル層２３の存在しない領域に窒化珪素等からなるパッシベーション層２４をそれぞれ被着させ、前記バリアメタル層２３上に略球状の半田バンプ２５を選択的に形成した構造のものが知られており、かかるフリップチップ型ＩＣを回路基板上に実装する場合は、フリップチップ型ＩＣの半田バンプ２５が回路基板上の対応する回路配線と対向するようにしてフリップチップ型ＩＣを回路基板上に載置させ、しかる後、半田バンプ２５を高温で加熱・溶融させることによってフリップチップ型ＩＣのバリアメタル層２３が回路基板上の回路配線に対して半田接合される。
【０００５】
そして、上述のフリップチップ型ＩＣは、通常、一枚のシリコンウエハより複数個のフリップチップ型ＩＣを製造する“複数個取り”の手法が採用されており、かかる“複数個取り”では、まず、
（１）ＳｉＯ2等の絶縁膜が被着されたシリコンウエハの上面をＩＣ形成領域及びＩＣ非形成領域に区分するとともに、前記ＩＣ形成領域に回路パターン２２や図示しない半導体素子等を被着させ、
（２）次に、前記ＩＣ形成領域にＳｉ3Ｎ4等の絶縁材料からなるパッシベーション層２４を従来周知のフォトリソグラフィー技術及びエッチング技術を採用することにより、回路パターン２２上に設けられる多数のパッド形成領域２２ｂが露出するように被着させ、
（３）次に、前記パッド形成領域２２ｂ上に、従来周知の亜鉛置換法等を採用することにより、Ｚｎ層２６を析出させ、
（４）次に、前記Ｚｎ層２６上に、従来周知の無電解メッキ法等を採用することにより、Ｎｉ層及びＡｕ層を順次被着させてバリアメタル層２３を形成し、
（５）最後に、バリアメタル層２３上に、従来周知のスクリーン印刷法等を採用することによって半田バンプ２５を形成し、しかる後、シリコンウエハのＩＣ形成領域をダイシングして複数個に分割することによって複数個のフリップチップ型ＩＣが同時に得られる。
【０００６】
尚、前記回路パターン２２は、図示しない半導体素子等に電源電力や電気信号等を供給するための給電配線として機能するものであり、その一部が前記図示しない絶縁層を介さずに直にシリコンウエハ上に被着され、これによって回路パターン２２上に設けられる多数のパッド形成領域２２ｂの一部がシリコンウエハに対して電気的に接続された状態にある。
【０００７】
また、前記多数のパッド形成領域２２ｂに設けられるＺｎ層２６は、その上に被着されるＮｉ層を従来周知の無電解メッキ法により形成する際、その一部を置換反応させることによってＮｉ層を効率的に成長させるためのものであり、従来周知の亜鉛置換法により形成される。具体的には、パッシベーション層２４が形成された状態のシリコンウエハを酸化亜鉛水溶液に所定の時間、浸漬させてパッド形成領域上のＡｌの一部を溶出させるとともに、該溶出したＡｌを酸化亜鉛水溶液中のＺｎ2+と置換反応させ、これをＺｎとして回路パターン２２上のパッド形成領域２２ｂに析出させることにより形成される。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来のフリップチップ型ＩＣの回路パターン２２上に設けられる多数のパッド形成領域２２ｂは、その一部がシリコンウエハに電気的に接続されていることから、かかるパッド形成領域２２ｂ上に従来周知の亜鉛置換法によりＺｎ層２６を被着させる際に、シリコンウエハを酸化亜鉛水溶液に浸すと、この水溶液によって溶出した回路パターン２２を形成するＡｌ中の電子が、上記水溶液中のＺｎ2+と結合することなくシリコンウエハ中に拡散してしまう。それ故、回路パターン２２上のパッド形成領域２２ｂにＺｎを良好に析出させることができず、最悪の場合、析出したＺｎ層２６上にＮｉ層及びＡｕ層を順次被着させてバリアメタル層２３を形成すること自体が困難となることがあった。
【０００９】
本発明は、上記欠点に鑑み案出されたものであり、その目的は、Ａｌからなる回路パターン上に良好にＺｎ層を析出させてバリアメタル層を形成することが容易となるフリップチップ型ＩＣの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明のフリップチップ型ＩＣの製造方法は、シリコンウエハの上面をＩＣ形成領域及びＩＣ非形成領域に区分するとともに、ＩＣ形成領域にＡｌを主成分とする回路パターンを、ＩＣ非形成領域の９０％以上の領域にＡｌを主成分とし、前記シリコンウエハに電気的に接続されるダミーパターンを被着させる工程と、前記シリコンウエハの上面に、絶縁材料からなるパッシベーション層を、前記回路パターン上に設けられる多数のパッド形成領域及びダミーパターンが露出するように被着させる工程と、前記多数のパッド形成領域及びダミーパターンの双方を、ジンケート液に同時に浸漬させることにより、回路パターンを形成するＡｌの一部を置換してＺｎ層をパッド形成領域に析出させる工程と、を含むことを特徴とするものである。
【００１１】
また、本発明のフリップチップ型ＩＣの製造方法は、前記回路パターン上のパッド形成領域に析出させたＺｎ層上に、Ｎｉ層及びＡｕ層を無電解メッキ法により被着させることによりバリアメタル層を形成したことを特徴とするものである。
【００１２】
更に、本発明のフリップチップ型ＩＣの製造方法は、前記多数のパッド形成領域の一部がシリコンウエハに電気的に接続されており、該シリコンウエハに電気的に接続されたパッド形成領域の総面積に対して、ダミーパターンの総面積が１０倍〜３０倍に設定されていることを特徴とするものである。
【００１３】
また更に、本発明のフリップチップ型ＩＣの製造方法は、前記ＩＣ非形成領域は、前記シリコンウエハの上面の外周域に設けられていることを特徴とするものである。
【００１４】
本発明のフリップチップ型ＩＣの製造方法によれば、ＩＣ形成領域及びＩＣ非形成領域に区分されたシリコンウエハの上面のうち、ＩＣ形成領域にＡｌを主成分とする回路パターンを、ＩＣ非形成領域の９０％以上の領域にＡｌを主成分とし、前記シリコンウエハに電気的に接続されるダミーパターンを被着させるとともに、前記シリコンウエハ上に、絶縁材料からなるパッシベーション層を、前記回路パターン上に設けられる多数のバンプ形成領域及びダミーパターンが露出するように被着させ、しかる後、該露出した多数のバンプ形成領域及びダミーパターンの双方を、ジンケート液に同時に浸漬させるようにしたことから、かかるジンケート液によって溶出したダミーパターンを形成するＡｌ中の電子がシリコンウエハに対して多量に供給されるようになり、回路パターンを形成するＡｌ中の電子がシリコンウエハに拡散する量を減らすことができる。従って、回路パターンを形成するＡｌ中の電子とジンケート液中のＺｎ2+とを結合させてＺｎをバンプ形成領域上に良好に析出させることが可能となり、バリアメタル層の形成を容易にすることができる。
【００１５】
また、本発明のフリップチップ型ＩＣの製造方法によれば、前記ダミーパターンの総面積を、シリコンウエハに電気的に接続されているパッド形成領域の総面積に対して１０倍〜３０倍に設定することにより、亜鉛置換時に、ダミーパターンよりシリコンウエハ中に供給されるＡｌ中の電子数が適度な大きさに調整されることとなる。従って、バンプ形成領域に析出されるＺｎ層の膜厚を略均一にし、ひいてはバリアメタル層の膜厚を略均一にすることができる。
【００１６】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１は、本発明のフリップチップ型ＩＣの製造方法により製作されたフリップチップ型ＩＣの断面図であり、図中の１はシリコン基板、２は回路パターン、３はバリアメタル層、４はパッシベーション層、５は半田バンプである。
【００１７】
前記シリコン基板１は、単結晶シリコンから成る後述のシリコンウエハ１ａを矩形状に分割して形成されており、その上面には半導体素子（図示せず）やＡｌ（アルミニウム）からなる回路パターン２が高密度に形成され、この回路パターン２上のパッド形成領域２ｂには複数個のバリアメタル層３が、またバリアメタル層３の存在しない領域にはパッシベーション層４がそれぞれ被着されている。
【００１８】
また、前記シリコン基板１は、半導体素子や回路パターン２、バリアメタル層３、パッシベーション層４等を支持するための支持母材として機能するものであり、その上面には図示しない絶縁膜が所定パターンに被着されている。
【００１９】
前記シリコン基板１上に設けられる回路パターン２は、図示しない半導体素子へ電源電力や電気信号を供給するための給電配線として機能するためのものであり、Ａｌ（アルミニウム）により所定パターンに形成され、その一部が前記図示しない絶縁膜を介さずに直にシリコン基板１に対して被着されている。
【００２０】
このような回路パターン２上には、上面にＺｎ層６やバリアメタル層３が形成される多数のバンプ形成領域２ｂが設けられており、かかるバンプ形成領域２ｂは、回路パターン２の一部がシリコン基板１に対して直に被着されているため、全体の１％〜２５％がシリコン基板１に電気的に接続された状態となっている。
【００２１】
また、前記多数のバンプ形成領域２ｂに被着されているＺｎ層６は、Ｎｉ層を従来周知の無電解メッキ法により形成する際、その一部を置換反応させることによってＮｉ層を効率的に成長させるためのものであり、その厚みは０．０１μｍ〜０．１μｍに設定される。
【００２２】
更に、前記多数のバンプ形成領域２ｂには、シリコン基板１側からＮｉ（ニッケル）及びＡｕ（金）を順次積層させて成るバリアメタル層３が設けられており、フリップチップ型ＩＣを回路基板上に実装する際、バリアメタル層３上に設けられる半田バンプ５の溶融に伴って回路パターン２を形成するＡｌ等に半田食われが生じるのを有効に防止する作用を為す。
【００２３】
このようなバリアメタル層３を構成する２つの層のうち、上層となるＡｕ層は、Ｎｉ層の酸化腐食を有効に防止するためのものであり、その厚みは０．０１μｍ〜０．５μｍに設定される。
【００２４】
一方、前記パッシベーション層４は、先に述べた半導体素子や回路パターン２を大気と良好に遮断することで、これらが大気中に含まれている水分等との接触により腐食するのを有効に防止するためのものであり、例えば、窒化珪素（Ｓｉ3Ｎ4）等の封止性に優れた電気絶縁材料により形成され、その厚みは例えば、０．５μｍ〜１．５μｍの厚みに設定される。
【００２５】
そして、先に述べたバリアメタル層３の各上面には略球状の半田バンプ５が個々に形成される。
【００２６】
前記半田バンプ５は、Ｓｎ（錫）とＡｇ（銀）とＣｕ（銅）とを９６．５：３．０：０．５の比率で溶融・固化させた金属接合用の合金であり、フリップチップ型ＩＣを回路基板上に実装する際、炉の中で加熱されることによって溶融し、フリップチップ型ＩＣを回路基板上にフェースダウンボンディングする際、フリップチップ型ＩＣの回路パターン２と回路基板上の回路配線とを半田接合させるようになっている。
【００２７】
尚、上述した半田バンプ５やパッシベーション層４の表面には、図示しないロジン系のフラックス等が薄く被着され、このフラックスによって回路基板に対して半田付けする際、金属表面が清浄され、金属表面が酸化膜の存在しない良好な状態に維持される。
【００２８】
かくして上述したフリップチップ型ＩＣは、その上面に設けられている多数の半田バンプ５が回路基板上の対応する回路配線と対向するようにして回路基板上に載置させ、しかる後、半田バンプ５を高温で加熱・溶融させるとともに、該溶融した半田を回路基板上の回路配線等に半田接合させることによって回路基板上に実装される。
【００２９】
次に、上述したフリップチップ型ＩＣの製造方法について、図２及び図３を用いて説明する。
【００３０】
（１）まず、図２（ａ）に示すようなシリコンウエハ１ａを準備する。
【００３１】
前記シリコンウエハ１ａは、まず従来周知のチョコラルスキー法（引き上げ法）等によって単結晶シリコンのインゴット（塊）を形成し、これを所定厚みにスライスした上、表面を研磨することによって製作され、かかる表面に従来周知の熱酸化法を採用して酸化珪素からなる図示しない絶縁膜を形成する。尚、この絶縁膜は、回路パターン２や後述のダミーパターン２ａの一部をシリコンウエハに電気的に接続させるため、従来周知のフォトリソグラフィー技術及びエッチング技術を採用することにより、所定パターンに加工されている。
【００３２】
（２）次に、前記シリコンウエハ１ａの上面を、図２（ｂ）に示す如く、ＩＣ形成領域Ａ及びＩＣ非形成領域Ｂに区分するとともに、ＩＣ形成領域ＡにＡｌからなる回路パターン２や図示しない半導体素子を、ＩＣ非形成領域ＢにＡｌからなるダミーパターン２ａを被着させる。
【００３３】
前記ＩＣ形成領域Ａは、シリコンウエハ１ａの中央域に設けられており、その内部が複数個の区画に区分され、各区画内に上述した半導体素子や多数の回路パターン等が高密度に集積されている。
【００３４】
一方、前記ＩＣ非形成領域Ｂは、前記ＩＣ形成領域Ａの外側、すなわちシリコンウエハ１ａの上面の外周域に設けられており、その上面にはＡｌからなるダミーパターン２ａが略全面（ＩＣ非形成領域Ｂの９０％以上）に被着されている。
【００３５】
かかるダミーパターン２ａは、回路パターン２上のバンプ形成領域２ｂに従来周知の亜鉛置換法によってＺｎ層６を析出させる際に、シリコンウエハ１ａ中に電子を供給することにより、回路パターン２を形成するＡｌ中の電子がシリコンウエハ１ａ中に拡散する量を減らすためのものであり、その全面が図示しない絶縁膜を介さずにシリコンウエハ１ａに直に被着され、かかるシリコンウエハ１ａに電気的に接続されている。
【００３６】
また、ダミーパターン２ａの総面積は、シリコンウエハ１ａに電気的に接続されているバンプ形成領域２ｂの総面積に対して１０倍〜３０倍となるように設定されている。
【００３７】
尚、前記回路パターン２及びダミーパターン２ａは、従来周知の薄膜形成技術、具体的には、スパッタリング、フォトリソグラフィー技術及びエッチング技術を採用することにより、シリコンウエハ１ａ上に所定パターンに形成される。このとき、回路パターン２やダミーパターン２ａは、大気中の酸素と反応して表面に酸化膜を形成してしまうため、これら両パターン２，２ａを硝酸水溶液に浸漬させて、前記酸化膜を除去することが行われる。
【００３８】
（３）次に、図２（ｃ）に示す如く、前記パッシベーション層４を所定パターンに形成する。
【００３９】
前記パッシベーション層４は、回路パターン２上のバンプ形成領域２ｂ及びダミーパターン２ａの形成領域を除くシリコンウエハ１ａの上面に被着されるように形成されており、これによって、回路パターン２上のバンプ形成領域２ｂ及びダミーパターン２ａが露出される。
【００４０】
尚、前記パッシベーション層４は、従来周知のスパッタリング法、フォトリソグラフィー技術及びエッチング技術を採用することによって所定パターンに加工する。
【００４１】
（４）次に、図４（ｄ）に示す如く、前記パッシベーション層４より露出した回路パターン上のバンプ形成領域２ｂにＺｎ層６を形成し、しかる後、該Ｚｎ層６上にバリアメタル層３を形成する。
【００４２】
前記Ｚｎ層６は、上記露出した回路パターン２及びダミーパターン２ａの双方を、所定のジンケート液に同時に浸漬させることにより、回路パターン２を形成するＡｌの一部を置換してＺｎを析出させることにより形成され、一方、前記バリアメタル層３は、前記Ｚｎ層６上に、従来周知の無電解メッキ法を採用することにより、Ｎｉ層及びＡｕ層を順次被着させることによって全体が略円柱状を成すように形成される。
【００４３】
このように露出したバンプ形成領域２ｂ及びダミーパターン２ａの双方を、ジンケート液に同時に浸漬させることにより前記Ｚｎ層６を析出させるようにしたことから、かかるジンケート液によって溶出したダミーパターン２ａを形成するＡｌ中の電子がシリコンウエハ１ａに対して多量に供給されるようになり、回路パターン２を形成するＡｌ中の電子がシリコンウエハ１ａに拡散する量を有効に減少することができる。従って、回路パターン２を形成するＡｌの電子とジンケート液中のＺｎ2+とを結合させてバンプ形成領域２ｂ上にＺｎを良好に析出させることが可能となる。
【００４４】
また、前記ダミーパターン２ａの総面積を、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して１０倍〜３０倍に設定したことから、亜鉛置換時に、ダミーパターン２ａよりシリコンウエハ中に供給されるＡｌ中の電子数が適度な大きさに調整されることとなり、バンプ形成領域２ｂに析出されるＺｎ層６の膜厚を略均一にし、ひいてはバリアメタル層３の膜厚を略均一にすることができる。
【００４５】
ここで、前記ダミーパターン２ａの総面積が、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して１０倍よりも小さいと、ダミーパターン２ａよりシリコンウエハ中に供給されるＡｌ中の電子の量が不足気味になり、バンプ形成領域２ｂにＺｎ層６を析出させることはできるものの、その膜厚を均一化することは難しくなる。一方、前記ダミーパターン２ａの総面積が、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して３０倍よりも大きいと、ＩＣ非形成領域Ｂの面積が大きくなるため、１枚のシリコンウエハ１ａより取り出せるフリップチップ型ＩＣの数が少なくなってしまうおそれがある。
【００４６】
従って、前記ダミーパターン２ａの総面積を、シリコンウエハ１ａに電気的に接続されたパッド形成領域２ｂの総面積に対して１０倍〜３０倍に設定しておくことが好ましい。
【００４７】
尚、前記ジンケート液としては、酸化亜鉛を３．０質量％〜７．０質量％含む水酸化ナトリウム水溶液等のアルカリ水溶液が好適に用いられる。
【００４８】
（５）次に、半田ペーストを孔版印刷にてバリアメタル層３上に印刷・塗布し、これをリフローすることにより、図２（ｅ）に示す如く、略球状の半田バンプ５を形成する。
【００４９】
前記半田ペーストとしては、粒径２μｍ〜１２μｍの多数の半田粒子にロジン系フラックス、ベンジルアルコール等の有機溶剤を添加・混合して、所定の粘度に調整したものが用いられ、また、孔版印刷に用いる孔版としては、例えば前記バリアメタル層３に対応したパターン孔を有するステンレス鋼製のメタルマスク等が用いられる。
【００５０】
前記半田ペーストをシリコンウエハ１ａ上に塗布する際は、上述の孔版を、そのパターン孔が対応するバリアメタル層３上に位置するようにシリコンウエハ１ａ上に配設するとともに、前記孔版上に塗布された半田ペーストをスキージでもって移動させることにより、半田ペーストを孔版のパターン孔を介してバリアメタル層３上に印刷・塗布される。
【００５１】
また、上記半田ペーストのリフローは、例えば２３０℃〜２６０℃の温度で行われ、これによって半田ペースト中の有機溶剤が蒸発するとともに半田粒子同士が相互に溶融・結合し、各バリアメタル層３上に略球状の半田バンプ５が形成される。
【００５２】
（６）最後に、シリコンウエハ１ａをダイシングする。
【００５３】
このダイシングは、例えば、回転可能に支持されたダイヤモンドブレードを具備するカッティング装置等を用いて行われ、これによりシリコンウエハ１ａのＩＣ非形成領域Ｂが切り捨てられ、残されたＩＣ形成領域Ａが区画毎に分割されて、複数個のフリップチップ型ＩＣが同時に得られる。
【００５４】
尚、本発明は、上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００５５】
例えば、上述の実施形態においては、前記回路パターン２及びダミーパターン２ａをＡｌにより形成するようにしたが、これに代えて、前記回路パターン及びダミーパターンを、Ａｌを主成分とし、Ｃｕ（銅）を０．５質量％〜２．５質量％程度含んだ金属材料により形成するようにしてもよく、この場合、回路パターン及びダミーパターンの表面に形成される酸化膜を硝酸水溶液にて除去する際に、上記酸化膜を良好に除去して回路パターン及びダミーパターンの膜厚を均一にすることができるという利点がある。
【００５６】
また、上述の実施形態において、バリアメタル層３をバンプ形成領域２ｂに設けた後、Ｚｎ層６が残留している場合を例に説明したが、バリアメタル層３をバンプ形成領域２ｂに設けた後、Ｚｎ層が回路パターン上より消滅する場合もある。
【００５７】
【発明の効果】
本発明のフリップチップ型ＩＣの製造方法によれば、ＩＣ形成領域及びＩＣ非形成領域に区分されたシリコンウエハの上面のうち、ＩＣ形成領域にＡｌを主成分とする回路パターンを、ＩＣ非形成領域の略全面にＡｌを主成分とし、前記シリコンウエハに電気的に接続されるダミーパターンを被着させるとともに、前記シリコンウエハ上に、絶縁材料からなるパッシベーション層を、前記回路パターン上に設けられる多数のバンプ形成領域及びダミーパターンが露出するように被着させ、しかる後、該露出した多数のバンプ形成領域及びダミーパターンの双方を、ジンケート液に同時に浸漬させるようにしたことから、かかるジンケート液によって溶出したダミーパターンを形成するＡｌ中の電子がシリコンウエハに対して多量に供給されるようになり、回路パターンを形成するＡｌ中の電子がシリコンウエハに拡散する量を減らすことができる。従って、回路パターンを形成するＡｌ中の電子とジンケート液中のＺｎ2+とを結合させてＺｎをバンプ形成領域上に良好に析出させることが可能となり、バリアメタル層の形成を容易にすることができる。
【００５８】
また、本発明のフリップチップ型ＩＣの製造方法によれば、前記ダミーパターンの総面積を、シリコンウエハに電気的に接続されているパッド形成領域の総面積に対して１０倍〜３０倍に設定することにより、亜鉛置換時に、ダミーパターンよりシリコンウエハ中に供給されるＡｌ中の電子数が適度な大きさに調整されることとなる。従って、バンプ形成領域に析出されるＺｎ層の膜厚を略均一にし、ひいてはバリアメタル層の膜厚を略均一にすることができる。
【００５９】
【図面の簡単な説明】
【図１】本発明の製造方法によって製作したフリップチップ型ＩＣの断面図である。
【図２】（ａ）〜（ｅ）はフリップチップ型ＩＣの形成方法を説明するための工程毎の断面図である。
【図３】本発明の製造方法に用いられるシリコンウエハの平面図である。
【図４】従来のフリップチップ型ＩＣの断面図である。
【符号の説明】
１・・・シリコン基板
１ａ・・・シリコンウエハ
２・・・回路パターン
２ａ・・・ダミーパターン
２ｂ・・・パッド形成領域
３・・・バリアメタル層
４・・・パッシベーション層
５・・・半田バンプ
６・・・Ｚｎ層
Claims (4)
- シリコンウエハの上面をＩＣ形成領域及びＩＣ非形成領域に区分するとともに、ＩＣ形成領域にＡｌを主成分とする回路パターンを、ＩＣ非形成領域の９０％以上の領域にＡｌを主成分とし、前記シリコンウエハに電気的に接続されるダミーパターンを被着させる工程と、
前記シリコンウエハの上面に、絶縁材料からなるパッシベーション層を、前記回路パターン上に設けられる多数のパッド形成領域及びダミーパターンが露出するように被着させる工程と、
前記多数のパッド形成領域及びダミーパターンの双方を、ジンケート液に同時に浸漬させることにより、回路パターンを形成するＡｌの一部を置換してＺｎ層をパッド形成領域に析出させる工程と、を含むことを特徴とするフリップチップ型ＩＣの製造方法。 - 前記回路パターン上のパッド形成領域に析出させたＺｎ層上に、Ｎｉ層及びＡｕ層を無電解メッキ法により被着させることによりバリアメタル層を形成したことを特徴とする請求項１に記載のフリップチップ型ＩＣの製造方法。
- 前記多数のパッド形成領域の一部がシリコンウエハに電気的に接続されており、該シリコンウエハに電気的に接続されたパッド形成領域の総面積に対して、前記ダミーパターンの総面積が１０倍〜３０倍に設定されていることを特徴とする請求項１または請求項２のいずれかに記載のフリップチップ型ＩＣの製造方法。
- 前記ＩＣ非形成領域は、前記シリコンウエハの上面の外周域に設けられていることを特徴とする請求項１乃至請求項３のいずれか一項に記載のフリップチップ型ＩＣの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156732A JP3748419B2 (ja) | 2002-05-30 | 2002-05-30 | フリップチップ型ｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156732A JP3748419B2 (ja) | 2002-05-30 | 2002-05-30 | フリップチップ型ｉｃの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347332A JP2003347332A (ja) | 2003-12-05 |
| JP3748419B2 true JP3748419B2 (ja) | 2006-02-22 |
Family
ID=29772849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002156732A Expired - Fee Related JP3748419B2 (ja) | 2002-05-30 | 2002-05-30 | フリップチップ型ｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748419B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6049482B2 (ja) * | 2013-02-07 | 2016-12-21 | 東洋アルミニウム株式会社 | 電子部品実装用回路基板 |
-
2002
- 2002-05-30 JP JP2002156732A patent/JP3748419B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347332A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3910363B2 (ja) | 外部接続端子 | |
| KR100778041B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8022530B2 (en) | Package substrate having electrically connecting structure | |
| TW200849428A (en) | Under bump metallurgy structure and die structure using the same and method of manufacturing die structure | |
| JP2010109032A (ja) | 半導体装置の製造方法 | |
| JP4597940B2 (ja) | 外部接続端子 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| US8252677B2 (en) | Method of forming solder bumps on substrates | |
| JP3748419B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| WO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JP3694679B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JP4726409B2 (ja) | 半導体素子及びその製造方法 | |
| JP2003152007A (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3847260B2 (ja) | Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法 | |
| JP2006313929A (ja) | フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法 | |
| JP3967999B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JP2001352005A (ja) | 配線基板および半導体装置 | |
| JP4019005B2 (ja) | Ｉｃウエハ及びそれを用いたフリップチップ型ｉｃの製造方法 | |
| JP3686870B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JP4364074B2 (ja) | 半導体素子の製造方法 | |
| JP2005101468A (ja) | 半導体素子及びその製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3748419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |