JP2000077218A - チップ形抵抗ネットワーク - Google Patents
チップ形抵抗ネットワークInfo
- Publication number
- JP2000077218A JP2000077218A JP24678198A JP24678198A JP2000077218A JP 2000077218 A JP2000077218 A JP 2000077218A JP 24678198 A JP24678198 A JP 24678198A JP 24678198 A JP24678198 A JP 24678198A JP 2000077218 A JP2000077218 A JP 2000077218A
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- resistor network
- chip
- resistance
- individual electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 高周波回路で使用されてもチップ形抵抗ネッ
トワークを組み込んだ部品やセットなどが誤動作を起こ
しにくいチップ形抵抗ネットワークを提供することを目
的とする。 【解決手段】 矩形状の絶縁基板１１と、この絶縁基板
１１の端部に設けられた複数の個別電極１３と、個別電
極１３と接合されるように設けられた複数の抵抗素子１
４と、抵抗素子１４と電気的に接合されるように設けら
れた共通電極１２と、共通電極１２の両端近傍および両
端近傍以外の部分に設けられたバンプ電極１５とで構成
する。
トワークを組み込んだ部品やセットなどが誤動作を起こ
しにくいチップ形抵抗ネットワークを提供することを目
的とする。 【解決手段】 矩形状の絶縁基板１１と、この絶縁基板
１１の端部に設けられた複数の個別電極１３と、個別電
極１３と接合されるように設けられた複数の抵抗素子１
４と、抵抗素子１４と電気的に接合されるように設けら
れた共通電極１２と、共通電極１２の両端近傍および両
端近傍以外の部分に設けられたバンプ電極１５とで構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、共通電極を有する
チップ形抵抗ネットワークに関するものである。
チップ形抵抗ネットワークに関するものである。
【０００２】
【従来の技術】従来のこの種のチップ形抵抗ネットワー
クとしては、特開平５−３３５１７号公報に記載された
ものが知られている。
クとしては、特開平５−３３５１７号公報に記載された
ものが知られている。
【０００３】以下、従来のチップ形抵抗ネットワークに
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【０００４】図４（ａ）は従来のチップ形抵抗ネットワ
ークの上面図、図４（ｂ）は図４（ａ）のＡ−Ａ間にお
ける同断面図、図４（ｃ）は同等価回路を示す図であ
る。
ークの上面図、図４（ｂ）は図４（ａ）のＡ−Ａ間にお
ける同断面図、図４（ｃ）は同等価回路を示す図であ
る。
【０００５】図４（ａ）、（ｂ）、（ｃ）において、１
は矩形状の絶縁基板で、両端部に切り欠き２によって、
それぞれの間を隔離されるよう個別電極Ｔ１〜Ｔ１０が
形成されており、片側にＴ１〜Ｔ５、もう片側にはＴ６
〜Ｔ１０が設けられている。さらに、個別電極Ｔ１〜Ｔ
１０のうち、両端に形成され且つ対角線上に向かい合っ
ているＴ１およびＴ６は電圧端子であり、両電極に電圧
が印加される。他の個別電極Ｔ２〜Ｔ５およびＴ７〜Ｔ
１０は抵抗端子であり、それぞれ抵抗素子３に接続され
ている。個別電極Ｔ１〜Ｔ１０のうち向かい合う個別電
極はそれぞれ電気的に接続され、共通電極４がこの電気
的に接続された５本を跨ぐように直線状に設けられてい
る。このとき中央の３本については、共通電極４の片側
に抵抗素子３が１個ずつ設けられるように跨ぎ、且つ両
端の２本については、抵抗素子３と電圧端子の間を跨
ぐ。５は保護膜で、少なくとも抵抗素子３全てを覆うよ
うに形成されている。なお、個別電極Ｔ１〜Ｔ１０はそ
れぞれ表面の少なくともその一部が保護膜５に覆われず
に露出している。
は矩形状の絶縁基板で、両端部に切り欠き２によって、
それぞれの間を隔離されるよう個別電極Ｔ１〜Ｔ１０が
形成されており、片側にＴ１〜Ｔ５、もう片側にはＴ６
〜Ｔ１０が設けられている。さらに、個別電極Ｔ１〜Ｔ
１０のうち、両端に形成され且つ対角線上に向かい合っ
ているＴ１およびＴ６は電圧端子であり、両電極に電圧
が印加される。他の個別電極Ｔ２〜Ｔ５およびＴ７〜Ｔ
１０は抵抗端子であり、それぞれ抵抗素子３に接続され
ている。個別電極Ｔ１〜Ｔ１０のうち向かい合う個別電
極はそれぞれ電気的に接続され、共通電極４がこの電気
的に接続された５本を跨ぐように直線状に設けられてい
る。このとき中央の３本については、共通電極４の片側
に抵抗素子３が１個ずつ設けられるように跨ぎ、且つ両
端の２本については、抵抗素子３と電圧端子の間を跨
ぐ。５は保護膜で、少なくとも抵抗素子３全てを覆うよ
うに形成されている。なお、個別電極Ｔ１〜Ｔ１０はそ
れぞれ表面の少なくともその一部が保護膜５に覆われず
に露出している。
【０００６】また、チップ形抵抗ネットワークは一般に
ＩＣとＩＣの間に設けられ、ＩＣとＩＣ間の配線に、電
圧端子より入力された電圧を、抵抗素子３を介して印加
し、ＩＣとＩＣ間の配線の電圧を引き上げる目的で使用
される。
ＩＣとＩＣの間に設けられ、ＩＣとＩＣ間の配線に、電
圧端子より入力された電圧を、抵抗素子３を介して印加
し、ＩＣとＩＣ間の配線の電圧を引き上げる目的で使用
される。
【０００７】
【発明が解決しようとする課題】以上のように構成され
た従来のチップ形抵抗ネットワークは、各抵抗素子と共
通電極との接続部分から、電圧端子までの共通電極部分
の長さにバラツキがある。また、高周波回路で使用する
とき、一般に電極はその長さに比例したインダクタンス
成分を持ち、共通電極部分が長くなる抵抗端子と電圧端
子間のインダクタンス成分は、配線部分が短くなる抵抗
端子と電圧端子間のインダクタンス成分よりも大きい。
従って、従来のチップ形抵抗ネットワークを高周波回路
で使用する時、各抵抗端子と電圧端子間のインダクタン
ス成分を持ち且つばらつくため、高周波信号が変形し、
従来のチップ形抵抗ネットワークを組み込んだ部品やセ
ットなどが誤動作を起こしやすいという課題を有してい
た。
た従来のチップ形抵抗ネットワークは、各抵抗素子と共
通電極との接続部分から、電圧端子までの共通電極部分
の長さにバラツキがある。また、高周波回路で使用する
とき、一般に電極はその長さに比例したインダクタンス
成分を持ち、共通電極部分が長くなる抵抗端子と電圧端
子間のインダクタンス成分は、配線部分が短くなる抵抗
端子と電圧端子間のインダクタンス成分よりも大きい。
従って、従来のチップ形抵抗ネットワークを高周波回路
で使用する時、各抵抗端子と電圧端子間のインダクタン
ス成分を持ち且つばらつくため、高周波信号が変形し、
従来のチップ形抵抗ネットワークを組み込んだ部品やセ
ットなどが誤動作を起こしやすいという課題を有してい
た。
【０００８】本発明は、上記従来の課題を解決するもの
で、高周波回路で使用されてもチップ形抵抗ネットワー
クを組み込んだ部品やセットなどが誤動作を起こしにく
いチップ形抵抗ネットワークを提供することを目的とす
る。
で、高周波回路で使用されてもチップ形抵抗ネットワー
クを組み込んだ部品やセットなどが誤動作を起こしにく
いチップ形抵抗ネットワークを提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明のチップ形抵抗ネットワークは、矩形状の絶縁
基板と、この絶縁基板の端部に設けられた複数の個別電
極と、前記個別電極と接合されるように設けられた複数
の抵抗素子と、前記抵抗素子と電気的に接合されるよう
に設けられた共通電極と、この共通電極の両端近傍およ
び両端近傍以外の部分に設けられたバンプ電極とで構成
したもので、これにより、個別電極全てが抵抗端子にな
り、且つ共通電極の両端近傍および両端近傍以外の部分
に設けられたバンプ電極が電圧端子になるため、各抵抗
端子と電圧端子間の長さおよびそのバラツキが小さくで
き、各抵抗端子と電圧端子間のインダクタンス成分およ
びそのバラツキも小さくできる。従って、各抵抗端子と
電圧端子間のインダクタンス成分およびそのバラツキを
小さくでき、高周波回路で使用されてもチップ形抵抗ネ
ットワークを組み込んだ部品やセットなどが誤動作を起
こしにくいチップ形抵抗ネットワークが得られる。
に本発明のチップ形抵抗ネットワークは、矩形状の絶縁
基板と、この絶縁基板の端部に設けられた複数の個別電
極と、前記個別電極と接合されるように設けられた複数
の抵抗素子と、前記抵抗素子と電気的に接合されるよう
に設けられた共通電極と、この共通電極の両端近傍およ
び両端近傍以外の部分に設けられたバンプ電極とで構成
したもので、これにより、個別電極全てが抵抗端子にな
り、且つ共通電極の両端近傍および両端近傍以外の部分
に設けられたバンプ電極が電圧端子になるため、各抵抗
端子と電圧端子間の長さおよびそのバラツキが小さくで
き、各抵抗端子と電圧端子間のインダクタンス成分およ
びそのバラツキも小さくできる。従って、各抵抗端子と
電圧端子間のインダクタンス成分およびそのバラツキを
小さくでき、高周波回路で使用されてもチップ形抵抗ネ
ットワークを組み込んだ部品やセットなどが誤動作を起
こしにくいチップ形抵抗ネットワークが得られる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、矩形状の絶縁基板と、この絶縁基板の端部に設けら
れた複数の個別電極と、前記個別電極と接合されるよう
に設けられた複数の抵抗素子と、前記抵抗素子と電気的
に接合されるように設けられた共通電極と、この共通電
極の両端近傍および両端近傍以外の部分に設けられたバ
ンプ電極とからなるもので、この構成によれば、個別電
極全てが抵抗端子になり、且つ共通電極の両端近傍およ
び両端近傍以外の部分に設けられたバンプ電極が電圧端
子となるため、共通電極の両端近傍および、これらの間
に少なくとももう１つ電圧端子を設けることができる。
従って、各抵抗端子と電圧端子間の長さおよびそのバラ
ツキを小さくできるため、各抵抗端子と電圧端子間のイ
ンダクタンス成分およびそのバラツキを小さくできると
いう作用を有するものである。
は、矩形状の絶縁基板と、この絶縁基板の端部に設けら
れた複数の個別電極と、前記個別電極と接合されるよう
に設けられた複数の抵抗素子と、前記抵抗素子と電気的
に接合されるように設けられた共通電極と、この共通電
極の両端近傍および両端近傍以外の部分に設けられたバ
ンプ電極とからなるもので、この構成によれば、個別電
極全てが抵抗端子になり、且つ共通電極の両端近傍およ
び両端近傍以外の部分に設けられたバンプ電極が電圧端
子となるため、共通電極の両端近傍および、これらの間
に少なくとももう１つ電圧端子を設けることができる。
従って、各抵抗端子と電圧端子間の長さおよびそのバラ
ツキを小さくできるため、各抵抗端子と電圧端子間のイ
ンダクタンス成分およびそのバラツキを小さくできると
いう作用を有するものである。
【００１１】さらに、バンプ電極によってこのチップ形
抵抗ネットワークが実装基板に面実装されるため側面に
はんだを形成しなくて済み、また基板の端部に電圧端子
を設けなくて済むため基板端部の個別電極の数が減る。
従って、実装面積が小さくなり、高密度実装が可能にな
るという作用を有するものである。
抵抗ネットワークが実装基板に面実装されるため側面に
はんだを形成しなくて済み、また基板の端部に電圧端子
を設けなくて済むため基板端部の個別電極の数が減る。
従って、実装面積が小さくなり、高密度実装が可能にな
るという作用を有するものである。
【００１２】請求項２に記載の発明は、バンプ電極を、
共通電極と抵抗素子との全ての接合点に設けたもので、
この構成によれば、個別電極全てが抵抗端子になり、且
つ共通電極と抵抗素子との接合点の全てに設けられたバ
ンプ電極が電圧端子となるため、各抵抗端子と電圧端子
間には共通電極が存在しなくなり、これにより各抵抗端
子と電圧端子間の長さを最も小さく且つそのバラツキを
ほぼなくすことができ、各抵抗端子と電圧端子間のイン
ダクタンス成分を最も小さく且つそのバラツキをほぼな
くすことができるという作用を有するものである。
共通電極と抵抗素子との全ての接合点に設けたもので、
この構成によれば、個別電極全てが抵抗端子になり、且
つ共通電極と抵抗素子との接合点の全てに設けられたバ
ンプ電極が電圧端子となるため、各抵抗端子と電圧端子
間には共通電極が存在しなくなり、これにより各抵抗端
子と電圧端子間の長さを最も小さく且つそのバラツキを
ほぼなくすことができ、各抵抗端子と電圧端子間のイン
ダクタンス成分を最も小さく且つそのバラツキをほぼな
くすことができるという作用を有するものである。
【００１３】さらに、バンプ電極によってこのチップ形
抵抗ネットワークが実装基板に面実装されるため側面に
はんだを形成しなくて済み、また基板の端部に電圧端子
を設けなくて済むため基板端部の個別電極の数が減る。
従って、実装面積が小さくなり、高密度実装が可能にな
るという作用を有するものである。
抵抗ネットワークが実装基板に面実装されるため側面に
はんだを形成しなくて済み、また基板の端部に電圧端子
を設けなくて済むため基板端部の個別電極の数が減る。
従って、実装面積が小さくなり、高密度実装が可能にな
るという作用を有するものである。
【００１４】請求項３に記載の発明は、矩形状の絶縁基
板と、この絶縁基板の両端部にそれぞれ同数設けられた
複数の個別電極と、向かい合う２つの個別電極同士をそ
れぞれ接合するように設けられた複数の抵抗素子と、こ
の全ての抵抗素子を跨ぎ且つ全ての前記抵抗素子と電気
的に接合されるように設けられた共通電極と、前記共通
電極と抵抗素子との全ての接合点に設けられたバンプ電
極とからなるもので、この構成によれば、個別電極全て
が抵抗端子になり、また抵抗素子が向かい合う２つの個
別電極同士をそれぞれ接合されるよう設けられ、且つ共
通電極がこの全ての抵抗素子を跨ぐように且つ全ての前
記抵抗素子と電気的に接合されるように形成され、また
共通電極と抵抗素子との接合点の全てに設けられたバン
プ電極が電圧端子となる。これにより各抵抗端子と電圧
端子間に共通電極が存在しなくなるため、各抵抗端子と
電圧端子間の長さを最も小さく且つそのバラツキをほぼ
なくすことができ、各抵抗端子と電圧端子間のインダク
タンス成分が最も小さく且つそのバラツキをほぼなくす
ことができる。また、向かい合う２つの抵抗端子に対し
て、バンプ電極を１つ設ければ良いことになるため、バ
ンプ電極の数が少なくて済み、生産での歩留まりが良く
なるという作用を有するものである。
板と、この絶縁基板の両端部にそれぞれ同数設けられた
複数の個別電極と、向かい合う２つの個別電極同士をそ
れぞれ接合するように設けられた複数の抵抗素子と、こ
の全ての抵抗素子を跨ぎ且つ全ての前記抵抗素子と電気
的に接合されるように設けられた共通電極と、前記共通
電極と抵抗素子との全ての接合点に設けられたバンプ電
極とからなるもので、この構成によれば、個別電極全て
が抵抗端子になり、また抵抗素子が向かい合う２つの個
別電極同士をそれぞれ接合されるよう設けられ、且つ共
通電極がこの全ての抵抗素子を跨ぐように且つ全ての前
記抵抗素子と電気的に接合されるように形成され、また
共通電極と抵抗素子との接合点の全てに設けられたバン
プ電極が電圧端子となる。これにより各抵抗端子と電圧
端子間に共通電極が存在しなくなるため、各抵抗端子と
電圧端子間の長さを最も小さく且つそのバラツキをほぼ
なくすことができ、各抵抗端子と電圧端子間のインダク
タンス成分が最も小さく且つそのバラツキをほぼなくす
ことができる。また、向かい合う２つの抵抗端子に対し
て、バンプ電極を１つ設ければ良いことになるため、バ
ンプ電極の数が少なくて済み、生産での歩留まりが良く
なるという作用を有するものである。
【００１５】さらに、バンプ電極によってこのチップ形
抵抗ネットワークが実装基板に面実装されるため側面に
はんだを形成しなくて済み、また基板の端部に電圧端子
を設けなくて済むため基板端部の個別電極の数が減る。
従って、実装面積が小さくなり、高密度実装が可能にな
るという作用を有するものである。
抵抗ネットワークが実装基板に面実装されるため側面に
はんだを形成しなくて済み、また基板の端部に電圧端子
を設けなくて済むため基板端部の個別電極の数が減る。
従って、実装面積が小さくなり、高密度実装が可能にな
るという作用を有するものである。
【００１６】（実施の形態１）以下、本発明の実施の形
態１について、図面を参照しながら説明する。
態１について、図面を参照しながら説明する。
【００１７】図１（ａ）は、本発明の実施の形態１にお
けるチップ形抵抗ネットワークの上面図、図１（ｂ）は
図１（ａ）のＢ−Ｂ間における同断面図である。
けるチップ形抵抗ネットワークの上面図、図１（ｂ）は
図１（ａ）のＢ−Ｂ間における同断面図である。
【００１８】図１において、１１は矩形状の絶縁基板
で、アルミナやガラスなどから成る。１２は共通電極
で、絶縁基板１１の上面の中心線に沿って直線状に設け
られ、１層目がニッケル、２層目が銅から成る。１３は
個別電極で、共通電極１２が設けられた面の両端部にそ
れぞれ４個ずつ計８個設けられ、共通電極１２と同一材
料から成る。この個別電極１３全てが抵抗端子となる。
１４は抵抗素子で、共通電極１２が設けられた面にあ
り、向かい合う２つの個別電極１３同士をそれぞれ接合
するよう形成され、ニッケルクロムや窒化タンタルなど
から成る。共通電極１２が全ての抵抗素子１４をほぼ２
等分するように跨ぎ、且つ全ての抵抗素子１４と電気的
に接合するように設けられている。１５はバンプ電極
で、共通電極１２と抵抗素子１４との接合点および個別
電極１３の全てに設けられ、はんだから成る。共通電極
１２と抵抗素子１４との接合点全てに設けられたバンプ
電極１５が電圧端子となり、個別電極１３の全て、すな
わち抵抗端子全てに設けられたバンプ電極１５によっ
て、抵抗素子１４とＩＣとＩＣの間の配線とが電気的に
接合される。１６は保護膜で、少なくとも抵抗素子１４
を覆うよう且つバンプ電極１５が設けられている部分は
バンプ電極１５が露出するように設けられ、紫外線硬化
形の熱硬化性樹脂材料から成る。このように保護膜１６
を設けることで、抵抗素子１４の長期信頼性を向上させ
ることができる。
で、アルミナやガラスなどから成る。１２は共通電極
で、絶縁基板１１の上面の中心線に沿って直線状に設け
られ、１層目がニッケル、２層目が銅から成る。１３は
個別電極で、共通電極１２が設けられた面の両端部にそ
れぞれ４個ずつ計８個設けられ、共通電極１２と同一材
料から成る。この個別電極１３全てが抵抗端子となる。
１４は抵抗素子で、共通電極１２が設けられた面にあ
り、向かい合う２つの個別電極１３同士をそれぞれ接合
するよう形成され、ニッケルクロムや窒化タンタルなど
から成る。共通電極１２が全ての抵抗素子１４をほぼ２
等分するように跨ぎ、且つ全ての抵抗素子１４と電気的
に接合するように設けられている。１５はバンプ電極
で、共通電極１２と抵抗素子１４との接合点および個別
電極１３の全てに設けられ、はんだから成る。共通電極
１２と抵抗素子１４との接合点全てに設けられたバンプ
電極１５が電圧端子となり、個別電極１３の全て、すな
わち抵抗端子全てに設けられたバンプ電極１５によっ
て、抵抗素子１４とＩＣとＩＣの間の配線とが電気的に
接合される。１６は保護膜で、少なくとも抵抗素子１４
を覆うよう且つバンプ電極１５が設けられている部分は
バンプ電極１５が露出するように設けられ、紫外線硬化
形の熱硬化性樹脂材料から成る。このように保護膜１６
を設けることで、抵抗素子１４の長期信頼性を向上させ
ることができる。
【００１９】図２は本発明の実施の形態１におけるチッ
プ形抵抗ネットワークの等価回路を示す図である。この
チップ形抵抗ネットワークは、各個別電極１３と共通電
極１２の間に、抵抗素子１４を共通電極１２によってほ
ぼ２等分して形成された抵抗ｒ１〜ｒ８を集積し、共通
電極１２と抵抗素子１４との接合点全てに４個のバンプ
電極Ｂ１〜Ｂ４が形成され、さらに個別電極１３全てに
８個のバンプ電極Ｂ５〜Ｂ１２が形成されていることに
なる。
プ形抵抗ネットワークの等価回路を示す図である。この
チップ形抵抗ネットワークは、各個別電極１３と共通電
極１２の間に、抵抗素子１４を共通電極１２によってほ
ぼ２等分して形成された抵抗ｒ１〜ｒ８を集積し、共通
電極１２と抵抗素子１４との接合点全てに４個のバンプ
電極Ｂ１〜Ｂ４が形成され、さらに個別電極１３全てに
８個のバンプ電極Ｂ５〜Ｂ１２が形成されていることに
なる。
【００２０】上記構成により、各抵抗端子と電圧端子間
に共通電極１２が存在しなくなるため、各抵抗端子と電
圧端子間の長さを最も小さく且つそのバラツキをほぼな
くすことができ、各抵抗端子と電圧端子間のインダクタ
ンス成分を最も小さく且つそのバラツキをほぼなくすこ
とができる。また、向かい合う２つの抵抗端子に対し
て、バンプ電極１５を１つ設ければよいことになるた
め、バンプ電極１５の数が少なくて済み、生産での歩留
まりが良くなる。従って高周波回路で使用されてもチッ
プ形抵抗ネットワークを組み込んだ部品やセットなどが
誤動作を起こしにくく、また生産での歩留まりが良くな
るという効果が得られる。
に共通電極１２が存在しなくなるため、各抵抗端子と電
圧端子間の長さを最も小さく且つそのバラツキをほぼな
くすことができ、各抵抗端子と電圧端子間のインダクタ
ンス成分を最も小さく且つそのバラツキをほぼなくすこ
とができる。また、向かい合う２つの抵抗端子に対し
て、バンプ電極１５を１つ設ければよいことになるた
め、バンプ電極１５の数が少なくて済み、生産での歩留
まりが良くなる。従って高周波回路で使用されてもチッ
プ形抵抗ネットワークを組み込んだ部品やセットなどが
誤動作を起こしにくく、また生産での歩留まりが良くな
るという効果が得られる。
【００２１】さらに、バンプ電極１５によってこのチッ
プ形抵抗ネットワークが実装基板に面実装されるため、
側面にはんだを形成しなくて済み、また基板の端部に電
圧端子を設けなくて済むため、従来のチップ形抵抗ネッ
トワークに対して基板端部の個別電極１３の数が１０個
から８個に減る。従って、実装面積が小さくなり、高密
度実装が可能となる効果も得られる。
プ形抵抗ネットワークが実装基板に面実装されるため、
側面にはんだを形成しなくて済み、また基板の端部に電
圧端子を設けなくて済むため、従来のチップ形抵抗ネッ
トワークに対して基板端部の個別電極１３の数が１０個
から８個に減る。従って、実装面積が小さくなり、高密
度実装が可能となる効果も得られる。
【００２２】以上のように構成された本発明の実施の形
態１におけるチップ形抵抗ネットワークについて、以下
にその製造方法を図面を参照しながら説明する。
態１におけるチップ形抵抗ネットワークについて、以下
にその製造方法を図面を参照しながら説明する。
【００２３】図３は本発明の実施の形態１におけるチッ
プ形抵抗ネットワークの製造方法を示す工程図である。
プ形抵抗ネットワークの製造方法を示す工程図である。
【００２４】まず、図３（ａ）に示すように、絶縁基板
１１上にニッケルクロムをスパッタリングにより着膜
し、フォトリソグラフィ工法によってパターン形成して
抵抗素子１４を形成する。
１１上にニッケルクロムをスパッタリングにより着膜
し、フォトリソグラフィ工法によってパターン形成して
抵抗素子１４を形成する。
【００２５】次に、図３（ｂ）に示すように、ニッケル
と銅をスパッタリングにより着膜し、フォトリソグラフ
ィ工法によってパターン形成して、共通電極１２と個別
電極１３を同時に形成する。
と銅をスパッタリングにより着膜し、フォトリソグラフ
ィ工法によってパターン形成して、共通電極１２と個別
電極１３を同時に形成する。
【００２６】次に、図３（ｃ）に示すように、スピンコ
ートにより全面着膜してフォトリソグラフィ工法によっ
てパターン形成して、バンプ電極１５を形成する位置に
開口部１７を持つ保護膜１６を形成する。
ートにより全面着膜してフォトリソグラフィ工法によっ
てパターン形成して、バンプ電極１５を形成する位置に
開口部１７を持つ保護膜１６を形成する。
【００２７】最後に、図３（ｄ）に示すように、はんだ
ペーストをスクリーン印刷により絶縁基板１１上に供給
し、リフローすることでバンプ電極１５を形成して、本
発明のチップ形抵抗ネットワークを形成するものであ
る。
ペーストをスクリーン印刷により絶縁基板１１上に供給
し、リフローすることでバンプ電極１５を形成して、本
発明のチップ形抵抗ネットワークを形成するものであ
る。
【００２８】なお、上記の説明では、共通電極１２、個
別電極１３をニッケル／銅の２層で構成した例で説明し
たが、クロム／銅、銀等の他の低抵抗材料で構成しても
良く、その製造方法についても説明したフォトリソグラ
フィ工法以外の方法、例えばスクリーン印刷法や、開口
部を設けたメタルマスクを用いスパッタリングにより所
定部のみ着膜しても良い。
別電極１３をニッケル／銅の２層で構成した例で説明し
たが、クロム／銅、銀等の他の低抵抗材料で構成しても
良く、その製造方法についても説明したフォトリソグラ
フィ工法以外の方法、例えばスクリーン印刷法や、開口
部を設けたメタルマスクを用いスパッタリングにより所
定部のみ着膜しても良い。
【００２９】また、抵抗素子１４をニッケルクロムで構
成した例で説明したが、酸化ルテニウム、タングステン
等の材料で構成しても良く、その製造方法についても説
明したフォトリソグラフィ工法以外の方法、例えばスク
リーン印刷法や、開口部を設けたメタルマスクを用いス
パッタリングにより所定部のみ着膜しても良い。
成した例で説明したが、酸化ルテニウム、タングステン
等の材料で構成しても良く、その製造方法についても説
明したフォトリソグラフィ工法以外の方法、例えばスク
リーン印刷法や、開口部を設けたメタルマスクを用いス
パッタリングにより所定部のみ着膜しても良い。
【００３０】また、バンプ電極１５をはんだで構成した
例で説明したが、他の低融点金属や導電性樹脂で構成し
ても良く、その製造方法についても説明したスクリーン
印刷以外の方法、例えばめっきやはんだボール移載法で
行っても良い。
例で説明したが、他の低融点金属や導電性樹脂で構成し
ても良く、その製造方法についても説明したスクリーン
印刷以外の方法、例えばめっきやはんだボール移載法で
行っても良い。
【００３１】また、保護膜（絶縁層）１６を紫外線硬化
形の熱硬化性樹脂で構成した例で説明したが、熱硬化性
樹脂やガラス等のバンプ電極１５の材料に濡れない材料
で構成すれば良く、その製造方法についても説明したフ
ォトリソグラフィ工法以外の方法、例えばスクリーン印
刷法や、開口部を設けたメタルマスクを用いスパッタリ
ングにより所定部のみ着膜しても良い。
形の熱硬化性樹脂で構成した例で説明したが、熱硬化性
樹脂やガラス等のバンプ電極１５の材料に濡れない材料
で構成すれば良く、その製造方法についても説明したフ
ォトリソグラフィ工法以外の方法、例えばスクリーン印
刷法や、開口部を設けたメタルマスクを用いスパッタリ
ングにより所定部のみ着膜しても良い。
【００３２】なお、上記構成以外に、向かい合う２つの
個別電極１３同士間に抵抗素子１４だけでなく共通電極
１２も存在するよう構成するか、個別電極１３を絶縁基
板１１の両端ではなく片側に設け、且つ共通電極１２と
抵抗素子１４の接合点全てにバンプ電極１５を設けて
も、上記と同じ理由によって、高周波回路で使用されて
もチップ形抵抗ネットワークを組み込んだ部品やセット
などが誤動作を起こさず、高密度実装が可能となる効果
も得られる。
個別電極１３同士間に抵抗素子１４だけでなく共通電極
１２も存在するよう構成するか、個別電極１３を絶縁基
板１１の両端ではなく片側に設け、且つ共通電極１２と
抵抗素子１４の接合点全てにバンプ電極１５を設けて
も、上記と同じ理由によって、高周波回路で使用されて
もチップ形抵抗ネットワークを組み込んだ部品やセット
などが誤動作を起こさず、高密度実装が可能となる効果
も得られる。
【００３３】また、共通電極１２に設けられるバンプ電
極１５の位置を、共通電極１２の両端近傍の２ヵ所およ
びその中間に設けても、各抵抗端子と電圧端子間の長さ
且つそのバラツキを小さくできるため、各抵抗端子と電
圧端子間のインダクタンス成分且つそのバラツキを小さ
くでき、高周波回路で使用されてもチップ形抵抗ネット
ワークを組み込んだ部品やセットなどが誤動作を起こし
にくいという効果が得られる。さらに、バンプ電極１５
によってこのチップ形抵抗ネットワークが実装基板に面
実装されるため、側面にはんだを形成しなくて済み、ま
た基板の端部に電圧端子を設けなくて済むため個別電極
の数が減る。従って、実装面積が小さくなり、高密度実
装が可能となる効果も得られる。
極１５の位置を、共通電極１２の両端近傍の２ヵ所およ
びその中間に設けても、各抵抗端子と電圧端子間の長さ
且つそのバラツキを小さくできるため、各抵抗端子と電
圧端子間のインダクタンス成分且つそのバラツキを小さ
くでき、高周波回路で使用されてもチップ形抵抗ネット
ワークを組み込んだ部品やセットなどが誤動作を起こし
にくいという効果が得られる。さらに、バンプ電極１５
によってこのチップ形抵抗ネットワークが実装基板に面
実装されるため、側面にはんだを形成しなくて済み、ま
た基板の端部に電圧端子を設けなくて済むため個別電極
の数が減る。従って、実装面積が小さくなり、高密度実
装が可能となる効果も得られる。
【００３４】また、個別電極１３にバンプ電極１５を設
けるとしたが、バンプ電極１５以外で個別電極１３を実
装基板に取り付けても、各個別電極１３（抵抗端子）と
電圧端子間の長さに影響はないので、同じ効果が得られ
る。
けるとしたが、バンプ電極１５以外で個別電極１３を実
装基板に取り付けても、各個別電極１３（抵抗端子）と
電圧端子間の長さに影響はないので、同じ効果が得られ
る。
【００３５】
【発明の効果】以上のように本発明によれば、矩形状の
絶縁基板と、この絶縁基板の端部に設けられた複数の個
別電極と、前記個別電極と接合されるように設けられた
複数の抵抗素子と、前記抵抗素子と電気的に接合される
ように設けられた共通電極と、この共通電極の両端近傍
および両端近傍以外の部分に設けられたバンプ電極とか
らなるもので、この構成によれば、個別電極全てが抵抗
端子になり、且つ共通電極の両端近傍および両端近傍以
外の部分に設けられたバンプ電極が電圧端子となるた
め、共通電極の両端近傍および、これらの間に少なくと
ももう１つ電圧端子を設けることができる。従って各個
別電極と電圧端子間の長さおよびそのバラツキを小さく
できるため、各抵抗端子と電圧端子間のインダクタンス
成分およびそのバラツキを小さくでき、高周波回路で使
用されてもチップ形抵抗ネットワークを組み込んだ部品
やセットなどが誤動作を起こしにくい。さらに、バンプ
電極によってこのチップ形抵抗ネットワークが実装基板
に面実装されるため側面にはんだを形成しなくて済み、
また基板の端部に電圧端子を設けなくて済むため個別電
極の数が減り、これにより実装面積が小さくなるため、
高密度実装が可能になるチップ形抵抗ネットワークが得
られるという有利な効果が得られる。
絶縁基板と、この絶縁基板の端部に設けられた複数の個
別電極と、前記個別電極と接合されるように設けられた
複数の抵抗素子と、前記抵抗素子と電気的に接合される
ように設けられた共通電極と、この共通電極の両端近傍
および両端近傍以外の部分に設けられたバンプ電極とか
らなるもので、この構成によれば、個別電極全てが抵抗
端子になり、且つ共通電極の両端近傍および両端近傍以
外の部分に設けられたバンプ電極が電圧端子となるた
め、共通電極の両端近傍および、これらの間に少なくと
ももう１つ電圧端子を設けることができる。従って各個
別電極と電圧端子間の長さおよびそのバラツキを小さく
できるため、各抵抗端子と電圧端子間のインダクタンス
成分およびそのバラツキを小さくでき、高周波回路で使
用されてもチップ形抵抗ネットワークを組み込んだ部品
やセットなどが誤動作を起こしにくい。さらに、バンプ
電極によってこのチップ形抵抗ネットワークが実装基板
に面実装されるため側面にはんだを形成しなくて済み、
また基板の端部に電圧端子を設けなくて済むため個別電
極の数が減り、これにより実装面積が小さくなるため、
高密度実装が可能になるチップ形抵抗ネットワークが得
られるという有利な効果が得られる。
【図１】（ａ）本発明の実施の形態１におけるチップ形
抵抗ネットワークの上面図 （ｂ）同Ｂ−Ｂ間における断面図
抵抗ネットワークの上面図 （ｂ）同Ｂ−Ｂ間における断面図
【図２】本発明の実施の形態１におけるチップ形抵抗ネ
ットワークの等価回路を示す図
ットワークの等価回路を示す図
【図３】本発明の実施の形態１におけるチップ形抵抗ネ
ットワークの製造方法を示す工程図
ットワークの製造方法を示す工程図
【図４】（ａ）従来のチップ形抵抗ネットワークの上面
図 （ｂ）同Ａ−Ａ間における断面図 （ｃ）同等価回路を示す図
図 （ｂ）同Ａ−Ａ間における断面図 （ｃ）同等価回路を示す図
１１ 絶縁基板 １２ 共通電極 １３ 個別電極 １４ 抵抗素子 １５ バンプ電極 １６ 保護膜
Claims (3)
- 【請求項１】 矩形状の絶縁基板と、この絶縁基板の端
部に設けられた複数の個別電極と、前記個別電極と接合
されるように設けられた複数の抵抗素子と、前記抵抗素
子と電気的に接合されるように設けられた共通電極と、
この共通電極の両端近傍および両端近傍以外の部分に設
けられたバンプ電極とからなるチップ形抵抗ネットワー
ク。 - 【請求項２】 バンプ電極を、共通電極と抵抗素子との
全ての接合点に設けた請求項１記載のチップ形抵抗ネッ
トワーク。 - 【請求項３】 矩形状の絶縁基板と、この絶縁基板の両
端部にそれぞれ同数設けられた複数の個別電極と、向か
い合う２つの個別電極同士をそれぞれ接合するように設
けられた複数の抵抗素子と、この全ての抵抗素子を跨ぎ
且つ全ての前記抵抗素子と電気的に接合されるように設
けられた共通電極と、前記共通電極と抵抗素子との全て
の接合点に設けられたバンプ電極とからなるチップ形抵
抗ネットワーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24678198A JP2000077218A (ja) | 1998-09-01 | 1998-09-01 | チップ形抵抗ネットワーク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24678198A JP2000077218A (ja) | 1998-09-01 | 1998-09-01 | チップ形抵抗ネットワーク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077218A true JP2000077218A (ja) | 2000-03-14 |
Family
ID=17153578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24678198A Pending JP2000077218A (ja) | 1998-09-01 | 1998-09-01 | チップ形抵抗ネットワーク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077218A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004056162A1 (ja) * | 2002-12-18 | 2004-07-01 | K-Tech Devices Corp. | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 |
| US6897761B2 (en) * | 2002-12-04 | 2005-05-24 | Cts Corporation | Ball grid array resistor network |
| WO2005091313A1 (ja) * | 2004-03-24 | 2005-09-29 | Minowa Koa Inc. | 電子部品 |
| JP2005311271A (ja) * | 2004-03-24 | 2005-11-04 | Minowa Koa Inc | ネットワーク抵抗器 |
| WO2005124794A1 (ja) * | 2004-06-16 | 2005-12-29 | Minowa Koa Inc. | 導電性ボールが端子と接続された電子部品及びその製造法 |
| JP2006066865A (ja) * | 2004-07-30 | 2006-03-09 | Minowa Koa Inc | 電子部品 |
-
1998
- 1998-09-01 JP JP24678198A patent/JP2000077218A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897761B2 (en) * | 2002-12-04 | 2005-05-24 | Cts Corporation | Ball grid array resistor network |
| WO2004056162A1 (ja) * | 2002-12-18 | 2004-07-01 | K-Tech Devices Corp. | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 |
| WO2005091313A1 (ja) * | 2004-03-24 | 2005-09-29 | Minowa Koa Inc. | 電子部品 |
| JP2005311271A (ja) * | 2004-03-24 | 2005-11-04 | Minowa Koa Inc | ネットワーク抵抗器 |
| JPWO2005091313A1 (ja) * | 2004-03-24 | 2008-02-07 | 箕輪興亜株式会社 | 電子部品 |
| JP4508737B2 (ja) * | 2004-03-24 | 2010-07-21 | コーア株式会社 | ネットワーク抵抗器 |
| JP4568719B2 (ja) * | 2004-03-24 | 2010-10-27 | コーア株式会社 | 電子部品 |
| WO2005124794A1 (ja) * | 2004-06-16 | 2005-12-29 | Minowa Koa Inc. | 導電性ボールが端子と接続された電子部品及びその製造法 |
| JPWO2005124794A1 (ja) * | 2004-06-16 | 2008-04-17 | コーア株式会社 | 導電性ボールが端子と接続された電子部品及びその製造法 |
| JP2006066865A (ja) * | 2004-07-30 | 2006-03-09 | Minowa Koa Inc | 電子部品 |
| JP4646296B2 (ja) * | 2004-07-30 | 2011-03-09 | コーア株式会社 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888665A (en) | Customizable circuitry | |
| US7746212B2 (en) | Temperature sensor and method for its production | |
| JPH11144904A (ja) | チップ電子部品 | |
| US6759744B2 (en) | Electronic circuit unit suitable for miniaturization | |
| EP0257738B1 (en) | Electrical component with added connecting conducting paths | |
| JP2000077218A (ja) | チップ形抵抗ネットワーク | |
| US4136356A (en) | Wiring substrate for a matrix circuit | |
| US5517162A (en) | Dielectric resonator including a plurality of solder bumps and method of mounting dielectric resonator | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| KR20010098466A (ko) | 3단자형 가변 인덕턴스 소자 | |
| JPH0563346A (ja) | チツプ型電子部品を搭載した装置 | |
| JPS63170826A (ja) | 回路遮断素子 | |
| JPH0758272A (ja) | 電力用半導体装置 | |
| JP2001155903A (ja) | 電子部品 | |
| JP3885965B2 (ja) | 面実装型チップネットワーク部品 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| KR950008236B1 (ko) | 점퍼칩 어레이 및 제조방법 | |
| JPH11283802A (ja) | チップ抵抗器 | |
| JP2869943B2 (ja) | 抵抗付中継台を有したハイブリッドｉｃ | |
| JP2633721B2 (ja) | 面実装用ネットワーク型電子部品 | |
| JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
| JPH03179779A (ja) | 絶縁ゲート型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |