JPH03179779A - 絶縁ゲート型半導体装置 - Google Patents
絶縁ゲート型半導体装置Info
- Publication number
- JPH03179779A JPH03179779A JP5105890A JP5105890A JPH03179779A JP H03179779 A JPH03179779 A JP H03179779A JP 5105890 A JP5105890 A JP 5105890A JP 5105890 A JP5105890 A JP 5105890A JP H03179779 A JPH03179779 A JP H03179779A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- resistive
- resistance
- semiconductor device
- resistive regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲートとゲート端子との接続がゲートパッド
への導線の固着によって行われる絶縁ゲート型半導体装
置に関する。
への導線の固着によって行われる絶縁ゲート型半導体装
置に関する。
絶縁ゲート型半導体装置のスイッチング速度は、ゲート
に直列の抵抗およびゲートと半導体基体の間の容量の積
に依存する。従って、絶縁ゲート型半導体装置は、目標
とするスイッチング速度などに対応して最適のゲート抵
抗を持つことが望ましい。そこで従来は、各種の使用目
的に応するため、それぞれ異なったゲート抵抗を別部品
として付加して使用されていた。
に直列の抵抗およびゲートと半導体基体の間の容量の積
に依存する。従って、絶縁ゲート型半導体装置は、目標
とするスイッチング速度などに対応して最適のゲート抵
抗を持つことが望ましい。そこで従来は、各種の使用目
的に応するため、それぞれ異なったゲート抵抗を別部品
として付加して使用されていた。
ゲート抵抗の異なる絶縁ゲート型半導体装置を製造する
ためには、各機種ごとに最初から異なる設計を行わなけ
ればならない。その結果、各機種の原価上昇は避けられ
ない。また、使用回路ごとに異なる抵抗値のゲート抵抗
を別部品として付加しようとすると製造ラインが複雑と
なり誤りの発生率が高くなるとともにコストも高くなる
。
ためには、各機種ごとに最初から異なる設計を行わなけ
ればならない。その結果、各機種の原価上昇は避けられ
ない。また、使用回路ごとに異なる抵抗値のゲート抵抗
を別部品として付加しようとすると製造ラインが複雑と
なり誤りの発生率が高くなるとともにコストも高くなる
。
本発明の目的は、低い原価で製造できる所望のゲート抵
抗をもつ絶縁ゲート型半導体装置を提供することにある
。
抗をもつ絶縁ゲート型半導体装置を提供することにある
。
上記の目的を達成するために、本発明は、ゲートとゲー
ト端子との接続がゲートパッドへの導線の固着によって
行われる絶縁ゲート型半導体装置において、ゲートパッ
ド部の下に複数の抵抗領域を備え、それらの抵抗領域の
うち所定の領域がゲ−トとゲートパッドの間に接続され
たものとする。
ト端子との接続がゲートパッドへの導線の固着によって
行われる絶縁ゲート型半導体装置において、ゲートパッ
ド部の下に複数の抵抗領域を備え、それらの抵抗領域の
うち所定の領域がゲ−トとゲートパッドの間に接続され
たものとする。
あらかじめゲートパッドの下に複数の抵抗領域を形成し
ておき、必要とされるゲート抵抗に応じてそれらの抵抗
領域のうち任意のものを選び、ゲートとゲートパッドと
の間に接続すれば、所望のゲート抵抗をもつ絶縁ゲート
型半導体装置が接続方法、抵抗領域の組合わせを変更す
ることで容易に製造することができる。
ておき、必要とされるゲート抵抗に応じてそれらの抵抗
領域のうち任意のものを選び、ゲートとゲートパッドと
の間に接続すれば、所望のゲート抵抗をもつ絶縁ゲート
型半導体装置が接続方法、抵抗領域の組合わせを変更す
ることで容易に製造することができる。
第１図は絶縁ゲート型半導体装置の半導体基板を示す。
半導体基板１には、図示しないがソース領域、ドレイン
領域などが形成され、その表面上にはソース電極あるい
はゲート酸化膜を介してのゲートなどが形成されている
。ゲートはゲートランナを介してゲートパッドに接続さ
れ、ゲートパッドに固着されるゲートリードによりゲー
ト端子と接続されるが、ゲートランナ、ゲートパッド形
成の前に半導体基板１内あるいはその表面上に複数個の
抵抗領域２１．２２を形成しておく。抵抗領域２１．２
２は、基板ｌへの不純物拡散領域あるいは基板表面上に
被着した多結晶シリコン膜の領域として形成される。抵
抗領域２１．２２の上を絶縁膜で覆い、各抵抗領域の両
端に絶縁膜の開口部３を明けておく。このあと、導電性
物質、例えばアルミニウムを真空蒸着し、ゲートの各部
に達するゲートランナ４を形成する。ゲートランナ４は
抵抗領域２１の一端に開口部３において接触する。ゲー
トランナ４のパターニングと同時に点線で示したゲート
パッド５および配線６をパターニングする。配線６は抵
抗領域の端部に開口部３において接触することにより、
抵抗領域２１と抵抗領域２２を、あるいは抵抗領域２２
相互間を接続する。また、ゲートパッド５は４個の抵抗
領域２２の両端の開口部３および別の４個の抵抗領域の
一端の開口部３を覆っている。この結果、ゲートリード
の接続されるゲートパッド５とゲートランナ４の間に、
２並列の抵抗領域２２．１個の抵抗領域２２および１個
の抵抗領域２１の２組が直並列に接続されることになる
。
領域などが形成され、その表面上にはソース電極あるい
はゲート酸化膜を介してのゲートなどが形成されている
。ゲートはゲートランナを介してゲートパッドに接続さ
れ、ゲートパッドに固着されるゲートリードによりゲー
ト端子と接続されるが、ゲートランナ、ゲートパッド形
成の前に半導体基板１内あるいはその表面上に複数個の
抵抗領域２１．２２を形成しておく。抵抗領域２１．２
２は、基板ｌへの不純物拡散領域あるいは基板表面上に
被着した多結晶シリコン膜の領域として形成される。抵
抗領域２１．２２の上を絶縁膜で覆い、各抵抗領域の両
端に絶縁膜の開口部３を明けておく。このあと、導電性
物質、例えばアルミニウムを真空蒸着し、ゲートの各部
に達するゲートランナ４を形成する。ゲートランナ４は
抵抗領域２１の一端に開口部３において接触する。ゲー
トランナ４のパターニングと同時に点線で示したゲート
パッド５および配線６をパターニングする。配線６は抵
抗領域の端部に開口部３において接触することにより、
抵抗領域２１と抵抗領域２２を、あるいは抵抗領域２２
相互間を接続する。また、ゲートパッド５は４個の抵抗
領域２２の両端の開口部３および別の４個の抵抗領域の
一端の開口部３を覆っている。この結果、ゲートリード
の接続されるゲートパッド５とゲートランナ４の間に、
２並列の抵抗領域２２．１個の抵抗領域２２および１個
の抵抗領域２１の２組が直並列に接続されることになる
。
このような抵抗領域２１．２２の接続方法は、導電性物
質の膜のパターニングにより任意に変えることができる
ので、さまざまなゲート抵抗を容易にゲートに接続する
ことができる。
質の膜のパターニングにより任意に変えることができる
ので、さまざまなゲート抵抗を容易にゲートに接続する
ことができる。
本発明によれば、ゲートパッド部の下に複数の抵抗領域
を形成しておくことにより、ウェーハプロセスの最終工
程の半導体基板上の導電性物質パターニングによって接
続方法を変えれば任意のゲート抵抗をゲートに接続する
ことができ、ゲート抵抗形成のために基板面積が増加す
ることもないので、所期のゲート抵抗をもつ絶縁ゲート
型半導体装置を低い原価で製造することが可能になった
。
を形成しておくことにより、ウェーハプロセスの最終工
程の半導体基板上の導電性物質パターニングによって接
続方法を変えれば任意のゲート抵抗をゲートに接続する
ことができ、ゲート抵抗形成のために基板面積が増加す
ることもないので、所期のゲート抵抗をもつ絶縁ゲート
型半導体装置を低い原価で製造することが可能になった
。
第１図は本発明の一実施例の絶縁ゲート型半導体装置の
半導体基板の透視平面図である。 １ 半導体基板、２１．２２ 抵抗領域、４ ゲート
ランナ、５ ゲートパッド、６ 配線。 第１図
半導体基板の透視平面図である。 １ 半導体基板、２１．２２ 抵抗領域、４ ゲート
ランナ、５ ゲートパッド、６ 配線。 第１図
Claims (1)
- １）ゲートとゲート端子との接続がゲートパッドへの導
線の固着によって行われるものにおいて、ゲートパッド
部の下に複数の抵抗領域を備え、それらの抵抗領域のう
ち所定の領域がゲートとゲートパッドの間に接続される
ことを特徴とする絶縁ゲート型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5105890A JPH03179779A (ja) | 1989-09-29 | 1990-03-02 | 絶縁ゲート型半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-254692 | 1989-09-29 | ||
| JP25469289 | 1989-09-29 | ||
| JP5105890A JPH03179779A (ja) | 1989-09-29 | 1990-03-02 | 絶縁ゲート型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03179779A true JPH03179779A (ja) | 1991-08-05 |
Family
ID=26391579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5105890A Pending JPH03179779A (ja) | 1989-09-29 | 1990-03-02 | 絶縁ゲート型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03179779A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123340A (ja) * | 2003-10-15 | 2005-05-12 | Rohm Co Ltd | 半導体装置 |
| CN104282738A (zh) * | 2014-10-29 | 2015-01-14 | 深圳市可易亚半导体科技有限公司 | 可减少功率器件导通电阻的栅极衬垫结构 |
| US9553084B2 (en) | 2013-09-09 | 2017-01-24 | Mitsubishi Electric Corporation | Switching element, semiconductor device, and semiconductor device manufacturing method |
-
1990
- 1990-03-02 JP JP5105890A patent/JPH03179779A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123340A (ja) * | 2003-10-15 | 2005-05-12 | Rohm Co Ltd | 半導体装置 |
| JP4618767B2 (ja) * | 2003-10-15 | 2011-01-26 | ローム株式会社 | 半導体装置 |
| US9553084B2 (en) | 2013-09-09 | 2017-01-24 | Mitsubishi Electric Corporation | Switching element, semiconductor device, and semiconductor device manufacturing method |
| CN104282738A (zh) * | 2014-10-29 | 2015-01-14 | 深圳市可易亚半导体科技有限公司 | 可减少功率器件导通电阻的栅极衬垫结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6450443A (en) | Semiconductor device | |
| KR920702556A (ko) | 반도체장치및 그 제조방법 | |
| JPH03179779A (ja) | 絶縁ゲート型半導体装置 | |
| US3310711A (en) | Vertically and horizontally integrated microcircuitry | |
| JP3177971B2 (ja) | 抵抗素子を有する半導体装置 | |
| US4194174A (en) | Method for fabricating ballasted finger electrode | |
| JP3136714B2 (ja) | 抵抗形成法 | |
| JPS5691406A (en) | Thin film coil | |
| JP2000077218A (ja) | チップ形抵抗ネットワーク | |
| JPH02296306A (ja) | インダクタ | |
| JPH09289286A (ja) | 半導体装置の容量素子 | |
| US4097685A (en) | Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same | |
| JPH0310234B2 (ja) | ||
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPS6232637A (ja) | 半導体装置 | |
| JPH04271106A (ja) | コンデンサおよびコンデンサネットワークおよび抵抗コンデンサネットワーク | |
| JPH0650961Y2 (ja) | 多連チップ型抵抗器 | |
| JP2965638B2 (ja) | 半導体装置 | |
| JPS62158355A (ja) | トランジスタ装置の製造方法 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 | |
| JPH0610641Y2 (ja) | 抵抗器 | |
| JPH01201964A (ja) | 半導体装置 | |
| JPH0553070B2 (ja) | ||
| JPH03235366A (ja) | マスタースライス方式半導体集積回路装置 | |
| JPS60214553A (ja) | バイポ−ラ集積回路装置 |