JPH0650961Y2 - 多連チップ型抵抗器 - Google Patents
多連チップ型抵抗器Info
- Publication number
- JPH0650961Y2 JPH0650961Y2 JP1989001507U JP150789U JPH0650961Y2 JP H0650961 Y2 JPH0650961 Y2 JP H0650961Y2 JP 1989001507 U JP1989001507 U JP 1989001507U JP 150789 U JP150789 U JP 150789U JP H0650961 Y2 JPH0650961 Y2 JP H0650961Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrodes
- wiring pattern
- multiple chip
- chip resistor
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、方形の絶縁基板の上面に複数個の抵抗膜を形
成してなる多連チップ型抵抗器に関する。
成してなる多連チップ型抵抗器に関する。
（従来の技術） 従来、この種の多連チップ型抵抗器は、例えば第７図に
示すように構成されている。この多連チップ型抵抗器20
は、アルミナ等からなる方形の絶縁基板21の上面に複数
個の抵抗膜22を横に並べて形成するとともに、その絶縁
基板21の対向する両端縁の向かい合う位置に抵抗膜22に
接続された端子電極23,24をそれぞれ形成したものであ
る。
示すように構成されている。この多連チップ型抵抗器20
は、アルミナ等からなる方形の絶縁基板21の上面に複数
個の抵抗膜22を横に並べて形成するとともに、その絶縁
基板21の対向する両端縁の向かい合う位置に抵抗膜22に
接続された端子電極23,24をそれぞれ形成したものであ
る。
この端子電極23,24は、図示はしていないが、それぞれ
絶縁基板21の側面および下面にも連続して形成されてい
る。また、図示はしていないが、絶縁基板21の上面には
抵抗膜22を覆うようにグレーズ材料からなる保護膜が設
けられる。なお、絶縁基板21の対向する両端縁の隣り合
う端子電極23,23間および24,24間には凹溝25,26がそれ
ぞれ形成され、端子電極23,24を配線基板の配線パター
ンに半田付けしたときに、隣り合う端子電極間が半田で
短絡しないようになっている。
絶縁基板21の側面および下面にも連続して形成されてい
る。また、図示はしていないが、絶縁基板21の上面には
抵抗膜22を覆うようにグレーズ材料からなる保護膜が設
けられる。なお、絶縁基板21の対向する両端縁の隣り合
う端子電極23,23間および24,24間には凹溝25,26がそれ
ぞれ形成され、端子電極23,24を配線基板の配線パター
ンに半田付けしたときに、隣り合う端子電極間が半田で
短絡しないようになっている。
（考案が解決しようとする課題） 上記のように構成された多連チップ型抵抗器20は、その
小型化をより促進するために隣り合う端子電極23,23間
および24,24間のピッチが、通常は半導体ICの端子ピッ
チに近似しているかあるいはそれに比べて狭くなってい
る。また、半導体ICを取り付ける配線基板は、その配線
パターンが少なくとも半導体ICを取り付ける位置近傍に
おいてはその端子ピッチに合わせて形成されている。そ
のため、上記の多連チップ型抵抗器20を配線基板の半導
体IC近傍に取り付け、しかも両端縁の端子電極23,24を
接続する配線パターンをすべて同じ方向に引き伸ばして
形成しようとすると、例えば第８図に示すように多連チ
ップ型抵抗器20の一方の端縁側の端子電極23側はその配
線パターン27をそのまままっすぐに引き伸ばして形成で
きるとしても、他方の端縁側の端子電極24側においては
端子電極23側の配線パターン27間に余分なスペースがな
いためにその配線パターン28を一旦迂回させて引き伸ば
す必要が生じる。
小型化をより促進するために隣り合う端子電極23,23間
および24,24間のピッチが、通常は半導体ICの端子ピッ
チに近似しているかあるいはそれに比べて狭くなってい
る。また、半導体ICを取り付ける配線基板は、その配線
パターンが少なくとも半導体ICを取り付ける位置近傍に
おいてはその端子ピッチに合わせて形成されている。そ
のため、上記の多連チップ型抵抗器20を配線基板の半導
体IC近傍に取り付け、しかも両端縁の端子電極23,24を
接続する配線パターンをすべて同じ方向に引き伸ばして
形成しようとすると、例えば第８図に示すように多連チ
ップ型抵抗器20の一方の端縁側の端子電極23側はその配
線パターン27をそのまままっすぐに引き伸ばして形成で
きるとしても、他方の端縁側の端子電極24側においては
端子電極23側の配線パターン27間に余分なスペースがな
いためにその配線パターン28を一旦迂回させて引き伸ば
す必要が生じる。
ところが、このように配線パターンを迂回させて引き伸
ばすようにすると、配線パターン設計が煩雑になるとと
もに、配線パターンに余分な抵抗分が形成されることに
なるという問題がある。
ばすようにすると、配線パターン設計が煩雑になるとと
もに、配線パターンに余分な抵抗分が形成されることに
なるという問題がある。
本考案は、このような課題に鑑みてなされたものであっ
て、配線基板の配線パターン設計を容易にするととも
に、配線パターンに余分な抵抗分を形成させることのな
い多連チップ型抵抗器を提供することを目的としてい
る。
て、配線基板の配線パターン設計を容易にするととも
に、配線パターンに余分な抵抗分を形成させることのな
い多連チップ型抵抗器を提供することを目的としてい
る。
（課題を解決するための手段） このような目的を達成するために、本考案の多連チップ
型抵抗器は、絶縁基板の対向する両端縁の端子電極のピ
ッチをこの多連チップ型抵抗器を取り付ける配線基板の
配線パターンピッチの２倍かあるいはそれに近似した値
にするとともに、一方の端縁側の端子電極と他方の端縁
側の端子電極とを互いに配線パターンピッチかあるいは
それに近似した値だけずらせて形成したことを特徴とし
ている。
型抵抗器は、絶縁基板の対向する両端縁の端子電極のピ
ッチをこの多連チップ型抵抗器を取り付ける配線基板の
配線パターンピッチの２倍かあるいはそれに近似した値
にするとともに、一方の端縁側の端子電極と他方の端縁
側の端子電極とを互いに配線パターンピッチかあるいは
それに近似した値だけずらせて形成したことを特徴とし
ている。
（作用） 両端縁の端子電極のピッチが配線パターンピッチの２倍
かあるいはそれに近似した値になっており、しかもそれ
ぞれの端縁の対向する端子電極が配線パターンピッチか
あるいはそれに近似した値だけ位置がずれているため、
一方の端縁側の端子電極を接続するための隣り合う配線
パターン間に、他方の端縁側の端子電極を接続するため
の配線パターンを形成することができるようになる。
かあるいはそれに近似した値になっており、しかもそれ
ぞれの端縁の対向する端子電極が配線パターンピッチか
あるいはそれに近似した値だけ位置がずれているため、
一方の端縁側の端子電極を接続するための隣り合う配線
パターン間に、他方の端縁側の端子電極を接続するため
の配線パターンを形成することができるようになる。
そのため、多連チップ型抵抗器の対向する両端縁の端子
電極を接続するための配線パターンはそられをすべて同
じ方向に引き伸ばして形成する場合であっても、従来の
ように一部を迂回させることなくすべてをまっすぐに引
き伸ばして形成することができるようになる。
電極を接続するための配線パターンはそられをすべて同
じ方向に引き伸ばして形成する場合であっても、従来の
ように一部を迂回させることなくすべてをまっすぐに引
き伸ばして形成することができるようになる。
（実施例） 以下、本考案の実施例を図面を参照して詳細に説明す
る。
る。
第１図は本考案の実施例に係る多連チップ型抵抗器の平
面図であり、第２図はその断面側面図である。
面図であり、第２図はその断面側面図である。
これらの図において、多連チップ型抵抗器１は、アルミ
ナ等からなる方形の絶縁基板２の上面に形成された複数
個の抵抗膜３と、この抵抗膜３に接続され、絶縁基板２
の対向する両端縁に形成されたそれぞれ複数個の端子電
極4,5とから構成されている。これらの端子電極4,5は、
例えばAg,Ag-Pd,Cu等の電極ペーストが印刷され、焼成
されて形成されており、隣り合う端子電極4,4間および
5,5間のピッチＰは、この多連チップ型抵抗器１を取り
付ける配線基板に形成された配線パターンピッチの２倍
かあるいはそれに近似した値に設定されている。また、
一方の端縁側の端子電極４と他方の端縁側の端子電極５
は、その位置が配線パターンピッチかあるいはそれに近
似した値だけずらせて形成されている。すなわち、一方
の端縁側の端子電極４は他方の端縁側の隣り合う端子電
極5,5間に、また他方の端縁側の端子電極５は一方の端
縁側の隣り合う端子電極4,4間に位置するような関係に
なっている。また、それぞれの端子電極4,5は、絶縁基
板２の側面および下面にも連続して形成され、その上面
側の先端部分がＬ型に形成されて互いに対となる端子電
極4,5どうしが対向するような形状になっている。抵抗
膜３は、例えば酸化ルテニウム等のサーメット抵抗ペー
ストが端子電極4,5の先端部分間にまたがって印刷され
焼成されて形成されている。絶縁基板２の両端縁の端子
電極4,5部分の両側には凹溝6,7がそれぞれ形成されてい
る。さらに、図示はしていないが、絶縁基板２の上面に
は抵抗膜３を覆うようにグレーズ材料等からなる保護膜
が形成される。
ナ等からなる方形の絶縁基板２の上面に形成された複数
個の抵抗膜３と、この抵抗膜３に接続され、絶縁基板２
の対向する両端縁に形成されたそれぞれ複数個の端子電
極4,5とから構成されている。これらの端子電極4,5は、
例えばAg,Ag-Pd,Cu等の電極ペーストが印刷され、焼成
されて形成されており、隣り合う端子電極4,4間および
5,5間のピッチＰは、この多連チップ型抵抗器１を取り
付ける配線基板に形成された配線パターンピッチの２倍
かあるいはそれに近似した値に設定されている。また、
一方の端縁側の端子電極４と他方の端縁側の端子電極５
は、その位置が配線パターンピッチかあるいはそれに近
似した値だけずらせて形成されている。すなわち、一方
の端縁側の端子電極４は他方の端縁側の隣り合う端子電
極5,5間に、また他方の端縁側の端子電極５は一方の端
縁側の隣り合う端子電極4,4間に位置するような関係に
なっている。また、それぞれの端子電極4,5は、絶縁基
板２の側面および下面にも連続して形成され、その上面
側の先端部分がＬ型に形成されて互いに対となる端子電
極4,5どうしが対向するような形状になっている。抵抗
膜３は、例えば酸化ルテニウム等のサーメット抵抗ペー
ストが端子電極4,5の先端部分間にまたがって印刷され
焼成されて形成されている。絶縁基板２の両端縁の端子
電極4,5部分の両側には凹溝6,7がそれぞれ形成されてい
る。さらに、図示はしていないが、絶縁基板２の上面に
は抵抗膜３を覆うようにグレーズ材料等からなる保護膜
が形成される。
なお、絶縁基板２の対向する両端縁間の寸法Ｗは、配線
基板への取り付けの関係で端子電極4,5間のピッチＰに
合わせておくことが望ましい。
基板への取り付けの関係で端子電極4,5間のピッチＰに
合わせておくことが望ましい。
このように構成された多連チップ型抵抗器１は、それぞ
れの端縁側の端子電極が対向する端縁側の隣り合う端子
電極間に位置することになり、対となる端子電極4,5間
のピッチは、この多連チップ型抵抗器１を取り付ける配
線パターンピッチに等しいかあるいはそれに近似した値
となる。そのため、例えば第３図に示すように端子電極
4,5を接続するための配線パターン8,9を同じ方向に引き
伸ばして形成する場合に、一方の端縁側の端子電極４を
接続する隣り合う配線パターン8,8間に、他の端縁側の
端子電極５を接続する配線パターン９を形成することが
できるようになる。すなわち、この場合の配線パターン
8,9間のピッチは、半導体ICを取り付ける配線パターン
ピッチに等しいかあるいはそれに近似した値となる。こ
の第３図に示す配線パターン8,9は、すべて同じ方向に
伸びるように形成されたものであるが、例えば第４図に
示すように、配線パターン8,9が互いに逆方向に伸びる
ように形成されている場合には、隣り合う配線パターン
8,8間および9,9間に別の配線パターン10を形成すること
ができるようになり、配線基板の配線パターン密度を大
きくすることができる。
れの端縁側の端子電極が対向する端縁側の隣り合う端子
電極間に位置することになり、対となる端子電極4,5間
のピッチは、この多連チップ型抵抗器１を取り付ける配
線パターンピッチに等しいかあるいはそれに近似した値
となる。そのため、例えば第３図に示すように端子電極
4,5を接続するための配線パターン8,9を同じ方向に引き
伸ばして形成する場合に、一方の端縁側の端子電極４を
接続する隣り合う配線パターン8,8間に、他の端縁側の
端子電極５を接続する配線パターン９を形成することが
できるようになる。すなわち、この場合の配線パターン
8,9間のピッチは、半導体ICを取り付ける配線パターン
ピッチに等しいかあるいはそれに近似した値となる。こ
の第３図に示す配線パターン8,9は、すべて同じ方向に
伸びるように形成されたものであるが、例えば第４図に
示すように、配線パターン8,9が互いに逆方向に伸びる
ように形成されている場合には、隣り合う配線パターン
8,8間および9,9間に別の配線パターン10を形成すること
ができるようになり、配線基板の配線パターン密度を大
きくすることができる。
なお、本考案の多連チップ型抵抗器は上記の実施例のも
のに限らず、例えば第５図や第６図に示すような構成と
することもできる。
のに限らず、例えば第５図や第６図に示すような構成と
することもできる。
この第５図に示す多連チップ型抵抗器11は、端子電極4,
5の先端部分をＬ型にせずにまっすくに伸ばしたもので
抵抗膜３をそのまっすぐに伸ばした先端部分間にまたが
って形成したものである。
5の先端部分をＬ型にせずにまっすくに伸ばしたもので
抵抗膜３をそのまっすぐに伸ばした先端部分間にまたが
って形成したものである。
また、第６図に示す多連チップ型抵抗器12は、絶縁基板
２上面の中央長手方向に両端部の端子電極4,5間に接続
された共通電極13を形成し、抵抗膜３を端子電極4,5と
共通電極13とにまたがって形成したものである。
２上面の中央長手方向に両端部の端子電極4,5間に接続
された共通電極13を形成し、抵抗膜３を端子電極4,5と
共通電極13とにまたがって形成したものである。
さらには、抵抗膜３と端子電極4,5との接続態様はその
他にも種々あり、本考案の多連チップ型抵抗器はそれら
のすべてを含むものである。
他にも種々あり、本考案の多連チップ型抵抗器はそれら
のすべてを含むものである。
また、上記実施例における端子電極4,5部分の両側の凹
溝6,7は必ずしも必要とするものではない。逆に端子電
極4,5部分を凹溝形状としてもよい。
溝6,7は必ずしも必要とするものではない。逆に端子電
極4,5部分を凹溝形状としてもよい。
（考案の効果） 以上説明したことから明らかなように本考案によれば、
絶縁基板の対向する両端縁の端子電極のピッチを多連チ
ップ型抵抗器を取り付ける配線基板の配線パターンの２
倍かあるいはそれに近似した値にするとともに、一方の
端縁側の端子電極と他方の端縁側の端子電極とを互いに
配線パターンピッチに等しい値かあるいはそれに近似し
た値だけ位置をずらせて形成したことにより、配線基板
の配線パターン設計が容易となり、配線パターンに余分
な抵抗分を形成させるようなことがなくなる。
絶縁基板の対向する両端縁の端子電極のピッチを多連チ
ップ型抵抗器を取り付ける配線基板の配線パターンの２
倍かあるいはそれに近似した値にするとともに、一方の
端縁側の端子電極と他方の端縁側の端子電極とを互いに
配線パターンピッチに等しい値かあるいはそれに近似し
た値だけ位置をずらせて形成したことにより、配線基板
の配線パターン設計が容易となり、配線パターンに余分
な抵抗分を形成させるようなことがなくなる。
第１図は本考案の実施例の多連チップ型抵抗器の平面
図、第２図はその断面側面図、第３図および第４図は本
考案に係る多連チップ型抵抗器を取り付ける配線基板の
配線パターン図、第５図および第６図は本考案の他の実
施例の多連チップ型抵抗器の平面図である。 第７図は従来例の多連チップ型抵抗器の平面図、第８図
はその多連チップ型抵抗器を取り付ける配線基板の配線
パターン図である。 1,11,12……多連チップ型抵抗器、２……絶縁基板、３
……抵抗膜、4,5……端子電極、6,7……凹溝、8,9,10…
…配線パターン、13……共通電極。
図、第２図はその断面側面図、第３図および第４図は本
考案に係る多連チップ型抵抗器を取り付ける配線基板の
配線パターン図、第５図および第６図は本考案の他の実
施例の多連チップ型抵抗器の平面図である。 第７図は従来例の多連チップ型抵抗器の平面図、第８図
はその多連チップ型抵抗器を取り付ける配線基板の配線
パターン図である。 1,11,12……多連チップ型抵抗器、２……絶縁基板、３
……抵抗膜、4,5……端子電極、6,7……凹溝、8,9,10…
…配線パターン、13……共通電極。
Claims (1)
- 【請求項１】方形の絶縁基板の上面に複数個の抵抗膜を
形成するとともに、その絶縁基板の対向する両端縁に抵
抗膜と接続された複数個の端子電極をそれぞれ形成して
なる多連チップ型抵抗器であって、 その絶縁基板の対向する両端縁の端子電極のピッチをこ
の多連チップ型抵抗器を取り付ける配線基板の配線パタ
ーンピッチの２倍かあるいはそれに近似した値にすると
ともに、一方の端縁側の端子電極と他方の端縁側の端子
電極とを互いに配線パターンピッチかあるいはそれに近
似した値だけ位置をずらせて形成したことを特徴とする
多連チップ型抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989001507U JPH0650961Y2 (ja) | 1989-01-10 | 1989-01-10 | 多連チップ型抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989001507U JPH0650961Y2 (ja) | 1989-01-10 | 1989-01-10 | 多連チップ型抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0292905U JPH0292905U (ja) | 1990-07-24 |
| JPH0650961Y2 true JPH0650961Y2 (ja) | 1994-12-21 |
Family
ID=31201454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989001507U Expired - Lifetime JPH0650961Y2 (ja) | 1989-01-10 | 1989-01-10 | 多連チップ型抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650961Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0723924Y2 (ja) * | 1989-01-12 | 1995-05-31 | 株式会社村田製作所 | 多連チップ型抵抗器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135048A (en) * | 1975-12-11 | 1977-11-11 | Toyo Dengu Seisakushiyo Kk | Method of making chip resistors |
| JPS57199228A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Wire bonding pad device |
| JPS5939001A (ja) * | 1982-08-27 | 1984-03-03 | 富士通株式会社 | チツプ抵抗器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0356033Y2 (ja) * | 1985-05-13 | 1991-12-16 |
-
1989
- 1989-01-10 JP JP1989001507U patent/JPH0650961Y2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135048A (en) * | 1975-12-11 | 1977-11-11 | Toyo Dengu Seisakushiyo Kk | Method of making chip resistors |
| JPS57199228A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Wire bonding pad device |
| JPS5939001A (ja) * | 1982-08-27 | 1984-03-03 | 富士通株式会社 | チツプ抵抗器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0292905U (ja) | 1990-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650961Y2 (ja) | 多連チップ型抵抗器 | |
| JPH0723924Y2 (ja) | 多連チップ型抵抗器 | |
| JPH0563346A (ja) | チツプ型電子部品を搭載した装置 | |
| JPH1125U (ja) | 多連チップ型抵抗器 | |
| JPH0661609A (ja) | 回路基板 | |
| JP3415770B2 (ja) | 多連チップ電子部品 | |
| JPH05190308A (ja) | 多連チップ抵抗器 | |
| JPH04121708U (ja) | チツプｒネツトワーク | |
| JPH0737337Y2 (ja) | 回路部品 | |
| JP2623748B2 (ja) | 厚膜回路装置 | |
| JP3469227B2 (ja) | 多連チップ電子部品の製造方法 | |
| JPH0350616Y2 (ja) | ||
| JP2527326Y2 (ja) | 回路基板装置 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH08330115A (ja) | ネットワーク電子部品 | |
| KR200157441Y1 (ko) | 점퍼용칩 | |
| JPH0327060U (ja) | ||
| JPH0529508Y2 (ja) | ||
| JPH02288205A (ja) | チツプ素子 | |
| JPH0553318B2 (ja) | ||
| JPH0714668U (ja) | 回路基板装置 | |
| JPH04121707U (ja) | チツプｒネツトワーク | |
| JPH0321810U (ja) | ||
| JPS6381901A (ja) | チツプ抵抗器 | |
| JPH03120002U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |