KR200157441Y1 - 점퍼용칩 - Google Patents

점퍼용칩 Download PDF

Info

Publication number
KR200157441Y1
KR200157441Y1 KR2019940010640U KR19940010640U KR200157441Y1 KR 200157441 Y1 KR200157441 Y1 KR 200157441Y1 KR 2019940010640 U KR2019940010640 U KR 2019940010640U KR 19940010640 U KR19940010640 U KR 19940010640U KR 200157441 Y1 KR200157441 Y1 KR 200157441Y1
Authority
KR
South Korea
Prior art keywords
jumper chip
chip
insulating layer
jumper
terminal
Prior art date
Application number
KR2019940010640U
Other languages
English (en)
Other versions
KR950034377U (ko
Inventor
김대영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019940010640U priority Critical patent/KR200157441Y1/ko
Publication of KR950034377U publication Critical patent/KR950034377U/ko
Application granted granted Critical
Publication of KR200157441Y1 publication Critical patent/KR200157441Y1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 고안은 점퍼용 칩에 관한 것으로, 종래에 절연층(2)의 양단에 내부적으로 상호 도통되는 터미널단자(1)가 형성되어 있는 점퍼용 칩에 있어서, 절연층(22)의 네 모서리에 기판과 연결되는 도체코팅을 하고, 각 모서리는 상호 일조를 이루어 나란하게 도통되도록 도체코팅을 하여, 상기 절연층(22)의 양측에 터미널단자(21)가 형성되어 있는 것을 특징으로 하며, 이와 같은 본 고안은 인쇄 회로 기판상에서 패턴 연결시에 1개의 점퍼용 칩으로 2개의 기능을 하므로, 칩 마운트 공정 및 실장 면적을 줄일 수 있다.

Description

점퍼용 칩
제1(a)도는 종래의 점퍼용 칩의 사시도.
(b)도 및 (c)도는 종래의 점퍼용 칩의 사용 상태도.
제2(a)도는 본 고안에 따른 점퍼용 칩의 사시도.
(b)도는 본 고안에 따른 점퍼용 칩의 사용 상태도.
제3(a)도 및 (b)도는 본 고안에 따른 점퍼용 칩의 내부도선연결 상태를 나타낸 예시도이다.
* 도면의 주요 부분에 대한 부호의 설명
1, 21 : 터미널 단자 2, 22 : 절연층
4 : 패드 3-1 내지 3-9 : 도체패턴라인
5 : 내부도선 10, 20 : 점퍼 칩
본 고안은 점퍼용 칩에 관한 것으로, 특히 표면 실장 장치인 점퍼용 칩을 인쇄 회로 기판상에서 패턴 연결시에 1개의 점퍼용 칩으로 2개의 기능을 하도록 하여 실장 면적을 줄일 수 있는 점퍼 칩에 관한 것이다.
일반적으로 인쇄회로기판의 회로구성의 패턴연결등에 사용되는 종래의 점퍼 칩은 제1(a)도에 도시한 바와 같이 회로 기판상의 도체패턴과 연결되어 전류를 통할 수 있는 도체층인 터미널단자(1)와 절연층(2)으로 구성되며, 도시하지는 않았지만 상기 절연층(2)의 내부에는 양단의 터미널단자(1)를 전기적으로 연결하는 도선이 형성되어 구성되어 있다.
이와 같은 종래 점퍼 칩의 사용 상태도를 제1(b)도 및 제1(c)도에 도시하였으며, 구체적으로 제1(b)도는 인쇄회로기판상의 도체패턴에서 도체패턴라인(3-1)과 도체패턴라인(3-3)을 전기적으로 연결시키되, 도면참조번호(3-2)의 도체패턴라인과는 크로스 오버하여 연결해 주기 위하여 점퍼 칩의 터미널단자(1)를 도체패턴라인(3-1 및 3-3)의 패드(4)에 위치시켜 마운트시킨 상태를 나타낸 것이고, 제1(c)도는 2개의 도체패턴라인(3-4 및 3-5)을 상기 도체패턴라인(3-4 및 3-5)에 수직으로 형성되어 있는 도체패턴라인(3-6)과 크로스 오버의 상태로 연결하기 위하여 2개의 점퍼 칩(10)을 인쇄회로기판 상에 마운트시킨 상태를 나타낸 것이다.
즉, 제1(c)도와 같이 종래의 점퍼 칩을 이용하여 2개의 도체패턴라인을 수직선상의 도체패턴라인과 크로스 오버하여 연결해 주기 위해서는 2개의 점퍼 칩(10)이 인쇄회로기판 상에 실장되어야 하므로 칩 마운트 공정이 2번 이루어져야 하고 실장 면적이 커지는 단점이 있으며, 또한 하이브리드 아이시의 경우에는 점퍼 칩 대신에 크로스 오버용 절연체를 크로스되는 패턴라인과 패턴라인의 사이에 프린트 하는 방법을 사용하기도 하지만, 이와 같은 방법도 공정이 추가되는 단점이 있었다.
본 고안은 이를 해결코자 하는 것으로, 표면 실장 장치인 점퍼용 칩을 인쇄회로기판상에서 패턴 연결시에 1개의 점퍼용 칩으로 2개의 기능을 하도록 구성함을 특징으로 하여, 칩 마운트 공정 및 실장 면적을 줄일 수 있는 점퍼용 칩에 관한 것이다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
제2(a)도는 본 고안에 따른 점퍼용 칩의 사시도로, 절연층(22)의 네 모서리에 인쇄회로기판상에 마운트하여 도체패턴라인을 연결할 수 있는 알루미늄 도체코팅을 하고, 도체코팅된 각 모서리는 상호 일조를 이루어 나란하게 도통되도록 코팅을 하되, 상기 절연층(22)의 양측면에서 절연층(22)의 높이보다 작은 폭을 갖도록 도체 코팅을 하여 각 모서리에 형성된 도체코팅이 상호 일조를 이루어 나란하게 도통되도록 한다.
상기의 제2(a)도와 같이 도체코팅이 형성된 본 고안은 절연층(22)의 양측에 터미널단자(21)가 형성된다.
따라서, 제1(a)도에 도시되어 있는 종래의 점퍼용 칩(10)을 사용하여 제1(c)도에 도시한 바와 같이 2개의 도체패턴라인(3-4 및 3-5)을 상기 도체패턴라인(3-4 및 3-5)에 수직으로 형성되어 있는 도체패턴라인(3-6)과 크로스 오버의 상태로 연결하기 위하여서는 2개의 점퍼용 칩(10)을 기판 상에 마운트시켜야 하지만, 본 고안에 따른 점퍼용 칩은 1개의 점퍼칩(20)만을 사용하여도 2개의 도체패턴라인을 크로스 오버하여 패턴연결 할 수 있다.
제2(b)도는 본 고안에 따른 점퍼용 칩의 사용 상태도로, 2개의 도체패턴라인(3-7 및 3-8)을 도면참조번호(3-9)의 도체패턴라인과 크로스 오버하여 연결시키기 위하여 점퍼용 칩(20)의 양측에 형성되어 있는 터미널단자(21)를 패드(4)위에 마운트시킨 상태를 나타낸 것이다.
또한 제3(a)도 및 (b)도는 본 고안에 따른 점퍼용 칩의 내부도선연결 상태를 나타낸 예시도로서, 제3(a)도는 점퍼용 칩(20)의 양측에 형성되어 있는 2개의 터미널단자(21)의 모서리를 절연층(22)의 내부로 나란하게 내부도선 연결한 예시도이고, 제3(b)도는 크로스오버하여 내부도선연결한 상태를 나타낸 예시도로, 이와같이 다양한 내부도선연결의 변형에 따라 다양한 도체패턴라인의 연결이 가능하다.
이상에서 상세히 설명한 바와 같이 본 고안에 따르면, 1개의 점퍼 칩만을 사용하여 2개의 도체패턴 라인을 다른 도체패턴라인과 크로스 오버하여 연결시키므로서, 칩 마운트 공정을 줄일 수 있게 되고, 또한 복수개의 칩 대신에 하나의 칩으로 사용 가능하므로 원가 절감이 가능하게 되며, 인쇄회로기판에서 회로 설계시 실장면적이 줄어드는 효과가 있다.
그리고 본 고안은 절연층의 내부에 형성된 내부도선의 연결을 변형하여 다양한 도체패턴라인의 연결이 가능하다.

Claims (2)

  1. 절연층(2)의 양단에 내부적으로 상호 도통되는 터미널단자(1)가 형성되어 있는 점퍼용 칩에 있어서, 절연층(22)의 네 모서리에 기판과 연결되는 도체코팅을 하고, 각 모서리는 상호 일조를 이루어 나란하게 도통되도록 도체코팅을 하여, 상기 절연층(22)의 양측에 터미널단자(21)가 형성되어 있는 것을 특징으로 하는 점퍼용 칩.
  2. 제1항에 있어서, 상기 터미널단자(21)의 양측면은 상기 절연층(22)의 양측면에 높이보다 작은 폭을 갖도록 도체코팅되어, 네 모서리가 상호 일조를 이루어 나란하게 도통되도록함을 특징으로 하는 점퍼용 칩.
KR2019940010640U 1994-05-13 1994-05-13 점퍼용칩 KR200157441Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940010640U KR200157441Y1 (ko) 1994-05-13 1994-05-13 점퍼용칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940010640U KR200157441Y1 (ko) 1994-05-13 1994-05-13 점퍼용칩

Publications (2)

Publication Number Publication Date
KR950034377U KR950034377U (ko) 1995-12-18
KR200157441Y1 true KR200157441Y1 (ko) 1999-09-15

Family

ID=19383143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940010640U KR200157441Y1 (ko) 1994-05-13 1994-05-13 점퍼용칩

Country Status (1)

Country Link
KR (1) KR200157441Y1 (ko)

Also Published As

Publication number Publication date
KR950034377U (ko) 1995-12-18

Similar Documents

Publication Publication Date Title
US4288840A (en) Printed circuit board
US5892275A (en) High performance power and ground edge connect IC package
JPS6134808A (ja) 表面装着されたブス装置
JPH0227836B2 (ko)
KR200157441Y1 (ko) 점퍼용칩
JPH08125360A (ja) パッケージへの給電装置
JPH0661609A (ja) 回路基板
JPH053402A (ja) 混成集積回路装置
JP3957158B2 (ja) プリント基板
JPS5980957A (ja) 半導体装置
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
JP2523657Y2 (ja) 電子回路組立体
JP3589941B2 (ja) 半導体装置
JPH0462775A (ja) 表面実装用電子部品
JP2607731Y2 (ja) ランプ点灯装置
JPH0230843Y2 (ko)
JPH071844Y2 (ja) 集積回路パツケ−ジ
JP2815003B2 (ja) 混成集積回路装置
JP3182943B2 (ja) ハイブリッドic
JPH0550672U (ja) 複合形チップジャンパー線
JPS62208691A (ja) 両面実装型混成集積回路
JPS62200788A (ja) 多層プリント板
JPH0831501B2 (ja) 半導体集積回路
JPH0553318B2 (ko)
JPS60236297A (ja) 多層プリント配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 10

EXPY Expiration of term