JP3957158B2 - プリント基板 - Google Patents
プリント基板 Download PDFInfo
- Publication number
- JP3957158B2 JP3957158B2 JP2002088064A JP2002088064A JP3957158B2 JP 3957158 B2 JP3957158 B2 JP 3957158B2 JP 2002088064 A JP2002088064 A JP 2002088064A JP 2002088064 A JP2002088064 A JP 2002088064A JP 3957158 B2 JP3957158 B2 JP 3957158B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- terminal pin
- terminal
- pad
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、プリント基板に関し、特に実装する電子部品の端子ピンの配置が異なる場合においても実装できるプリント基板に関する。
【0002】
【従来の技術】
例えば、3端子レギュレータやトランジスタをプラスチックモールドパッケージSOT−23に実装した電子部品おいて、その樹脂封止体の一主面の外周のうち一辺または平行な二辺に形成された端子ピンの配置は、メーカにより異なる場合がある。
そのため、プリント基板は、実装される電子部品の仕様(パッケージの形状や端子ピンの配置)にあわせてパッド位置等が決定され、設計される。
例えば、3箇所に端子ピンが形成された(3ピンタイプと呼ぶ)SOT−23型パッケージでは、図12(a)に示すように、3箇所に形成された端子ピンの配置が所定の方向からVin、Vout、GND(接地)の順である。つまりVin端子ピン2−1とGND端子ピン2−2とが同一辺に形成され、Vout端子ピン2−3がVin端子ピン2−1とGND端子ピン2−2との間の位置でVin端子ピン2−1とGND端子ピン2−2とが形成された辺と平行となる辺に形成されている。
【0003】
一方、同じSOT−23型パッケージであっても、端子ピンの配置が異なる場合、例えば、12(b)に示すSOT−23型パッケージでは、図12(a)とはGND端子ピン2−2とVin端子ピン2−1との配置が逆であり、3端子ピンの配置が所定の方向からGND、Vout、Vinの順となる。つまりGND端子ピン2−2とVin端子ピン2−1とが同一辺に形成されVout端子ピン2−3がGND端子ピン2−2とVin端子ピン2−1との間の位置でGND端子ピン2−2とVin端子ピン2−1とが形成された辺と平行となる辺に形成されている。
したがって、同じ電子部品を搭載するプリント基板であっても、電子部品の端子ピンの配置が異なる場合には、同一のプリント基板には搭載できず、端子ピンの配置に合わせてパッドを配置したプリント基板を新たに設計する必要があった。
【0004】
【発明が解決しようとする課題】
しかし、上記のプリント基板には、次のような問題があった。
つまり、プリント基板に搭載される電子部品が製造中止になった場合やコストダウンなどの理由により、これまでと異なるメーカの電子部品に変更する必要が生じる場合がある。
この場合に、変更後の電子部品の端子ピンの配置が変更前の電子部品の端子ピンの配置とは異なる場合には、変更後の電子部品の端子ピンの配置に合わせてパッドを配置したプリント基板を再設計する必要があり、多大な費用がかかる。
【0005】
また、プリント基板の設計変更を避けようとした場合には、端子ピンの配置の等しい電子部品を選択するしかなく、電子部品の選択肢が狭くなる。そのため、希望する性能を有する電子部品の選択ができない場合や有利な価格交渉をする上での支障となる。
そこで、本発明は、前述した従来技術の問題点や課題を解決するためになされたものであり、その目的は、実装する電子部品の端子ピンの配置が変更になっても、設計変更の必要がないプリント基板を提供することである。
【0006】
【課題を解決するための手段】
上記の目的を達成するため、本発明のプリント基板は、導電体パターンと、その導電体パターンと電子部品に形成された端子ピンとを電気的に接続するパッドとを有するプリント基板であって、パッドは、電子部品を搭載することが可能である領域を示す電子部品搭載領域に電子部品を搭載した場合に、電子部品の端子ピンに対応する位置と、電子部品搭載領域を挟んで端子ピンに対応する位置に対称な位置とに形成され、端子ピンに対応する位置に形成されたパッドと、端子ピンに対応する位置と電子部品搭載領域を挟んで対称な位置に形成されたパッドとを導電体パターンによりそれぞれ接続したことを特徴とする。
本発明によれば、端子ピンの配置が異なる、つまり、電子部品に形成された複数の端子ピンの接続先がVin、Vout、GNDで異なる電子部品においても同一のプリント基板に実装できる。
【0007】
さらに、パッドは、電子部品搭載領域の両側に少なくとも3ヶずつ等間隔に形成されていることを特徴とする。
本発明によれば、3ピンタイプのSOT−23型プラスチックモールドパッケージにおいて、3端子ピンの配置が所定の方向からVin、Vout、GNDの順であるパッケージ、またGND、Vout、Vinの順であるパッケージの両方が実装できる。また、5ピンタイプのSOT−23型プラスチックモールドパッケージにおいて、片側3端子ピンの配置が所定の方向からVin、Vout、GNDの順であるパッケージ、またGND、Vout、Vinの順であるパッケージの両方が実装できる。
【0008】
さらに、パッドは、電子部品搭載領域の両側に少なくとも4ヶずつ等間隔に形成され、その電子部品搭載領域の一の側に形成されたパッドのうちの両端のパッドを導電体パターンにより接続したことを特徴とする。
本発明によれば、さらに、3ピンタイプのSOT−23型プラスチックモールドパッケージにおいて、3端子ピンの配置が所定の方向からVout、GND、Vinの順であるパッケージ、またVin、GND、Voutの順であるパッケージの両方が実装できる。
【0009】
さらに、パッドは、電子部品搭載領域の両側に少なくとも5ヶずつ等間隔に形成され、その電子部品搭載領域の一の側に形成されたパッドのうち、所定の方向から1番目のパッドと4番目のパッドおよび2番目のパッドと5番目のパッドをそれぞれ導電体パターンにより接続したことを特徴とする。
本発明によれば、さらに、3ピンタイプのSOT−23型プラスチックモールドパッケージにおいて、3端子ピンの配置が所定の方向からGND、Vin、Voutの順であるパッケージ、またVout、Vin、GNDの順であるパッケージの両方が実装できる。
【0010】
さらに、導電体パターンにより接続されたパッドのうち、少なくとも一方のパッドが、Vin端子ピン、Vout端子ピン、GND端子ピンのうちのいずれか一つの端子ピンとそれぞれ接続されることを特徴とする。
さらに、電子部品は、3端子レギュレータであることを特徴とする。
【0011】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0012】
本実施の形態1にかかるプリント基板は、電子部品の端子ピンと導電体パターンとを電気的に接続するパッドを、電子部品を搭載することが可能である領域を示す電子部品搭載領域の両側に少なくとも3ヶずつ等間隔に形成したプリント基板である。
電子部品は、その平面視が矩形であり、その一辺または平行な二辺には端子ピンが形成されており、例えば、3端子レギュレータやトランジスタなどがSOT−23型パッケージに封止されたものである。
【0013】
プリント基板1は、図1に示すように、例えば絶縁板の一主面上に電子部品2を搭載することが可能である領域を示す電子部品搭載領域100と、その電子部品搭載領域100に電子部品2を搭載した場合に、電子部品2の端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置とに、例えばハンダにより形成されたパッド1−1、1−2、1−3、1−4、1−5、1−6と、電子部品2を電気的に接続する、例えば銅箔により形成された導電体パターン10、11、12とを有する。
【0014】
端子ピンに対応する位置に形成されたパッドと、電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置に形成されたパッドとは導電体パターンによりそれぞれ接続される。つまり、パッド1−1とパッド1−2は導電体パターン10により接続され、パッド1−3とパッド1−4は導電体パターン11により接続され、パッド1−5とパッド1−6は導電体パターン12により接続される。
【0015】
また、パッド1−1とパッド1−2が形成されている導電体パターン10はVinに接続されており、パッド1−3とパッド1−4が形成されている導電体パターン11はVoutに接続されており、パッド1−5とパッド1−6が形成されている導電体パターン12はGNDに接続されている。さらに、端子ピン2−1はVin、端子ピン2−2はGND、端子ピン2−3はVoutに接続されている。
【0016】
次に、SOT−23型パッケージに封止された電子部品2の搭載方法について説明する。
SOT−23型パッケージに封止された電子部品2、例えば図12(a)に示した電子部品2を実装する場合には、図2に示すように、パッド1−1と端子ピン2−1とが接続され、パッド1−4と端子ピン2−3とが接続され、パッド1−5と端子ピン2−2とが接続される。また、図2(b)、図2(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−2、1−3、1−6は、端子ピンとの接続に使用されない。
【0017】
また、例えば図12(b)に示した電子部品2を実装する場合には、図3(a)に示すように、パッド1−2と端子ピン2−1とが接続され、パッド1−3と端子ピン2−3とが接続され、パッド1−6と端子ピン2−2とが接続される。また、図3(b)、図3(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−1、1−4、1−5は、端子ピンとの接続に使用されない。
【0018】
次に、SOT−23型パッケージに封止された電子部品2において、端子ピンが5箇所に形成(5ピンタイプと呼ぶ)されている電子部品2を実装する場合について説明する。
例えば、5ピンタイプの電子部品2では、図4(a)に示すように、電子部品2の平行な二辺のうち一辺に3箇所、もう一辺に2箇所に端子ピンが形成されている。一辺に3箇所形成された端子ピンは、その配置が所定の方向からVin、Vout、GNDの順である。つまり、端子ピン2−1、端子ピン2−3、端子ピン2−2の順に並んでいる。また、一辺に2箇所形成された端子ピン2−4、2−5はNCである。
【0019】
この5ピンタイプの電子部品2を実装する場合には、図4(a)に示すように、パッド1−1と端子ピン2−1とが接続され、パッド1−3と端子ピン2−3とが接続され、パッド1−5と端子ピン2−2とが接続され、パッド1−2と端子ピン2−4とが接続され、パッド1−6と端子ピン2−5とが接続される。また、図4(b)、図4(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−4は、端子ピンとの接続に使用されない。
【0020】
一方、同じ5ピンタイプの電子部品2であっても、端子の配置が異なる場合、例えば、図5(a)に示す5ピンタイプの電子部品2では、端子ピン2−1と端子ピン2−2との配置が図4(a)とは逆になっており、電子部品2の平行な二辺のうち一辺に3箇所、もう一辺に2箇所に端子ピンが形成され、一辺に3箇所形成された端子ピンは、その配置が所定の方向からGND、Vout、Vinの順となる。つまり、端子ピン2−2、端子ピン2−3、端子ピン2−1の順に並んでいる。また、一辺に2箇所形成された端子ピン2−4、2−5はNCである。
【0021】
この5ピンタイプの電子部品2を実装する場合には、図5(a)に示すように、パッド1−2と端子ピン2−1とが接続され、パッド1−4と端子ピン2−3とが接続され、パッド1−6と端子ピン2−2とが接続され、パッド1−1と端子ピン2−5とが接続され、パッド1−5と端子ピン2−4とが接続される。また、図5(b)、図5(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−3は、端子ピンとの接続に使用されない。
【0022】
上記のように、電子部品2を実装するパッドを電子部品搭載領域100の両側に少なくとも3ヶずつ等間隔に、端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置と線対称となる位置とに形成し、端子ピンに対応する位置とその位置と電子部品搭載領域100を挟んで線対称となる位置とに形成されたパッドとを導電体パターンによりそれぞれ接続したことにより、SOT−23型プラスチックモールドパッケージにおいて、3ピンタイプのみならず5ピンタイプの場合においても、端子ピンの配置が所定の方向からVin、Vout、GNDの順であるパッケージの実装ができる。また、Vin端子ピンとGND端子ピンの位置が逆になっている電子部品の場合においても、それらを、180°回転させることにより実装できる。
【0023】
実施の形態1においては、導電体パターン10がVin、導電体パターン11がVout、導電体パターン12がGND、に接続されている場合について説明したが、変更した場合においても、その変更に応じた端子ピンを有する電子部品の実装ができる。
また、実施の形態1においては、パッドが電子部品搭載領域の両側に3ヶずつ等間隔に形成した例を示したが、3ヶ以上の場合についても、電子部品2の端子ピンを所定のパッドに接続することにより、搭載できる。
また、実施の形態1においては、平面視が矩形である電子部品を例として説明したが、それ以外の形状であっても、電子部品搭載領域100に電子部品2を搭載した場合に、電子部品2の端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置とにパッドを形成し、上記と同様に導電体パターンを形成することにより、搭載できる。
【0024】
次に、本発明の実施の形態2にかかるプリント基板について説明する。
本実施の形態2にかかるプリント基板は、電子部品の端子ピンと導電体パターンとを電気的に接続するパッドを電子部品を搭載することが可能な領域を示す電子部品搭載領域の両側に少なくとも4ヶずつ等間隔に形成したプリント基板である。
実施の形態1と同様に、電子部品は、その平面視が矩形であり、その一辺または平行な二辺には端子ピンが形成されており、例えば、3端子レギュレータやトランジスタなどがSOT−23型パッケージに封止されたものである。
【0025】
プリント基板1は、図6に示すように、例えば絶縁板の一主面上に電子部品2を搭載することが可能である領域を示す電子部品搭載領域100と、その電子部品搭載領域100に電子部品2を搭載した場合に、電子部品2の端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置とに形成されたパッド1−1、1−2、1−3、1−4、1−5、1−6、1−7、1−8と、電子部品2を電気的に接続する導電体パターン10、11、12、13とを有する。
【0026】
実施の形態1と同様に、端子ピンに対応する位置に形成されたパッドと、電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置に形成されたパッドとは導電体パターンによりそれぞれ接続される。つまり、パッド1−1とパッド1−2は、導電体パターン10により接続され、パッド1−3とパッド1−4は導電体パターン11により接続され、パッド1−5とパッド1−6は導電体パターン12により接続され、パッド1−7とパッド1−8は、導電体パターン13により接続される。
また、電子部品搭載領域の一の側に形成されたパッドのうちの両端のパッドは導電体パターンにより接続される。例えば、パッド1−2とパッド1−8は導電体パターン15により接続される。
【0027】
以下、実施の形態1と同様に、パッド1−1とパッド1−2が形成されている導電体パターン10はVinに接続されており、パッド1−3とパッド1−4が形成されている導電体パターン11はVoutに接続されており、パッド1−5とパッド1−6が形成されている導電体パターン12はGNDに接続されており、パッド1−7とパッド1−8が形成されている導電体パターン13はVinに接続されているとする。また、端子ピン2−1はVin、端子ピン2−2はGND、端子ピン2−3はVout、に接続されている。
【0028】
SOT−23型パッケージに封止された電子部品2において、実施の形態1とは異なる配置の端子ピンを有する電子部品2を実装する場合を説明する。
実施の形態2において、実装する電子部品2は、図7(a)に示すように、例えば3ピンタイプの電子部品2において、3箇所に形成された端子ピンの配置が所定の方向からVout、GND、Vinの順である電子部品2、つまり端子ピン2−1と端子ピン2−3とが同一辺に形成され、端子ピン2−2が端子ピン2−1と端子ピン2−3との間の位置で端子ピン2−1と端子ピン2−3とが形成された辺と平行となる辺に形成されている電子部品である。
【0029】
この3ピンタイプの電子部品2を実装する場合には、図7(a)に示すように、パッド1−3と端子ピン2−3とが接続され、パッド1−7と端子ピン2−1とが接続され、パッド1−6と端子ピン2−2とが接続される。また、図7(b)、図7(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−1、1−2、1−4、1−5、1−8は、端子ピンとの接続に使用されない。
【0030】
一方、同じ3ピンタイプの電子部品であっても、端子ピンの配置が異なる場合、例えば、図8(a)に示す3ピンタイプの電子部品2では、端子ピン2−3と端子ピン2−1との配置が図7(a)とは逆になっており、3箇所に形成された端子ピンの配置が所定の方向からVin、GND、Voutの順となる。つまり端子ピン2−1、端子ピン2−3とが同一辺に形成され、端子ピン2−2が端子ピン2−1と端子ピン2−3との間の位置で端子ピン2−1と端子ピン2−3とが形成された辺と平行となる辺に形成されている。
【0031】
この3ピンタイプの電子部品2を実装する場合には、図8(a)に示すように、パッド1−4と端子ピン2−3とが接続され、パッド1−5と端子ピン2−2とが接続され、パッド1−8と端子ピン2−1とが接続される。また、図8(b)、図8(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−1、1−2、1−3、1−6、1−7は、端子ピンとの接続に使用されない。
【0032】
上記のように、電子部品2を実装するパッドを電子部品搭載領域100の両側に少なくとも4ヶずつ等間隔に、端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置と線対称となる位置とに形成し、端子ピンに対応する位置とその位置と電子部品搭載領域100を挟んで線対称となる位置とに形成されたパッドとを導電体パターンによりそれぞれ接続したことにより、3端子ピンタイプのSOT−23型プラスチックモールドパッケージにおいて、端子ピンの配置が所定の方向からVout、GND、Vinの順であるパッケージの実装ができる。また、Vout端子ピンとVin端子ピンの位置が逆になっている電子部品の場合においても、それらを、180°回転させることにより実装できる。
【0033】
実施の形態2においては、3ピンタイプの電子部品においてその端子ピンの配置が所定の方向からVout、GND、Vinの順である場合について説明したが、パッド1−1、1−2、1−3、1−4、1−5、1−6を使用することにより、実施の形態1において示した電子部品の実装もできる。
また、実施の形態2においては、導電体パターン10がVin、導電体パターン11がVout、導電体パターン12がGND、導電体パターン13がVinに接続されている場合について説明したが、変更した場合においても、その変更に応じた端子ピンを有する電子部品の実装ができる。
【0034】
また、実施の形態2においては、パッドが電子部品搭載領域の両側に4ヶずつ等間隔に形成した例を示したが、4ヶ以上の場合についても、電子部品2の端子ピンを所定のパッドに接続することにより、搭載できる。
また、実施の形態2においては、平面視が矩形である電子部品を例として説明したが、それ以外の形状であっても、電子部品搭載領域100に電子部品2を搭載した場合に、電子部品2の端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置とにパッドを形成し、上記と同様に導電体パターンを形成することにより、搭載できる。
【0035】
次に、本発明の実施の形態3にかかるプリント基板について説明する。
本実施の形態3にかかるプリント基板は、電子部品の端子ピンと導電体パターンとを電気的に接続するパッドを電子部品を搭載することが可能である領域を示す電子部品搭載領域100の両側に少なくとも5ヶずつ等間隔に形成したプリント基板である。
実施の形態1と同様に、電子部品は、その平面視が矩形であり、その一辺または平行な二辺には端子ピンが形成されており、例えば、3端子レギュレータやトランジスタなどがSOT−23型パッケージに封止されたものである。
【0036】
プリント基板1は、図9に示すように、例えば絶縁板の一主面上に電子部品2を搭載することが可能である領域を示す電子部品搭載領域100と、その電子部品搭載領域100に電子部品2を実装した場合に、電子部品2の端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置とに、例えばハンダにより形成されたパッド1−1、1−2、1−3、1−4、1−5、1−6、1−7、1−8、1−9、1−10と、電子部品2を電気的に接続する、例えば銅箔により形成された導電体パターン10、11、12、13、14とを有する。
【0037】
実施の形態1と同様に、端子ピンに対応する位置に形成されたパッドと、電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置に形成されたパッドとは導電体パターンによりそれぞれ接続される。つまり、パッド1−1とパッド1−2は、導電体パターン10により接続され、パッド1−3とパッド1−4は導電体パターン11により接続され、パッド1−5とパッド1−6は導電体パターン12により接続され、パッド1−7とパッド1−8は、導電体パターン13により接続され、パッド1−9とパッド1−10は、導電体パターン14により接続される。
また、電子部品搭載領域の両側に形成されたパッドのうち、片側に形成されたパッドのうち所定の方向から1番目のパッドと4番目のパッドおよび2番目のパッドと5番目のパッドをそれぞれ導電体パターンにより接続される。例えば、パッド1−2とパッド1−8は導電体パターン15により接続され、パッド1−4とパッド1−10は導電体パターン16により接続される。
【0038】
以下、実施の形態1と同様に、パッド1−1とパッド1−2が形成されている導電体パターン10はVinに接続されており、パッド1−3とパッド1−4が形成されている導電体パターン11はVoutに接続されており、パッド1−5とパッド1−6が形成されている導電体パターン12はGNDに接続されており、パッド1−7とパッド1−8が形成されている導電体パターン13はVinに接続されていおり、パッド1−9とパッド1−10が形成されている導電体パターン14はVoutに接続されているとする。また、端子ピン2−1はVin、端子ピン2−2はGND、端子ピン2−3はVoutに接続されている。
【0039】
SOT−23型パッケージに封止された電子部品2において、実施の形態1および実施の形態2とは異なる配置の端子ピンを有する電子部品2を実装する場合を説明する。
実施の形態3において、実装する電子部品2は、図10(a)に示すように、例えば3ピンタイプの電子部品2において、3箇所に形成された端子ピンの配置が所定の方向からGND、Vin、Voutの順である電子部品2、つまり端子ピン2−2と端子ピン2−3とが同一辺に形成され、端子ピン2−1が端子ピン2−2と端子ピン2−3との間の位置で端子ピン2−2と端子ピン2−3とが形成された辺と平行となる辺に形成されている電子部品である。
【0040】
この3ピンタイプの電子部品2を実装する場合には、図10(a)に示すように、パッド1−5と端子ピン2−2とが接続され、パッド1−8と端子ピン2−1とが接続され、パッド1−9と端子ピン2−3とが接続される。また、図10(b)、図10(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−1、1−2、1−3、1−4、1−6、1−7、1−10は、端子ピンとの接続に使用されない。
【0041】
一方、同じ3ピンタイプの電子部品2であって端子ピンの配置が異なる場合、例えば図11(a)に示す3ピンタイプの電子部品では、端子ピン2−2と端子ピン2−3との配置が図10(a)とは逆になっており、3箇所に形成された端子ピンの配置が所定の方向からVout、Vin、GNDの順となる。つまり端子ピン2−3と端子ピン2−2とが同一辺に形成され、端子ピン2−1が端子ピン2−3と端子ピン2−2との間の位置で端子ピン2−3と端子ピン2−2とが形成された辺と平行となる辺に形成されている。
【0042】
この3ピンタイプの電子部品2を実装する場合には、図11(a)に示すように、パッド1−6と端子ピン2−2とが接続され、パッド1−7と端子ピン2−1とが接続され、パッド1−10と端子ピン2−3とが接続される。また、図11(b)、図11(c)に示すように、端子ピンの存在しない位置に形成されたパッド1−1、1−2、1−3、1−4、1−5、1−8、1−9は、端子ピンとの接続に使用されない。
【0043】
上記のように、電子部品2を実装するパッドを電子部品搭載領域100の両側に少なくとも5ヶずつ等間隔に、端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置と線対称となる位置とに形成し、端子ピンに対応する位置とその位置と電子部品搭載領域100を挟んで線対称となる位置とに形成されたパッドとを導電体パターンによりそれぞれ接続したことにより、3端子ピンタイプSOT−23型プラスチックモールドパッケージにおいて、端子ピンの配置が所定の方向からGND、Vin、Voutの順であるパッケージの実装ができる。また、GND端子ピンとVout端子ピンの位置が逆になっている電子部品の場合においても、それらを、180°回転させることにより実装できる。
【0044】
実施の形態3においては、3ピンタイプの電子部品においてその端子ピンの配置が所定の方向からGND、Vin、Voutの順である場合について説明したが、パッド1−1、1−2、1−3、1−4、1−5、1−6を使用すること、およびパッド1−1、1−2、1−3、1−4、1−5、1−6、1−7、1−8を使用することにより、実施の形態1および実施の形態2において示した電子部品の実装もできる。
また、実施の形態3においては、導電体パターン10がVin、導電体パターン11がVout、導電体パターン12がGND、導電体パターン13がVin、導電体パターン14がVoutに接続されている場合について説明したが、変更した場合においても、その変更に応じた端子ピンを有する電子部品の実装ができる。
【0045】
また、実施の形態3においては、パッドが電子部品搭載領域の両側に5ヶずつ等間隔に形成した例を示したが、5ヶ以上の場合についても、電子部品2の端子ピンを所定のパッドに接続することにより、搭載できる。
また、実施の形態3においては、平面視が矩形である電子部品を例として説明したが、それ以外の形状であっても、電子部品搭載領域100に電子部品2を搭載した場合に、電子部品2の端子ピンに対応する位置と電子部品搭載領域100を挟んで端子ピンに対応する位置に線対称となる位置とにパッドを形成し、上記と同様に導電体パターンを形成することにより、搭載できる。
【0046】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0047】
【発明の効果】
本発明のプリント基板によれば、端子ピンの配置、形状の異なる電子部品を実装できるため、プリント基板の設計変更を不要とすることができる。
プリント基板の設計には多大な費用がかかるため、設計変更の必要がないということは大きな効果であるとともに、複数の異なるメーカの電子部品に対応できることにより、電子部品を購入する場合に、有利な価格交渉ができる。また、防爆関連機器の場合には、プリント基板のパターン変更が行われると再申請が必要となる場合があるが、本発明のプリン基板を用いることにより、実装される電子部品のみの変更であるので、防爆の再申請が不要となるかまたは簡単な手続きで済ませることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかるプリント基板の上面図である。
【図2】 (a)本発明の実施の形態1にかかるプリント基板に3ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図3】 (a)本発明の実施の形態1にかかるプリント基板に端子ピンの配置の異なる3ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図4】 (a)本発明の実施の形態1にかかるプリント基板に5ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図5】 (a)本発明の実施の形態1にかかるプリント基板に、端子ピンの配置の異なる5ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図6】 本発明の実施の形態2にかかるプリント基板の上面図である。
【図7】 (a)本発明の実施の形態2にかかるプリント基板に3ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図8】 (a)本発明の実施の形態2にかかるプリント基板に端子ピンの配置の異なる3ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図9】 本発明の実施の形態3にかかるプリント基板の上面図である。
【図10】 (a)本発明の実施の形態3にかかるプリント基板に3ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図11】 (a)本発明の実施の形態3にかかるプリント基板に、端子ピンの配置の異なる3ピンタイプの電子部品を実装した場合の説明図、(b)(a)をA方向から見た図、(c)(a)をB方向から見た図である。
【図12】 (a)電子部品の端子ピンの配置を説明するための図、(b)他の電子部品の端子ピンの配置を説明するための図である。
【符号の説明】
1…プリント基板、1−1、1−2、1−3、1−4、1−5、1−6、1−7、1−8、1−9、1−10…パッド、2…電子部品、2−1、2−2、2−3、2−4…端子ピン、10、11、12、13、14、15、16…導電体パターン、100…電子部品搭載領域。
Claims (1)
- 導電体パターンと、その導電体パターンと電子部品に形成された端子ピンとを電気的に接続するパッドとを有するプリント基板において、
前記パッドは、前記電子部品を搭載することが可能である領域を示す電子部品搭載領域に前記電子部品を搭載した場合に、前記電子部品の前記端子ピンに対応する位置と、前記電子部品搭載領域を挟んで前記端子ピンに対応する位置に対称な位置とに形成され、
前記端子ピンに対応する位置に形成されたパッドと、前記端子ピンに対応する位置と前記電子部品搭載領域を挟んで対称な位置に形成されたパッドとを前記導電体パターンによりそれぞれ接続したことを特徴とするプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002088064A JP3957158B2 (ja) | 2002-03-27 | 2002-03-27 | プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002088064A JP3957158B2 (ja) | 2002-03-27 | 2002-03-27 | プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283069A JP2003283069A (ja) | 2003-10-03 |
JP3957158B2 true JP3957158B2 (ja) | 2007-08-15 |
Family
ID=29234051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002088064A Expired - Fee Related JP3957158B2 (ja) | 2002-03-27 | 2002-03-27 | プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3957158B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008140936A (ja) | 2006-11-30 | 2008-06-19 | Toshiba Corp | プリント基板 |
DE102022108270A1 (de) | 2022-04-06 | 2023-10-12 | Bayerische Motoren Werke Aktiengesellschaft | Leiterplatte für variables Halbleiterlayout |
-
2002
- 2002-03-27 JP JP2002088064A patent/JP3957158B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003283069A (ja) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7288837B2 (en) | Semiconductor device and its writing method | |
JPH09214097A (ja) | プリント回路基板 | |
JP2004071670A (ja) | Icパッケージ、接続構造、および電子機器 | |
US20030171011A1 (en) | Shunting arrangements to reduce high currents in grid array connectors | |
US20010030357A1 (en) | Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus | |
JP3957158B2 (ja) | プリント基板 | |
TWI776095B (zh) | 印刷基板 | |
WO2018168504A1 (ja) | 部品実装体及び電子機器 | |
JPH0661609A (ja) | 回路基板 | |
CN108738366B (zh) | 电子装置 | |
JPH07183627A (ja) | 部品実装プリント基板 | |
JP2527326Y2 (ja) | 回路基板装置 | |
JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
KR200157441Y1 (ko) | 점퍼용칩 | |
CN118629972A (zh) | 基板结构和封装组件 | |
JPH03190188A (ja) | 多層回路装置及びその製造方法 | |
JPH10126206A (ja) | 表面実装用半導体装置のダイパッド構造 | |
JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
JPH02299248A (ja) | 半導体装置 | |
JP2002305370A (ja) | 回路基板、電子部品実装体及びその製造方法 | |
JP2000124576A (ja) | 回路基板 | |
KR19990026852U (ko) | 스택 패키지 | |
JPH08181241A (ja) | チップキャリア及びこのチップキャリアを用いた半導体装置 | |
JPH01217869A (ja) | 混成集積回路装置 | |
JPH04131926U (ja) | チツプ部品およびチツプターミナル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3957158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |