JP2008140936A

JP2008140936A - プリント基板

Info

Publication number: JP2008140936A
Application number: JP2006324803A
Authority: JP
Inventors: Norikuni Noguchi; 憲邦野口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-11-30
Filing date: 2006-11-30
Publication date: 2008-06-19
Also published as: US20080130255A1; CN101193494A; CA2606057A1; US7511966B2

Abstract

【課題】比較的簡単な回路構成で、端子ピン配列パターンを異にするＳＭＴ型３端子レギュレータＩＣの実装を可能とする。
【解決手段】プリント基板１の表面搭載領域２の一側部側に所定間隔を存して第１乃至第４のパッド３〜６、他側部側に所定間隔を存して第１及び第２の放熱パッド８，１０を配設するとともに、第１及び第２の放熱パッド８，１０間に共用放熱パッド９を設け、第１乃至第３のパッド３〜５により第１のランド１３を構成し、第２乃至第４のパッド４〜６により第２のランド１４を構成し、第１のランド１３に第１の３端子レギュレータＩＣ１６が実装される場合には、その放熱側を第１の放熱パッド８と共用放熱パッド９とに接続し、第２のランド１４に第２の３端子レギュレータＩＣ１７が実装される場合には、その放熱側を第２の放熱パッド１０と共用放熱パッド９とに接続する。
【選択図】図１

Description

本発明は、プリント基板に係わり、特に、端子ピンの配列パターンを異にする３端子レギュレータＩＣの実装を可能とするプリント基板に関する。

３端子レギュレータＩＣには、その入力、出力、及び接地用の各端子ピンをプリント基板に挿入させて実装するＤＩＰ型のもの、或いはプリント基板上に形成されたパッドに各端子ピンを接続させて実装するＳＭＴ型のものとがある。本発明は、後者のＳＭＴ型の３端子レギュレータＩＣの実装構造に関するものである。

ところで、３端子レギュレータＩＣは、各メーカにより、或いは同一メーカであっても性能によりその端子ピンの配列パターンを異にしている。このような場合には、端子ピンの配置に合わせてパッドを配置したプリント基板を新たに設計しなければ、３端子レギュレータＩＣを実装することができない。

しかしながら、プリント基板を新たに設計すると、膨大な費用がかかるため、近時においては、プリント基板を新たに設計することなく、端子ピンの配列パターンを異にする３端子レギュレータＩＣであっても、実装できるようにしたものが開発されている。

例えば、３端子レギュレータＩＣ搭載用の領域の一側部側に所定間隔を存して３個のパッドを配設するとともに、他側部側にも所定間隔を存して３個のパッドを配設し、第１の端子配列パターンを有する３端子レギュレータＩＣを実装する場合には、一側部側の３個のパッドのうちの２個のパッドを選択するとともに、他側部側の３個のパッドのうちの１個を選択して各端子ピンを接続する。

また、第２の端子配列パターンを有する３端子レギュレータＩＣを実装する場合には、一側部側の３個のパッドのうちの１個のパッドを選択するとともに、他側部側の３個のパッドのうちの２個を選択して各端子ピンを接続している（例えば、特許文献１参照。）。
特開２００３−２８３０６９号

しかしながら、特開２００３−２８３０６９号に開示されるものは、３端子レギュレータＩＣの搭載領域を挟んで対称に配置される３個のパッド同士をそれぞれ導体パターンを介して接続するとともに、各端子ピンに対応するパッドを選択する場合には、３端子レギュレータを１８０°回転させるため、回路構成が複雑化するとともに、３端子レギュレータの実装動作も複雑化するという問題があった。

本発明は上記事情に着目してなされたもので、その目的とするところは、比較的簡単な回路構成で、端子ピンの配列パターンを異にするＳＭＴ型３端子レギュレータＩＣの実装を可能とするプリント基板を提供することにある。

上記課題を解決するため、請求項１記載のものは、入力、出力、及び接地用の各端子ピンを有し、その端子ピンの配列パターンを異にする第１及び第２の３端子レギュレータＩＣを選択的に搭載させるための表面搭載領域にパッド手段を有し、このパッド手段に前記各端子ピンを電気的に接続させるプリント基板において、前記パッド手段は、前記表面搭載領域の一側部側に所定間隔を存して配設された第１乃至第４のパッドと、前記表面搭載領域の他側部側に所定間隔を存して配設された第１及び第２の放熱パッドと、前記第１及び第２の放熱パッドの間に設けられた共用放熱パッドとを有し、前記第１乃至第３のパッドにより第１のランドを構成し、前記第２乃至第４のパッドにより第２のランドを構成し、前記第１のランドに前記第１の３端子レギュレータＩＣが実装される場合には、その放熱側を前記第１の放熱パッドと前記共用放熱パッドとに接続し、前記第２のランドに前記第２の３端子レギュレータＩＣが実装される場合には、その放熱側を前記第２の放熱パッドと前記共用放熱パッドとに接続することを特徴とする。

本発明によれば、パッド同士を接続する導電パターンが不要となり、回路構成を簡略化できるとともに、３端子レギュレータＩＣを１８０°回転させることなく実装することができ、実装動作が容易になり、しかも、十分な放熱面積を確保でき、３端子レギュレータＩＣの動作性能を良好に維持できる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は本発明の一実施の形態であるプリント基板１を示す平面図である。

なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付してその繰り返しの説明は省略する。

プリント基板１は部品搭載領域２を有し、この部品搭載領域２に３端子レギュレータＩＣを搭載するようになっている。

プリント基板１の部品搭載領域２の一側部側には、所定間隔を存して例えばハンダにより形成された第１乃至第４のパッド（パッド手段）３〜６が配設されているとともに、他側部側には所定間隔を存して第１の放熱パッド８、共用放熱パッド９、及び第２の放熱パッド１０が配設されている。第１のパッド３と第４のパッド６とはパターン１２を介して接続されている。

第１のパッド３はＶinに接続され、第２のパッド４はＧＮＤに接続され、第３のパッド５はＶoutに接続され、第４のパッド６はＶinに接続されている。第１の放熱パッド８はＧＮＤに接続され、第２の放熱パッド１０はＶoutに接続され、共用放熱パッド９は何処にも接続されない浮きパターンとなっている。

第１のパッド３、第２のパッド４、及び第３のパッド５によって後述する第１の端子ピン配列パターンを有する３端子レギュレータＩＣを実装するための第１のランド１３が構成され、第２のパッド４、第３のパッド５、及び第５パッド５によって後述する第２の端子ピン配列パターンを有する３端子レギュレータＩＣを実装するための第２のランド１４が構成されている。

図２は第１の端子ピン配列パターンを有する第１の３端子レギュレータＩＣ１６を示すもので、図３は第２の端子ピン配列パターンを有する第２の３端子レギュレータＩＣ１７を示すものである。

第１の３端子レギュレータＩＣ１６、及び第２の３端子レギュレータＩＣ１７は、その平面視が矩形であり、その一辺及び他辺に端子ピンを形成するが、端子ピンの配列パターンを異にする。

即ち、図２に示す第１の３端子レギュレータＩＣ１６は、３箇所に形成された端子ピンの配置が所定の方向からＶin、ＧＮＤ（接地）、Ｖoutの順となっている。つまり入力端子ピン１６−１と出力端子ピン１６−３とが同一辺に形成され、ＧＮＤ端子ピン１６−２が入力端子ピン１６−１と出力端子ピン１６−３とが形成された辺と平行となる辺に形成されている。

一方、図３に示す第２の３端子レギュレータＩＣ１７は、３箇所に形成された端子ピンの配置が所定の方向からＧＮＤ（接地）、Ｖout、Ｖinの順である。つまりＧＮＤ端子ピン１７−１と入力端子ピン１７−３とが同一辺に形成され、出力端子ピン１７−２がＧＮＤ端子ピン１７−１と入力端子ピン１７−３とが形成された辺と平行となる辺に形成されている。

次に、３端子レギュレータＩＣの搭載方法について説明する。

まず、第１の３端子レギュレータＩＣ１６をプリント基板１に実装する場合には、図４に示すように、第１の３端子レギュレータＩＣ１６を第１のランド１３側にずらせてその入力端子１６−１を第１のパッド３に接続し、出力端子ピン１６−３を第３のパッドに接続し、ＧＮＤ端子ピン１６−２を第１の放熱パッド８及び共用放熱パッド９に接続する。

また、第２の３端子レギュレータＩＣ１７をプリント基板１に実装する場合には、図５に示すように、第２の３端子レギュレータＩＣ１７を第２のランド１４側にずらせてそのＧＮＤ端子ピン１７−１を第２のパッド４に接続し、入力端子ピン１７−３を第４のパッド６に接続し、出力端子ピン１７−２を第２の放熱パッド１０及び共用放熱パッド９に接続する。

上記したようなパッドの配置構造を採用することにより、端子ピンの配列パターンを異にする３端子レギュレータＩＣであっても、その実装位置を所定方向にパッド１個分だけずらせるだけ、選択的に実装することが可能となる。

従って、従来のように、複数のパッド同士を導電体パターンを介して接続したり、３端子レギュレータＩＣを１８０度回転させるといったことなく、実装することが可能となり、構成的に簡略化できとともに、３端子レギュレータＩＣの実装動作も容易となる。

また、第１の放熱パッド８と第２の放熱パッド１０との間に共用放熱パッド９を設け、第１の３端子レギュレータＩＣ１６の実装時には、その放熱側を第１の放熱パッド８に接続するとともに、共用放熱パッド９に接続し、第２の３端子レギュレータＩＣ１７の実装時には、その放熱側を第２の放熱パッド１０に接続するとともに、共用放熱パッド９に接続するため、十分な放熱用の面積を確保でき、３端子レギュレータＩＣの動作性能を良好に維持できる。

なお、共用放熱パッド９を用いなくても、第１の放熱パッド８と第２の放熱パッド１０の面積を大きくすることにより、十分な放熱用の面積を確保することは可能となる。しかしながら、この場合には第１の放熱パッド８と第２の放熱パッド１０とが近づきてしまい、実装位置を変更しようとして３端子レギュレータＩＣをずらせた場合には、その放熱側が第１の放熱パッド８と第２の放熱パッド１０の両方に接触してシュートさせてしま虞があり、単に第１の放熱パッド８と第２の放熱パッド１０の面積を大きくするという方法は採用できない。

図６は本発明の第２の実施の形態を示すものである。

この第２の実施の形態では、プリント基板１上の第３のパッド５と第２の放熱パッド１０にパターン２０を介してリップル除去用のコンデンサ２１を接続している。

この実施の形態によれば、第１及び第２の３端子レギュレータＩＣ１６，１７のいずれを実装した場合でも、その出力端子ピン１６−１、１７−２の近くにリップル除去用のコンデンサ２１を位置させることができ、リップルノイズを良好に低減することが可能となる。

なお、第１の３端子レギュレータＩＣ１６を実装するためのパッド構成と、第２の３端子レギュレータＩＣ１７を実装するためのパッド構成をそれぞれ個別に備えることにより、第１及び第２の３端子レギュレータＩＣ１６，１７の出力端子ピン１６−１、１７−２の近くにそれぞれリップル除去用のコンデンサ２１を配置することは可能となる。しかしながら、この場合には、リップル除去用のコンデンサ２１が複数必要になるため、その分、基板面積が増えてしまうという問題がある。

また、図７に示すように、第１の３端子レギュレータＩＣ１６を実装するためのパッド構造２３と、第２の３端子レギュレータＩＣ１７を実装するためのパッド構造２４をそれぞれ個別に備え、第１の３端子レギュレータＩＣの出力端子ピンが接続されるパッド２５と第２の３端子レギュレータＩＣの出力端子ピンが接続されるパッド２６にパターン２８を介してリップル除去用のコンデンサ２１を接続することにより、リップル除去用のコンデンサ２１を共用することは可能となる。しかしながら、この場合には、第１の３端子レギュレータＩＣの出力端子ピンからリップル除去用のコンデンサ２１までの距離が長くなり、リップルノイズを良好に低減することができなくなるという問題がある。

なお、この発明は、上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、上述した実施の形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。

本発明の一実施の形態であるプリント基板を示す平面図。図１のプリント基板に実装される第１の３端子レギュレータＩＣを示す斜視図。図１のプリント基板に実装される第２の３端子レギュレータＩＣを示す斜視図。図２の第１の３端子レギュレータＩＣがプリント基板に実装された状態を示す平面図。図３の第２の３端子レギュレータＩＣがプリント基板に実装された状態を示す平面図。本発明の第２の実施の形態であるプリント基板を示す平面図。第１及び第２の３端子レギュレータＩＣ用のパッド構成を個別に配置した状態を示す図。

符号の説明

１…プリント基板、２…部品搭載領域（表面搭載領域）、３乃至６…第１乃至第４のパッド（パッド手段）、８…第１の放熱パッド、９…共用放熱パッド、１０…第２の放熱パッド、１２…導電パターン、１３…第１のランド、１４…第２のランド、１６…第１の３端子レギュレータＩＣ、１７…第２の３端子レギュレータＩＣ、１６−１，１７−３…入力端子ピン、１６−３，１７−２…出力端子ピン、１６−２，１７−１…接地端子ピン、２０…パターン、２１…リップル除去用コンデンサ。

Claims

入力、出力、及び接地用の各端子ピンを有し、その端子ピンの配列パターンを異にする第１及び第２の３端子レギュレータＩＣを選択的に搭載させるための表面搭載領域にパッド手段を有し、このパッド手段に前記各端子ピンを電気的に接続させるプリント基板において、
前記パッド手段は、
前記表面搭載領域の一側部側に所定間隔を存して配設された第１乃至第４のパッドと、
前記表面搭載領域の他側部側に所定間隔を存して配設された第１及び第２の放熱パッドと、
前記第１及び第２の放熱パッドの間に設けられた共用放熱パッドとを有し、
前記第１乃至第３のパッドにより第１のランドを構成し、
前記第２乃至第４のパッドにより第２のランドを構成し、
前記第１のランドに前記第１の３端子レギュレータＩＣが実装される場合には、その放熱側を前記第１の放熱パッドと前記共用放熱パッドとに接続し、
前記第２のランドに前記第２の３端子レギュレータＩＣが実装される場合には、その放熱側を前記第２の放熱パッドと前記共用放熱パッドとに接続することを特徴とするプリント基板。
前記第１のパッドと第４のパッドとは導電パターンを介して接続され、入力用のパッドとして用いられることを特徴とする請求項１記載のプリント基板。
前記第１の３端子レギュレータＩＣは、その一辺側に入力端子ピン及び出力端子ピン、他辺側に接地端子ピンを有し、前記第２の３端子レギュレータＩＣは、その一片側に接地端子ピン及び入力端子ピン、他辺側に出力端子ピンを有することを特徴とする請求項１記載のプリント基板。
前記第１の３端子レギュレータＩＣは、入力端子ピン及び出力端子ピンを前記第１及び第３のパッドに接続し、前記接地端子ピンを前記第１の放熱パッド及び前記共用放熱パッドに接続し、前記第２の３端子レギュレータＩＣは、前記接地端子ピン及び入力端子ピンを前記第２及び第４のパッドに接続し、前記出力端子ピンを前記第２の放熱パッド及び前記共用放熱パッドに接続することを特徴とする請求項３記載のプリント基板。
前記第３のパッド及び前記第２の放熱パッドにパターンを介してリップル除去用コンデンサを接続したことを特徴とする請求項５記載のプリント基板。