KR920702556A - 반도체장치및 그 제조방법 - Google Patents
반도체장치및 그 제조방법Info
- Publication number
- KR920702556A KR920702556A KR1019920700804A KR920700804A KR920702556A KR 920702556 A KR920702556 A KR 920702556A KR 1019920700804 A KR1019920700804 A KR 1019920700804A KR 920700804 A KR920700804 A KR 920700804A KR 920702556 A KR920702556 A KR 920702556A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- conductive material
- trench
- pattern
- electrically isolated
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims 5
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 44
- 239000000758 substrate Substances 0.000 claims 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 17
- 229920005591 polysilicon Polymers 0.000 claims 17
- 239000003870 refractory metal Substances 0.000 claims 10
- 239000011248 coating agent Substances 0.000 claims 6
- 238000000576 coating method Methods 0.000 claims 6
- 239000002184 metal Substances 0.000 claims 5
- 229910021332 silicide Inorganic materials 0.000 claims 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 5
- 239000012535 impurity Substances 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 3
- 239000003989 dielectric material Substances 0.000 claims 2
- 238000009429 electrical wiring Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 유전체적으로 격리된 반도체구조 전체에 하나 이상의 전압을 분배하는데 사용되는 본 발명의 실시예의 평면도를 개략적으로 나타낸 도면, 제2도는 연속적인 유전체 도포 트렌치그리드 패턴(continuous dielectric-coated trench grid pattern)에 의해 일정간격을 두고 유전체적으로 격리된 섬(iland)들의 매트릭스(matrix)로 세분화된 SOI(Silicon On Isulator)의 구조의 횡단면도.
Claims (57)
- 트렌치패턴에 의해 복수의 소정간격을 갖는 섬으로 세분화되어 전기적으로 서로 격리되고, 제1섬이 제2섬의 제2접촉영역에 전기적으로 접속되는 제1접촉영역을 갖도록 한 반도체기판과, 상기 제1및 제2접촉영역 사이에 상기 반도체기판의 표면상에 놓여있는 제1도전층과, 상기 제1도전층의 아래에 있고 아울러 상기 트렌치패턴내의 제1및 제2위치에 연장하는 상기 제트렌치 패턴의 적어도 제1부분에 형성된 도전물질과, 상기 트렌치내의 제1접촉영역과 제1위치사이에 그리고 상기 트렌치내의 제2접촉영역과 제2위치사이에 각기 전기적으로 접속하게 하는 제2및 제3도전층을 구비한 반도체장치.
- 제1항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 도프된 또는 도프되지 않은 폴리실리콘을 포함하는 반도체장치.
- 제1항에 있어서, 상기 도전물질은 금속을 포함하는 반도체장치.
- 제1항에 있어서, 상기 도전물질은 실리사이드를 포함하는 반도체장치.
- 제1항에 있어서, 상기 트렌치패턴은 유전체적으로 도프된 트렌치패턴인 반도체장치.
- 제1항에 있어서, 상기 도전물질의 상기 트렌치패턴의 제1부분의 저항 성분을 효과적으로 감소하기 위한 내화금속을 함유한 반도체 장치.
- 제6항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 도프된 또는 도프되지 않은 폴리실리콘을 포함하는 반도체 장치.
- 제7항에 있어서, 상기 내화금속을 함유한 상기 도전물질의 상기 부분은 상기 폴리실리콘의 상부표면 부분 상에 놓여 있는 반도체장치.
- 제6항에 있어서, 상기 트렌치패턴은 유전체적으로 도프된 트렌치패턴인 반도체장치.
- 제9항에 있어서, 상기 내화금속을 함유한 상기 도전물질의 상기 부분은 상기 트렌치패턴내의 유전체물질과 접촉하되, 상기 폴리실리콘이 상기 도전물질이 상기 부분상에 형성되어 있는 반도체장치.
- 제1항에 있어서, 상기 도전물질은 상기 제1부분이외에 다른 상기 트렌치패턴의 부분을 통해 형성되어 있고 그리고 제1설정전압을 받기 위해 접속된 반도체장치.
- 제11항에 있어서, 부가적 도전물질은 상기 제1부분이외에 상기 트렌치패턴의 다른 부분에 형성되어 있되, 서로 전기적으로 격리되어 있고, 그리고 제2설정전압을 받기 위해 접속되어 있는 반도체장치.
- 제1항에 있어서, 상기 트렌치패턴은 격자패턴(grid pattern)의 형상이고 그리고 상기 반도체기판을 소정간격의 패트릭스를 갖고 전기적으로 격리된 섬으로 세분화되는 반도체장치.
- 제13항에 있어서, 상기 격자패턴은 소정 전압을 받기 위해 접속된 연속적인 격자모양으로 도전물질인 반도체 장치.
- 상기 연속적인 트렌치 격자패턴을 소정 간격을 갖고 전기적으로 격리된 섬의 매트릭스로 세분화된 반도체기판과, 정기적으로 설정기준전압에 접속될 각 접촉영역을 갖는 복수의 섬과, 상기 트렌치 격자패턴으로 형성된 도전물질 및, 상기 트렌치내에 형성된 상기 각 접촉영역과 상기 도전물질사이에 각기 전기적으로 접속되는 복수의 도전층을 구비한 반도체장치.
- 제15항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 도프된 또는 도프되지 않은 폴리실리콘을 포함하는 반도체장치.
- 제15항에 있어서, 상기 도전물질은 금속을 포함하는 반도체장치.
- 제15항에 있어서, 상기 도전물질은 실리사이드를 포함하는 반도체장치.
- 제15항에 있어서, 상기 트렌치패턴은 유전체적으로 도포된 트렌치패턴인 반도체장치.
- 트렌치 격자패턴을 소정 간격을 갖고 전기적으로 격리된 섬의 매트릭스로 세분화된 반도체기판과, 제1기준전압에 전기적으로 접속될 각 접촉영역을 갖는 제1복수의 섬과, 상기 트렌치 격자패턴의 제1부분에 형성되고 그리고 상기 제1기준전압을 받기 위해 접속되는 제1도전물질과, 제2기준전압에 전기적으로 접속될 각 접촉영역을 갖는 제2복수의 섬과, 상기 트렌치 격자패턴의 제2부분에 형성되어 있되, 상기 제1도전물질과 전기적으로 격리되어 있고 그리고 상기 제2기준전압을 받기 위해 접속되는 제2도전물질과, 상기 제1복수의 섬의 각 접촉영역과 상기 트렌치 격자패턴의 상기 제1부분내에 형성된 상기 제1도전물질사이에 각기 전기적으로 접속되는 제1도전층과, 상기 제2복수의 섬의 각 접촉영역과 상기 트렌치격자패턴의 상기 부분내에 상기 제2도전물질사이에 각기 전기적으로 접속되게 하는 제2도전층을 구비한 반도체장치.
- 제20항에 있어서, 상기 도전물질은 금속을 포함하는 반도체장치.
- 제20항에 있어서, 상기 도전물질은 실리사이드를 포함하는 반도체장치.
- 제20항에 있어서, 상기 트렌치패턴은 유전체적으로 도포된 트렌치패턴인 반도체장치.
- 제20항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 도프된 그리고 도프되지 않은 폴리실리콘중 하나를 포함하는 반도체장치.
- 제20항에 있어서, 상기 도전물질은 내화금속을 함유하여 그 유효저항성분을 감소하는 반도체장치.
- 제25항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 도프된 또는 도프되지 않은 폴리실리콘을 포함하는 반도체장치.
- 제26항에 있어서, 상기 내화금속을 함유한 상기 도전물질의 상기 부분은 상기 폴리실리콘의 상부표면부상에 놓여있는 반도체장치.
- 제25항에 있어서, 상기 트렌치패턴은 유전체적으로 도포된 트렌치패턴인 반도체장치.
- 제28항에 있어서, 상기 내화금속을 함유한 상기 도전물질의 상기 부분은 트렌치 격자패턴내의 유전체물질과 접촉되어 있되, 상기 폴리실리콘이 상기 도전물질의 상기 부분상에 형성된 반도체 장치.
- 트렌치패턴에 의해 소정간격을 갖고 전기적으로 격리된 복수의 섬으로 세분화되어 있되, 제1섬이 도전물질을 함유하는 전기적으로 격리된 트렌치영역을 갖는 반도체 기판과, 상기 전기적으로 격리된 트렌치영역의 제1및 제2위치사이에 상기 제1섬내에 상기 전기적으로 격리된 트렌치영역의 표면을 위에 놓는 제1도전층과, 상기 전기적으로 격리된 트렌치영역의 상기 제1및 제2위치에 각기 전기적 접속을 위한 제2및 제3도전층을 구비한 반도체 장치.
- 제30항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 도프된 또는 도프되지 않은 폴리실리콘을 포함하는 반도체장치.
- 제30항에 있어서, 상기 도전물질은 금속을 포함하는 반도체장치.
- 제30항에 있어서, 상기 도전물질은 실리사이드를 포함하는 반도체장치.
- 제30항에 있어서, 상기 트렌치패턴은 유전체적으로 도포된 트렌치패턴인 반도체장치.
- 제30항에 있어서, 상기 도전물질은 내화금속을 함유하여 상기 전기적으로 격리된 트렌치영역의 유효저항성분을 감소하는 반도체장치.
- 제31항에 있어서, 상기 트렌치패턴이 유전체도포된 트렌치패턴인 반도체장치.
- 제35항에 있어서, 상기 내화금속을 함유한 상기 도전물질의 부분은 상기 폴리실리콘의 상부표면부상에 놓여있는 반도체장치.
- 제37항에 있어서, 상기 트렌치패턴은 유전체적으로 도포된 트렌치패턴인 반도체장치.
- 제38항에 있어서, 상기 내화금속을 함유한 상기 도전물질의 상기 부분은 상기 전기적으로 격리된 트렌치영역과 접촉하고, 상기 폴리실리콘이 상기 도전물질의 상기 부분상에 형성되어 있는 반도체장치.
- 트렌치패턴에 의해 소정 간격을 갖고 전기적으로 격리된 복수의 섬으로 세분화된 반도체기판을 구비하되, 상기 섬중 적어도 하나가 그의 제1부분내에 형성된 회로장치영역을 갖고, 그리고 전기적으로 격리된 트렌치영역이 그의 제2부분내에 형성된 도전물질을 함유한 반도체장치.
- 제40항에 있어서, 상기 전기적으로 격리된 트렌치영역의 트렌치 영역의 제1및 제2위치사이에 상기 반도체기판의 표면상에 놓여 있는 제1도전층을 부가한 반도체장치.
- 제41항에 있어서, 상기 전기적으로 격리된 제1부분에 접속된 제2도전층과, 상기 전기적으로 격리된 트렌치영역의 제2부분에 접속된 제3도전층을 부가한 반도체폐장치.
- 제42항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 도프된 또는 도프되지 않은 폴리실리콘을 포함하는 반도체장치.
- 제40항에 있어서, 상기 도전물질은 금속을 포함하는 반도체장치.
- 제40항에 있어서, 상기 도전물질은 실리사이드를 포함하는 반도체장치.
- 제40항에 있어서, 상기 트렌치패턴은 유전체적으로 도포된 트렌치패턴인 반도체장치.
- 트렌치패턴에 의해 소정 간격을 갖고 전기적으로 격리된 복수의 섬으로 세분화된 반도체기판을 구비하되, 상기 섬중 적어도 하나가 내부에 형성된 도전물질을 함유한 복수의 전기적으로 격리된 트렌치영역을 갖는 반도체장치.
- 제47항에 있어서, 상기 복수의 전기적으로 격리된 트렌치영역의 제1및 제2위치사이에 상기 반도체기판의 표면상에 놓여 있는 도전층을 부가한 반도체장치.
- 트렌치패턴에 의해 소정 간격을 갖고, 전기적으로 격리된 복수의 섬으로 세분화된 반도체기판을 구비하되, 상기 섬중 적어도 하나가 그의 제1부분내에 형성된 회로장치영역을 갖고 그리고 복수의 전기적으로 격리된 트렌치영역이 그의 제2부분내에 형성된 도전물질을 함유하는 반도체장치.
- 제49항에 있어서, 상기 복수의 전기적으로 격리된 트렌치영역의 제1및 제2위치사이에 상기 기판의 표면상에 위치한 제2도전층을 부가하는 반도체장치.
- 반도체기판을 복수의 소정 간격을 갖고 전기적으로 격리된 섬으로 세분화하기 위하여 상기 반도체기판내에서 트렌치패턴을 형성하는 공정(a)과, 상기 트렌치패턴의 적어도 제1부분에 형성된 도전물질을 형성하므로서 상기 트렌치패턴내에 전기적배선을 형성하는 공정(b)과, 상기 트렌치패턴의 상기 제1부분내에 형성된 상기 전기 배선물질에 상기 제1및 제2섬위치를 도통적으로 접속되게 하는 (c)공정을 갖는 반도체장치의 제조방법.
- 제51항에 있어서, 상기 반도체기판은 실리콘을 포함하고 그리고 상기 도전물질은 폴리실리콘을 포함하는 반도체장치의 제조방법.
- 제52항에 있어서, 상기 공정(b)에서 형성된 도전물질은 내화금속을 포함하는 반도체장치.
- 제51항에 있어서, 상기 단계(b)는, 상기 트렌치패턴상에 폴리실리콘층을 비선택적으로 도포하는 공정(b1)과, 상기 트렌치패턴으로 상기 폴리실리콘층을 평탄화하는 공정(b2)과, 상기 공정(b2)에 의해 노출된 그 상부표면을 통하여 상기 폴리실리콘층을 도포하는 공정(b3)을 포함하는 반도체장치의 제조방법.
- 제54항에 있어서, 상기 섬상에 형성된 유전체도포를 패터닝하고, 상기 패턴화된 유전체도포에 있는 구경을 통하여 불순물을 주입하여 상기 섬내에 장치영역을 형성하는 공정(d)을 부가한 반도체장치의 제조방법.
- 제55항에 있어서, 상기 섬상에 형성된 유전체도포를 패터닝하고 아울러 공정(b3)이전에 상기 패턴화된 유전체도포내에 있는 구경을 통하여 불순물을 주입하는 공정(b2)을 부가한 반도체장치의 제조방법.
- 제55항에 있어서, 상기 섬상에 형성된 유전체도포를 패터닝하고 아울러 상기 패턴화된 유전체 도포내에 있는 구경을 통하여 불순물을 주입하는 공정(b4)을 부가한 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US563276 | 1990-08-06 | ||
US07/563,276 US5057895A (en) | 1990-08-06 | 1990-08-06 | Trench conductor and crossunder architecture |
PCT/US1991/005581 WO1992002958A1 (en) | 1990-08-06 | 1991-08-06 | Trench conductors and crossover architecture |
Publications (1)
Publication Number | Publication Date |
---|---|
KR920702556A true KR920702556A (ko) | 1992-09-04 |
Family
ID=24249847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920700804A KR920702556A (ko) | 1990-08-06 | 1991-08-06 | 반도체장치및 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5057895A (ko) |
EP (1) | EP0495974B1 (ko) |
KR (1) | KR920702556A (ko) |
DE (1) | DE69129797T2 (ko) |
WO (1) | WO1992002958A1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
JP2895166B2 (ja) * | 1990-05-31 | 1999-05-24 | キヤノン株式会社 | 半導体装置の製造方法 |
JP3124085B2 (ja) * | 1991-12-02 | 2001-01-15 | 沖電気工業株式会社 | 半導体装置 |
US5344785A (en) * | 1992-03-13 | 1994-09-06 | United Technologies Corporation | Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate |
US5622890A (en) * | 1994-07-22 | 1997-04-22 | Harris Corporation | Method of making contact regions for narrow trenches in semiconductor devices |
DE19500392A1 (de) * | 1995-01-09 | 1996-07-18 | Siemens Ag | Integrierte Schaltungsstruktur und Verfahren zu deren Herstellung |
US5814889A (en) * | 1995-06-05 | 1998-09-29 | Harris Corporation | Intergrated circuit with coaxial isolation and method |
US5734192A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
US6696707B2 (en) | 1999-04-23 | 2004-02-24 | Ccp. Clare Corporation | High voltage integrated switching devices on a bonded and trenched silicon substrate |
US6566223B1 (en) | 2000-08-15 | 2003-05-20 | C. P. Clare Corporation | High voltage integrated switching devices on a bonded and trenched silicon substrate |
US6730540B2 (en) * | 2002-04-18 | 2004-05-04 | Tru-Si Technologies, Inc. | Clock distribution networks and conductive lines in semiconductor integrated circuits |
US7638385B2 (en) * | 2005-05-02 | 2009-12-29 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device and structure therefor |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US7939443B2 (en) * | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
US10651315B2 (en) * | 2012-12-17 | 2020-05-12 | Micron Technology, Inc. | Three dimensional memory |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4473598A (en) * | 1982-06-30 | 1984-09-25 | International Business Machines Corporation | Method of filling trenches with silicon and structures |
US4503451A (en) * | 1982-07-30 | 1985-03-05 | Motorola, Inc. | Low resistance buried power bus for integrated circuits |
US4661202A (en) * | 1984-02-14 | 1987-04-28 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
JPS62119936A (ja) * | 1985-11-19 | 1987-06-01 | Fujitsu Ltd | コンプリメンタリ−lsiチツプ |
JPH0638424B2 (ja) * | 1986-07-31 | 1994-05-18 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPS6473669A (en) * | 1987-09-14 | 1989-03-17 | Fujitsu Ltd | Semiconductor integrated circuit |
US4939567A (en) * | 1987-12-21 | 1990-07-03 | Ibm Corporation | Trench interconnect for CMOS diffusion regions |
-
1990
- 1990-08-06 US US07/563,276 patent/US5057895A/en not_active Expired - Lifetime
-
1991
- 1991-08-06 DE DE69129797T patent/DE69129797T2/de not_active Expired - Fee Related
- 1991-08-06 EP EP91916273A patent/EP0495974B1/en not_active Expired - Lifetime
- 1991-08-06 KR KR1019920700804A patent/KR920702556A/ko not_active Application Discontinuation
- 1991-08-06 WO PCT/US1991/005581 patent/WO1992002958A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US5057895A (en) | 1991-10-15 |
EP0495974A4 (en) | 1993-06-23 |
DE69129797T2 (de) | 1998-12-17 |
WO1992002958A1 (en) | 1992-02-20 |
EP0495974B1 (en) | 1998-07-15 |
DE69129797D1 (de) | 1998-08-20 |
EP0495974A1 (en) | 1992-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920702556A (ko) | 반도체장치및 그 제조방법 | |
KR970060499A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
KR970077642A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR920018843A (ko) | 자기-정합 접점 형성 방법 및 구조 | |
KR940007994A (ko) | 자기 정렬 콘택홀의 제조방법 및 반도체 소자 | |
US4890191A (en) | Integrated circuits | |
KR100374456B1 (ko) | 절연 트렌치 및 이의 제조 방법 | |
KR920018889A (ko) | 반도체장치의 층간콘택구조 및 그 방법 | |
KR940001358A (ko) | 반도체장치 제조방법 | |
KR930003368A (ko) | 반도체 집적 회로의 제조방법 | |
KR910003783A (ko) | 반도체장치 및 그 제조방법 | |
KR930020590A (ko) | 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법 | |
KR880014660A (ko) | 반도체 소자 제조방법 | |
US3631313A (en) | Resistor for integrated circuit | |
KR960043021A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
KR920015622A (ko) | 집적 회로의 제조방법 | |
KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
KR920015464A (ko) | 반도체 장치의 전극배선층 및 그 제조방법 | |
KR910017656A (ko) | 반도체장치 | |
EP0134692A3 (en) | Multilayer semiconductor devices with embedded conductor structure | |
KR960043129A (ko) | 반도체집적회로장치의 제조방법 | |
KR100198635B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR870001655A (ko) | 반도체장치의 제조방법 | |
KR920010820A (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
KR950009922A (ko) | 반도체소자의 콘택구조 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |