JP4568719B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP4568719B2
JP4568719B2 JP2006511132A JP2006511132A JP4568719B2 JP 4568719 B2 JP4568719 B2 JP 4568719B2 JP 2006511132 A JP2006511132 A JP 2006511132A JP 2006511132 A JP2006511132 A JP 2006511132A JP 4568719 B2 JP4568719 B2 JP 4568719B2
Authority
JP
Japan
Prior art keywords
land
electronic component
substrate
conductive
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006511132A
Other languages
English (en)
Other versions
JPWO2005091313A1 (ja
Inventor
利治 ▲高▼山
隆介 鈴木
健文 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Publication of JPWO2005091313A1 publication Critical patent/JPWO2005091313A1/ja
Application granted granted Critical
Publication of JP4568719B2 publication Critical patent/JP4568719B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/16Resistor networks not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C13/00Resistors not provided for elsewhere
    • H01C13/02Structural combinations of resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01044Ruthenium [Ru]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10045Mounted network component having plural terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10234Metallic balls
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、基板の一方の面に、複数の回路素子、及び導電性突起からなる当該回路素子の外部端子を有する電子部品に関するものである。
基板の一方の面に、複数の回路素子、及び導電性突起からなる当該回路素子の外部端子を有する電子部品については、米国特許第6,326,677号公報及び国際公開WO97/30461号公報にその開示がある。
またICチップ21の底面四隅に拡大ランドを設け、実装状態での外力に耐えうるICチップ21とする技術については、特開2003−031728号公報にその開示がある(図10)。
米国特許第6,326,677号公報 国際公開WO97/30461号公報 特開2003−031728号公報
しかしながら基板の一方の面の面積を、複数の回路素子と導電性突起とで占領する電子部品にあっては、単に外力に耐え得る構造とすべく、徒にランドを大きくすることが得策でない場合がある。その理由は、導電性突起を有しない電子部品に比して、導電性突起が存在する分だけ余計に基板面が占領されている中で、所定の特性を備えた回路素子を配置する面積を確保する必要があるためである。このことは、電子部品の小型化が進むに従い、特に考慮すべきことである。
そこで、基板の一方の面の面積を、複数の回路素子と導電性突起とで占領する電子部品では、その構造の特殊性を十分考慮し、回路素子と導電性突起が搭載されるランドとの配置や基板面積占有率等を考慮した上で、外力に耐え得る構造とする必要がある。かかる外力とは、機械的応力(衝撃)、熱応力(衝撃)等である。
本発明が解決しようとする課題は、基板の一方の面の面積を、複数の回路素子と導電性突起とで占領する電子部品において、実装後の外力に耐え得る構造とすることである。
上記課題を解決するため、本発明の電子部品は、基板1の一方の面に、複数の回路素子、及び導電性突起9からなる当該回路素子の外部端子を有する電子部品において、単体の回路素子は、対となる電極2と、当該電極2に接触する抵抗体3又は誘電体を構成要素とし、当該電極2の一部をランド4として露出させつつ前記回路素子がオーバーコート7により被覆され、前記導電性突起9は固着部材を含み、当該固着部材により前記ランド4に固着され、前記ランド4のうち少なくとも3つのランド4bが他のランド4aよりも面積が大きく、前記面積の大きいランド4bにのみ導電性突起9が固着された場合に当該導電性突起9と平地とが接触した状態で電子部品が自立可能であり、全ての導電性突起9が実質的に同一寸法の導電性ボール10とランド4全面との固着で形成され、面積の大きいランドから延在する電極と、抵抗体又は誘電体とが重なり合って接続される領域が、前記面積の大きいランドの中心と、前記対となる他端の電極との最短経路を結ぶ直線上を避けて存在することを特徴とする。以下、前記面積の大きなランドを「ランド4b」と、前記他のランド(通常のランド又は面積の小さなランド)を「ランド4a」と、ランド4aとランド4bとを総称する場合には「ランド4」と記す。
上記「電子部品」は、複数の抵抗素子が共通電極2bにより連結されているネットワーク抵抗器(例えば図1に示したもの等)や、抵抗素子とキャパシタとが連結されている、いわゆるCR部品の他、独立の個々の抵抗素子又はキャパシタが単体の基板1面に複数配置されている、いわゆる多連抵抗器や多連キャパシタを含む。またこれらの回路素子を樹脂層やセラミック層等で多層化したものを含む。
上記「基板1」は、アルミナ等のセラミックや、ガラス繊維混入エポキシ系樹脂成形体からなるもの等である。前記セラミックは、他の材料に比して剛性に優れるため好適である。その理由は、基板1に回路素子が直接形成される構造の電子部品にあっては、外力による基板1の変形は、抵抗値や容量値が定格値から外れることにつながり易く、それを極力防止できるためである。このように基板1が剛性を有することが好ましいことや、基板1に回路素子が直接配される構造は、上記ICチップ21についての技術(特開2003−031728号公報)にはなく、当該技術と本発明とは技術思想を本質的に異にする。また本発明の電子部品は、導電性突起9を有しているが故に当該導電性突起9に外力が付与され易い。そのため基板1が撓み、各回路素子の抵抗値や容量値が変化する蓋然性がある点で、導電性突起9を有さない表面実装型電子部品とは、本発明と技術思想を本質的に異にする。
上記「基板1の一方の面に、複数の回路素子、及び導電性突起9からなる当該回路素子の外部端子を有する」とした第1の理由は、製造を容易にできる利点があるためである。即ち基板1の両面に回路素子等の部材を形成するには、一方の基板1面の部材の配置と、他方の基板1面の部材の配置との位置合わせの微調整が必要な場合がある。かかる調整は、基板1の両面を同時に見ることができないため困難を伴う。また一方の基板1面に部材を配置する際に、他方の基板1面の清浄さを維持する必要や、既に当該他方の基板1面に配置した部材を損傷しないよう配慮する必要があり、製造工程設計に多大な制限を課すこととなる。その点本発明のように、基板1の一方の面に回路素子及び導電性突起9を配置している構成では、そのような困難性や制限が無いか若しくは少ない。尚、通常は電子部品に何らかの表示をするが、かかる表示は、前記他方の基板1面上(表示を目立つようにする色彩の介在膜があってもよい)に施されるのが一般的と考えられる。その場合、前記他方の基板1面のように回路素子が何ら形成されていないため、表示工程を経ることによる回路素子へ与える悪影響(応力付与、熱衝撃付与等)を考慮する必要がなく、有利である。
第2の理由は、ランドを基板1の一方の面、他の回路素子構成部材を他方の面に配置する電子部品のように、全てのランド面積をある程度大きくすることができる電子部品との区別を明確にするためである。上記製造を容易にできる結果、ランド及び他の回路素子構成部材を基板1の一方の面に配置する電子部品は、ランド4の基板1面を占有できる面積が、他の回路素子構成部材との関係で制限される。かかる制限は、ランド4面積の減少による回路板12との固着領域減少に繋がるため、本発明の課題解決が特に困難な構成を前提としていると言える。
上記「導電性突起9」には、いわゆるハンダボール10等の導電性ボール10をランド4に搭載・固着したものや、いわゆるサブストラクト法、アディティブ法により形成されるバンプ、及び導電ペーストを印刷等の手法で突起状に形成し、固化させたもの等を含む。
上記「オーバーコート7」は、エポキシ系等の樹脂からなる膜、ガラス膜、これらの2以上の層からなる膜であってもよい。またこのオーバーコート7は、ランド4を形成し、且つ回路素子を被覆するものである。厚膜形成する際のパターニングの容易さ等を考慮すると、ランド4以外の領域を全て被覆してもよい。またランド4がガラスオーバーコートの開口、及びそれよりも上層の樹脂オーバーコートの開口により形成される場合、ガラスオーバーコートの開口径の方が樹脂オーバーコートの開口径よりも小さい構成にすることが好ましい。かかる構成では、導電性ボール10とランド4との固着部材にハンダを用いる場合に、溶融ハンダと主に直接接触するのはガラスオーバーコートである。するとオーバーコートとランド4を構成する電極との隙間へ溶融ハンダが浸入するのを、ガラスが阻止できる。溶融ハンダと主に直接接触するのが樹脂オーバーコートであれば、オーバーコートとランド4を構成する電極との隙間へ溶融ハンダが比較的浸入し易く、前記固着部材の本来の役割を十分に発揮し難い位置にハンダが移動するおそれがあると考えられる。
上記「ランド4に固着」は、主として固着部材としてのハンダを用いた固着を言う。ランド4表面と上記導電性突起9は、ある程度の前記ハンダとの濡れ性が良好であることが求められるから、前記ハンダは、ランド4の略全域に亘り存在することとなる。そのことから、ランド4bに固着された導電性突起9は、他の導電性突起9に比して、強固に固着されることとなる。導電性ボール10を支える前記ハンダ量が多く、且つ導電性ボール10の周囲から支持する前記ハンダのランド4bと固着する面積が、ランド4aのものに比べ大きいためである。
「前記ランド4のうち少なくとも3つのランド4bがランド4aよりも面積が大」とするのは、導電性突起9の固着力を高め、本発明の電子部品を電子機器等の回路板へ、クリームハンダ等により実装した後に外力に耐え得る構造とするためである。ランド4b面積は、ランド4a面積の約1.4倍程度とすることが好適であることが後述の試験により実証されている。しかし、かかる面積比が好適か否かは、種々の前提(ランド4a,4bの面積の絶対値、外力の程度等)を要するため、かかる面積比を構成要件とはしなかった。かかる面積比は、小さい方が上記パターン設計上好ましいことは言うまでもない。
ここで、一つの電子部品が多数のランド4を有し、当該ランド4が3種以上の面積値からなる場合は、最も小さい面積値のランド4が、上記「ランド4a」となり、残る2種以上の面積値のランド4が、ランド4bとなる。
「前記ランド4bにのみ導電性突起9が固着された場合に当該導電性突起9と平地とが接触した状態で電子部品が自立可能」であることを構成要件としたのは、強固に固着される導電性突起9を実装状態でバランス良く配置するためである。ここで「自立可能」とは、当該導電性突起9のみ平地に接触し、基板1を平地に接触させることなく支持可能なことを意味する。このバランスの良さにより、実装後のあらゆる方向からの外力にも耐え得る構造とすることができる。例えば、後述する基板1外端のうち、四角形の基板1の四隅に位置するランド4面積を大きくする。上記「自立可能」であるか否かは、前記バランス良い配置であるか否かの一つの指標となる。
「全ての導電性突起9が実質的に同一寸法の導電性ボール10とランド4全面との固着で形成される」ことにより、ランド4bに配置された導電性ボール10が固着部材により広範囲に支持されることとなる。その結果固着面積が大きい分だけ、ランド4bと上記固着部材との固着力が大きくなる効果が得られる。従って、ランド4bにおける導電性ボール10の固着強度が高くなり、回路板12への実装状態で外力に耐え得る電子部品を得ることができるため、本発明が解決しようとする課題を解決できる。
ランド4bにおける導電性ボール10の固着強度を高め、回路板12への実装状態で外力に耐え得る電子部品を得る観点からは、ランド4b数は多い方が好ましい。しかしながら、前述のように一定の回路素子特性を確保する観点から、抵抗体及び/又は誘電体や電極との基板1占有面積バランスを考慮する必要がある。かかる観点からランド4bは、全ランド4の数の概ね1/3乃至1/2、且つ基板1を全ランド4が占める面積比が概ね22乃至27%であることが好ましい。
上記本発明の電子部品及びそれを基本とした好ましい構成の電子部品において、ランド4bが、基板1外端と近接する位置にあることが好ましい。基板1外端には外力が付与され易いため、当該外端における導電性ボール10とランド4との固着強度を強くすることが、より外力に耐え得ることに繋がると考えられるためである。
上記本発明の電子部品及びそれを基本とした好ましい構成の電子部品において、導電性ボール10とランド4全面とが、各々のランド4面積値に略比例した量の固着部材にて固着されることが好ましい。前記「略比例した」とは、例えば通常のスクリーン印刷技術によりクリームハンダ等の固着部材を各々のランド4上に配置する際に、スクリーンの開口面積を各々のランド4面積と一致させた場合の固着部材の量とランド4の面積との関係をいう。即ち、通常のスクリーン印刷のスクリーン開口部からの吐出物量のばらつき程度の誤差を含むことを意味するために「略」の語を用いた。
上記各々のランド4面積値に略比例した量の固着部材は、ランド4bではランド4aよりも多く存在する。すると固着部材と導電性ボール10との固着力が大きくなる効果が得られると考えられる。当該効果に加え、上述したランド4の面積が大きい分だけ、ランド4bと固着部材との固着力が大きくなる効果が得られる結果、更に、回路板12への実装状態で外力に耐え得る電子部品を得ることができる。
また上記「実質的に同一寸法の導電性ボール10」は、各々の導電性ボール10の直径が、ある程度の誤差範囲内にあることをいう。その「ある程度の誤差範囲」は、電子部品を回路板12へ実装する際の全ての導電性ボール10と回路板のランド13との固着を阻害しない程度の導電性ボール10径のばらつき許容範囲を言い、その範囲は例えば銅ボール10(表面を被覆するハンダを除く)の場合、一つの電子部品に用いられる導電性ボール10径の〔最大値−最小値〕/〔平均値〕が概ね5%以下である。
本発明が、上記課題を解決できる他の要因には、ランド4bに配置される導電性突起9の太さが、ランド4aに配置される導電性突起9の太さよりも大きくなることも考えられる(図5、図6)。またその太さが大きくなる原因を、各々のランド4面積値に略比例した固着部材量の導電性ボール10への堆積とすることができる。ここで「堆積」とは、例えばランド4への固着部材としてのクリームハンダ8が、ハンダ濡れ性の良好な導電性ボール10表面(例えばハンダで被覆している)を覆うことを含む。従って後述のように、ランド4bに配置される導電性突起9の太さを大きくするのに、特段の工程を要しないため製造を煩雑にしない場合が多い。
従来技術(特開2003−031728号公報)では、その図2乃至4及び7にて、拡大ランド上に存在するクリームハンダを図示している(本願図10に図示)。かかるクリームハンダにより同図のように柱状のものを形成するには、該従来技術の明細書に明記されていない工程を要するか、煩雑な工程を有すると考えられる。その理由は、クリームハンダを通常のランド及び拡大ランドに同様の手法(例えばスクリーン印刷等)により供給し、当該クリームハンダを溶融・固化したとしても、同図のように拡大ランド上に柱状のクリームハンダが形成されるに十分なクリームハンダ量を確保できないからである。同図のように柱状になるまでクリームハンダを、他の通常のランドに対する方法と同様の方法(例えばスクリーン印刷等)で供給すると、隣合う通常のランド同士の短絡は避けられないと思われる。クリームハンダ量が過剰だからである。従って従来技術(特開2003−031728号公報)では、回路板23の拡大ランドに対応するランドと、他の通常のランドに対応するランドとに供給するクリームハンダ量を異ならせるために必要な工程を設けている。例えばディスペンサにより回路板23の各ランド上に供給するクリームハンダ量を異ならせる等である。
その点本発明では「実質的に同一寸法の導電性ボール10とランド4全面とが、各々のランド4面積値に略比例した量の固着部材にて固着される」ものであるため、第1に、ランド4に載置等される導電性ボール10寸法は、ランド4a、4bを問わず、同一のものを用いることができ、搭載作業を複雑にしない。第2に、各々のランド4面積値に略比例した量の固着部材にて固着することから、例えば上記スクリーン印刷による場合は、用いるスクリーンの開口面積を各々のランド4大とすれば足り、特定のランド4bにのみクリームハンダ8を追加する等の特別な工程を要しない。第3に、面積の大きなランド4bの面積は、ランド4aの面積の、後述するように約1.4倍程度で本発明の課題を解決できるため、ランド4b配置位置は、基板1の四隅に限られず、図1に示すように、外端に位置するランド4よりも内側に位置させることができる。以上の従来技術に比した本発明の差異点・利点がある。
具体的には、例えば、表面がハンダ濡れ性に優れる導電性ボール10を、クリームハンダ8が配置されたランド4に搭載し、リフロー工程等を経てクリームハンダ8を前記導電性ボール10側面に堆積させる等である。かかる方法による結果、ランド4a上に固着された導電性突起9は図5(a)のように、導電性ボール(例えばハンダボール10)側面に堆積する固化したクリームハンダ11厚みが、ランド4b上の導電性ボール10のそれよりも小さくなる(図5(b))。この違いは、ランド4面積の違いに伴う、クリームハンダ量の違いに起因する。
この方法では、ランド4a,4bのいずれにも、上記「実質的に同一寸法の導電性ボール10」を載置すれば足りるため、異なる径の導電性ボール10を同一基板1面上に載置するといった煩雑な作業を回避できる。また、異なる径の導電性ボール10の載置の結果、基板1面からの導電性ボール10高さが、単一電子部品で異なるといった、電子機器回路板等への実装の困難さを回避できる、大きな利点を得ることができる。
ここで、ランド4bに固着された導電性突起9の最大太さが、ランド4aに固着された導電性突起9の最大太さの約1.2倍以上であることが、外力に耐える構造とするには好適であることが、後述の試験により実証されている。しかし、かかる太さの好適な比の決定には、種々の前提(例えば導電性突起9最大太さの絶対値、外力の程度等)を要するため、かかる比を構成要件とはしなかった。
上記本発明の電子部品は、基板1の一方の面の面積を、複数の回路素子と導電性突起9とで占領する電子部品の構造の特殊性を十分考慮している。ここで更に本発明の電子部品の構造の特殊性を考慮すると、例えば、外力により基板1が撓み、抵抗値等の回路素子特性値が変化する蓋然性を考慮すると、前述のように基板1を高い剛性のセラミック基板1とすることが好ましい。
上記本発明の電子部品及びそれを基本とした好ましい構成の電子部品において、上記「ランド4b」が、四角形、楕円形、四隅に丸みを有する四角形のいずれか(以下、四角形等という)であること、及び/又はランド4bにおいて基板1の長辺方向寸法が、短辺方向寸法より大であることが好ましい(図2(a)、(b))。四角形等とすることが好ましい理由は、ランド4面積を大きくできるためである。ランド4面積が大きくなると、そこに配されるランド4面積値に略比例した量のクリームハンダ8、エポキシ系導電性接着剤等の固着部材を、上記導電性突起状部材9の固着に十分な量を確保することができる。かかる固着部材の量が十分であると実装後の外力に耐え得る構造とすることができる。
ここで、ランド4形状を上記四角形等にすることでランド4面積を大きくできる理由は、従来の円形ランド4の輪郭よりも外側にランド4領域を確保できるためである。即ち円形ランド4の直径と同一寸法を一辺とする正方形が該円形よりも4/π倍面積が大きいのと同様にランド4面積を大きく確保できるためである。
従って、基板1の一方の面の面積を、複数の回路素子と導電性突起9とで占領する電子部品において、全て又は大部分(過半数)のランド4を、上記四角形等にすることにより、「ランド4b」を設けるまでもなく基板1のランド4面積占有率を大きくできるため、回路板12への実装状態での電子部品の固着強度を高めることができ、外力に耐え得る電子部品を提供することが可能である。
また従来、通常円形だったランド4を、例えば図2に示すように基板1の一方の面の面積を、複数の回路素子と導電性突起9とで占領する電子部品の全てのランド4において、基板1の長辺方向寸法が短辺方向寸法より大であることが好ましい理由は、上記固着部材が基板1の長辺方向に沿って補強することとなるためである。基板1は外力により、通常長辺方向に沿って変形する。前記補強はその基板1の変形を抑制するよう作用する。従って本構造の電子部品は、実装後の外力に耐え得る構造であり、本発明が解決しようとする課題を解決できる。かかる作用は、ランド4b及び/又はランド4aにおいて、基板1の長辺方向寸法を短辺方向寸法より大とした場合にも得ることができる。
また例えば基板1の一方の面の面積を、複数の回路素子と導電性突起9とで占領する電子部品であっても、抵抗体3又は誘電体の大きさを従来から変える必要が無く、当該回路素子の特性を損なうことがない。
上記四角形等のうち「四角形」は、長方形、正方形、ひし形、台形またこれらを若干変形した形状を含む。
また上記本発明の電子部品及びそれを基本とした好ましい構成の電子部品が抵抗器の場合において、基板1上に抵抗体3が形成され且つ当該抵抗体3の上に直接電極2が形成された当該電極2が、ランド4bを構成することが更に好ましい。抵抗体3と電極2とが重なっている電極2領域にもランド4を形成でき、より大きなランド4b面積を確保することができるためである。基板1上に電極2が形成され且つ当該電極2の上に直接抵抗体3が形成される、従来から採用されてきた構成では、抵抗体3と電極2とが重なっている電極2領域にランド4を形成できないか若しくは非常に困難である。
上記本発明の電子部品及びそれを基本とした好ましい構成の電子部品が抵抗器の場合において、ランド4bから延在する電極2と抵抗体3とが重なり合って接続される領域は、前記ランド4bの中心と、前記対となる他端の電極2との最短経路を結ぶ直線上を避けて存在することが好ましい。電極2と抵抗体3とが重なり合う領域の、電流方向における距離が確保できるためである。かかる距離は、一定以上なければ抵抗素子端子間に過大な電圧を付与したときに、過大なジュール熱発生に起因した抵抗値変動等の、抵抗素子特性維持上の問題を生じる。しかし一部のランド面積を大きくすることにより、当該ランド4bから延在する電極2と抵抗体3との重なり合う面積や、前記距離を、特定の抵抗素子のみ小さくせざるを得ない場合が生じ得る。そのような前記直線上を避けて電極2と抵抗体3との重なり合う領域を形成することで、前記距離を十分確保できる(図1、図2)。前記距離が十分確保できないと、電極2と抵抗体3との重なり合う部分で過大なジュール熱が発生し、当該抵抗素子の温度特性(例えばTCR)に悪影響を与える場合がある。
電極2と抵抗体3とが重なり合う領域の、電流方向における距離の確保に際しては、抵抗体3の電流方向における端部位置を、ランド4bの中心と、前記対となる他端の電極2との最短経路を結ぶ直線上を避けて存在させることにより、仮に当該直線上に抵抗体3を配置した場合には、該抵抗体3の一部がランド4bと重なってしまう位置にも抵抗体3を配置できる場合がある利点がある(例えば図1(b)、図2(b)のランド4bと抵抗体3との位置関係)。
即ち、上記本発明の電子部品及びそれを基本とした好ましい構成の電子部品において、ランド4bを含む対となるランド4に配置された導電性突起9を外部端子とする抵抗素子の抵抗体3の電流進行方向距離が、当該対となるランド4最短距離よりも大きいことが更に好ましい。この構成は、前記対となるランド4の両方がランド4bである場合や、前記対となるランド4の一方が共通電極2bに形成されている場合を含む。
通常、電子部品が小型化してもその小型化率と同一以上のランド4の面積減少ができるわけではない。電子部品と回路板12との固着強度が一定以上要求されるためである。従って上記好ましい構成は、電子部品の小型化が進むに従い有利となる。
上記好ましい構成を備えた抵抗素子は、上記対となる上記電極2と抵抗体3とが重なり合う領域間距離を大きく維持でき、またランド4bをバランス良く配置することが可能である。従って、セラミック基板1の一方の面の面積を、複数の抵抗素子と導電性突起9とで占領する抵抗器において、所定の抵抗素子特性を維持しつつ、実装後の外力に耐え得る構造とすることができる。従来は、基板1面のうち隣り合う抵抗素子間を絶縁するための基板1領域が過剰に設けられていると考えられる。しかし上記好ましい構成により当該領域を有効活用できている。
上記ランド4bが、長方形の基板1の短辺側の両外端と近接する位置に存在することが好ましい。本発明の電子部品が、回路板(実装基板)12に実装された後に繰り返しの熱衝撃が当該実装体に付与されると、回路板12の熱膨張率・収縮率と基板1の熱膨張率・収縮率との違いが「外力」となり、実装当初の基板1のランドと、回路板12のランド13(電子部品の導電性突起9が固着される回路板12部分)との相対位置がずれる場合がある。かかる相対位置のずれは、基板1と回路板12の全域に亘り均等に生ずる結果、基板1の中心位置から離れた位置で顕著となる。従って基板1が長方形である場合は、長辺方向両端部(基板1の短辺側の両外端と近接する位置)が位置ずれの顕著な領域となる。そこで当該領域を回路板12に強固に固着するよう、基板1面のランド4面積を大とすることにより、前記「外力」がある場合、それに最も適切に耐える電子部品構造とすることができ、且つ他のランド4面積を大きくすることは特段求めないから、所定の回路素子特性を維持することもできる。
上記本発明の電子部品及びそれを基本とした好ましい構成の電子部品において、ランド4bが導電性ボール10保持手段を有することが更に好ましい。ランド4の面積が大きくなると、その上に配置される導電性ボール10の固着位置ずれが懸念される。特にランド4b形状が四角形等である場合は、円形である場合に比して、ランド4bと導電性ボール10との固着部材にハンダを用いる際の溶融ハンダの表面張力に起因した、導電性ボール10の位置補正効果が期待し難い場合がある。前記導電性ボール10保持手段の具体例は、ランド4bを構成するメタルグレーズ系材料等の導電性膜の下の基板1面に、予めボール10を保持し得る突起状の部材を配置しておく手段である。かかる手段によれば、当該突起状部材14は、前記導電性膜を隆起させるように存在し、導電性膜形成後も導電性膜上でボール10を保持する効果を有する。突起状部材14の基板1面への配置は、例えばガラスや樹脂等のペーストのスクリーン印刷等による(図9)。
上記導電性突起9が、鉛を実質的に含まない場合、本発明は特に有用である。一般に鉛を含有する導電性突起9(主としてハンダ等の低融点合金)は、鉛を実質的に含まない導電性突起9に比して剛性が低く、外力に対する緩衝材としての機能を有していたため、外力の影響による導電性突起9とランド4との固着状態の劣化が小さかった。しかし、鉛を含有しない導電性突起9は、かかる緩衝材としての機能に劣るため、外力の影響が比較的大きいためである。更に鉛は環境調和性の観点から電子部品に含有させることが好ましくないため、導電性突起9は、鉛を含まない低融点金属、例えばSn単体、Sn−Bi系合金、Sn−In−Ag系合金、Sn−Bi−Zn系合金、Sn−Zn系合金、Sn−Ag−Bi系合金、Sn−Bi−Ag−Cu系合金、Sn−Ag−Cu系合金、Sn−Ag−In系合金、Sn−Ag−Cu−Sb系合金、Sn−Ag系合金、Sn−Cu系合金、Sn−Sb系合金から選ばれるものの1以上を主体として用いることが望ましい。このことは、上記クリームハンダ8、及び導電性ボール10の両者について言える。
また上記電子部品及びそれを基本とした好ましい構成の電子部品において、電子部品を構成する各抵抗体3が全て実質的に同一形状であり、且つ隣接する抵抗体3間距離が実質的に同一であることが更に好ましい。抵抗素子に対し通電すると、必ず抵抗体3部分でジュール熱が発生する。当該ジュール熱が小さく、抵抗素子の特性(例えば抵抗温度特性(TCR)等)に殆ど影響しないなら問題とはならない。しかし、TCRに影響する程度のジュール熱が発生し、且つ電子部品の抵抗体3の配置によって、局部的に熱集中が生じる場合には、各々の抵抗素子の特性の違いが顕著となる場合がある。かかる局部的な熱集中を防ぐのに有効なためである。例えば図1(b)に示す電極2、抵抗体3の各配置にすることにより、前記熱集中を防ぐことができる。
かかる観点等からは、導電性突起9が、銅を主体とすることが更に好ましい。銅はハンダ等に比べて熱伝導率が非常に高く、抵抗素子が発するジュール熱を素早く実装回路板12へと逃がすことができることから仮にジュール熱が局部的に集中しうる抵抗体3の配置としても、抵抗素子特性の安定化を図ることができるからである。
また、銅は従来用いられてきたハンダ(例えば37Pb−63Sn合金)に比べ、熱膨張率が約2/3と小さい。従って、基板1のランド4と固着させた後、加熱・冷却が繰り返される環境に曝したとしても、ランド4との剥離を起こすおそれも小さい。また銅はハンダに比べて非常に硬いため、導電性突起9となる、ボール10形状とした場合の取扱いによって変形することが殆ど無く、基板1面からの多数の導電性突起9高さを一定にするのに有利である。
また上記銅の表面には、NiやSnめっき等の導電性被覆層が形成されていることが更に好ましい。導電性突起9のハンダ濡れ性向上等のためや、銅表面の酸化を防止するためである。銅表面が酸化すると、実装板への実装時のハンダとの合金化が難しく、適切な実装板やランド4との固着状態が得られ難い。
ここで、上記銅を主体としたものは、純銅、銅を主体とする合金や、純銅、銅を主体とする合金の表面にSn単体やSnを含む合金等のハンダ層をめっき等の手法で形成したもの等である。
尚、上記銅に代えて金を用いることもできる。金を用いた場合の利点は、表面の酸化防止層を必ずしも要さないこと、及び、ハンダと同等又はそれ以上の柔軟性を有するため、剛性が低く、外力に対する緩衝材としての機能を有していたため、外力の影響による導電性突起9とランド4との固着状態の劣化が小さいことである。
また上記電子部品及びそれを基本とした好ましい構成の電子部品において、面積が大きいランド4bがメタルグレーズ系材料からなり、当該ランド4b全面が固着部材で被覆されていることが好ましい(図5(b))。メタルグレーズ系材料は、アルミナ等からなるセラミック基板1面に強固に固着する。この固着力は通常、いわゆるガラス繊維混入エポキシ樹脂系基板面上に形成(固着)された銅箔の固着力よりも大きい。特に周囲環境が高温になるに従って固着力の差が大きくなる。メタルグレーズ系材料及びセラミックの耐熱性が高いからである。また当該ランド4b全面に固着部材を有することから、導電性突起9とランド4b面との固着力も確保される。従って導電性突起9が固着された状態で導電性突起9に外力が付与されたとしても、基板1とランド4bとの界面での剥がれを有効に抑制することができる。ランド4bのみならず、ランド4aについても、メタルグレーズ系材料からなり、当該ランド4a全面が固着部材で被覆されていることが更に好ましいことは言うまでもない。ここで、ランド4bはランド4aに比して面積が大きいため、メタルグレーズ系材料からなり、その全面が固着部材で被覆されることによる前記固着強度増大効果は、より大きい。
また、上記メタルグレーズに代えて導電性接着剤を用いることもできる。例えばエポキシ系やアクリル系樹脂等を主成分とする導電性接着剤は、アルミナ等のセラミック等からなる基板1面に、上記メタルグレーズ系材料と同等に強固に固着することができるためである。
本発明により、基板1の一方の面の面積を、複数の回路素子と導電性突起9とで占領する電子部品において、実装後の外力に耐え得る構造とすることができた。
本発明に係るネットワーク抵抗器の電極と抵抗体及びランドの位置関係を示す図である。ランド4a、4bは、後の工程を経てランドとなる領域の輪郭を図示している。 本発明に係る別のネットワーク抵抗器の電極と抵抗体及びランドの位置関係を示す図である。ランド4a、4bは、後の工程を経てランドとなる領域の輪郭を図示している。 本発明に係るネットワーク抵抗器を製造する過程を示す図である。 本発明に係る別のネットワーク抵抗器を製造する過程を示す図である。 本発明に係るネットワーク抵抗器における、(a)は通常のランドの縦断面概要図、(b)は面積の大きいランドの縦断面概要図を示す図である。 本発明に係るネットワーク抵抗器を回路板に実装した場合における、(a)は通常のランド及び導電性突起の縦断面概要図、(b)は面積の大きいランド及び導電性突起の縦断面概要図を示す図である。 本発明に係るネットワーク抵抗器における、(a)は通常のランドの縦断面概要図、(b)は面積の大きいランドの縦断面概要図、(c)は本発明に係るネットワーク抵抗器を回路板に実装した場合における、通常のランド及び導電性突起の縦断面概要図、(d)は本発明に係るネットワーク抵抗器を回路板に実装した場合における、面積の大きいランド及び導電性突起の縦断面概要図を示す図である。 (a)は、本発明に係るネットワーク抵抗器に対し熱衝撃付与試験を実施する前の基板長辺側の側面状態を示す概要図である。(b)は、熱衝撃付与試験の冷却時の基板長辺側の側面状態を示す概要図である。(c)は、熱衝撃付与試験の加熱時の基板長辺側の側面状態を示す概要図である。 本発明に係るランド4bの一部を隆起させて導電性ボールを保持する状態を示す図である。 従来のICチップの回路板への実装状態を示す概要図である。
符号の説明
1.基板
2.電極
2a.個別電極
2b.共通電極
3.抵抗
4.ランド
4a.通常のランド
4b.面積の大きいランド
5.ガラス
6.トリミング溝
7.オーバーコート
8.クリームハンダ
9.導電性突起
10.ボール
11.固化したクリームハンダ
12.回路板
13.回路板のランド
14.突起状部材
21.ICチップ
22.固化したクリームハンダ
23.回路板
(本発明に係る第1のネットワーク抵抗器の製造)
アルミナセラミックからなる大型の基板1を用意する。当該大型の基板1の両面には縦横に分割用の溝が設けられており、かかる分割後の最小単位の基板1が一つのネットワーク抵抗器を構成する。その溝を有する大型の基板1面に多数の抵抗素子を形成していく過程を、図3を参照しながら以下に説明する。かかる図面では、前記最小単位の基板1(図1(a)に相当)について示している。
まず、図3(a)に示す基板1に対し、メタルグレーズ系のAg−Pd系導電ペーストをスクリーン印刷し、その後焼成して、その一部が抵抗素子の端子接続用ランドとなる個別電極2a及び共通電極2bを得る(図3(a))。同図のように、ランド4bが後に形成される左右端から2つの個別電極2a形状は、その形状(パターン)を、前記対となる他端の共通電極2bとの最短経路を結ぶ直線上を避けて抵抗体3が存在し得るものとしている。
次に共通電極2bと個別電極2aとを一対の電極2とし、その双方に接触するよう、酸化ルテニウムとガラスフリットを主成分とするメタルグレーズ系抵抗体ペーストをスクリーン印刷し、その後焼成して抵抗体3を得る(図3(b))。これで抵抗素子が得られる。次に抵抗体3を覆うようにガラスペーストをスクリーン印刷し、その後焼成してガラス5を得る(図3(c))。同図のように、ランド4bが後に形成される個別電極2a、及びそれと対となる他端の共通電極2bとの間に形成される抵抗体3は、それら電極2間の最短経路を結ぶ直線上を避けて抵抗体3を形成されている。
次に上記抵抗素子の抵抗値を所望の値にするため、レーザ照射により抵抗体3にトリミング溝6を形成して抵抗値を調整する工程を経る(図3(d))。このとき前記ガラス5は、抵抗体3全体の損傷を極力抑えるよう作用する。
次にオーバーコート7にて抵抗素子全体を保護するため、エポキシ樹脂系ペーストをスクリーン印刷し、その後当該ペーストを加熱硬化させる(図3(e))。オーバーコート7を配する際には、上記個別電極2a及び共通電極2bにおける必要な部分であるランド4部分を露出させる。当該ランド4部分のうち、基板1の左右端から2つの位置にある個別電極2a及び共通電極2b上のランド4bを、ランド4aに対し約1.4倍とした。尚、ランド4bにのみ導電性突起9が固着された場合、当該導電性突起9と平地とが接触した状態でネットワーク抵抗器が自立可能である。
次にこれらのランド4部分に、市販のSn−Ag−Cu系合金からなるクリームハンダ8を各ランド4面積値に略相当する開口部を有するメタルマスクを用いたスクリーン印刷により配する(図3(f))。このとき、各々のランド4全域にクリームハンダ8が行き渡るようにし、ランド4面積に比例した量の固着部材としてのクリームハンダ8が、ランド4の各々に供給された。
そして市販のボール10搭載装置にて、導電性ボール10である市販の純銅のボール10(表面にSnめっきがコーティングされている)を上記クリームハンダ8部分に搭載する。
その後上記クリームハンダ8が溶融・固化する温度にて、抵抗素子及び純銅のボール10と共に基板1を所定時間保持する、いわゆるリフロー工程に供し、ランド4と純銅のボール10とを固着・接続させる。このとき、純銅のボール10の一部がクリームハンダ8と共に溶融・再固化することで、純銅を主体とした「導電性突起9」となる。また、純銅のボール10は前記クリームハンダ8の溶融段階で、各々のランド4の中央部に移動した。これは溶融したクリームハンダ8の表面張力による。
以上の過程を経ることで、本発明の電子部品を得ることができる。その後基板1に設けられている分割用溝に沿って応力を付与して分割すると、個々の本発明に係る第1のネットワーク抵抗器を得ることができる。
(本発明に係る第2のネットワーク抵抗器の製造)
第2のネットワーク抵抗器は、本発明の電子部品において、ランド4bが、四角形等であること、及び/又はランド4bにおいて基板1の長辺方向寸法が、短辺方向寸法より大である電子部品の一例である。従って、図4に示す(a)乃至(f)の過程をこの順に、上述した本発明に係る第1のネットワーク抵抗器と略同様に製造される。上述の本発明に係る第1のネットワーク抵抗器の製造と異なる、又は追加する事項は次の通りである。図4(a)において、基板1の長辺方向に沿った個別電極膜2a寸法を短辺方向に沿った個別電極膜2a寸法より大きくしている。図4(e)において、オーバーコート膜7を配する際に露出させるランド4形状は、長方形の四隅に丸みを有する形状とした。
得られた上記第1及び第2のネットワーク抵抗器のランド4部分を観察した。図5(a)及び図7(a)は、ランド4aと導電性ボール10との固着状態を示している。図5(b)及び図7(b)は、ランド4bと導電性ボール10との固着状態を示している。図5(a)、(b)は、クリームハンダが導電性ボール10の略全域に付着している(ハンダが濡れている)状態のものである。図7(a)、(b)は、クリームハンダが導電性ボール10のランド4近辺のみに付着しているものの状態を示している。製造したネットワーク抵抗器には、図5(a)、(b)に示すもの、図7(a)、(b)に示すものの両者が観測された。
図5(a)、(b)及び図7(a)、(b)から、ランド4aに比べ、ランド4bに固着させる固化したクリームハンダ11量が多く、且つ純銅のボール10の周囲から支持する固化したクリームハンダ11がランド4bと固着する面積が、ランド4aのものに比べ大きかった。そしてランド4bに配置されたボール10が多量の固着部材により広範囲に支持されていたことがわかる。また図5(a)、(b)から、ランド4bに固着された導電性突起9は、ランド4aに固着された導電性突起9に比べ、約1.2倍の最大太さだったことがわかった。
図5(a)、(b)及び図7(a)、(b)の両者について略共通することは、ランド4bにおけるボール10の固着強度が、ランド4aにおけるボール10の固着強度に比べ、約40%向上したことである。当該固着強度測定方法は、ボール10単体を上記方法と同様の方法によりランド4へ固着させ、その固着状態から基板1面に沿ってボール10側面に、ボール10が剥がれるまで応力付与した場合の当該応力を測定した。図5(a)、(b)及び図7(a)、(b)の両者について固着強度が略共通することから、固着強度を決定する大きな要因は、導電性突起9の太さではなく、導電性ボール10とランド4との固着面積であることが推測できる。
更に、上記第1及び第2のネットワーク抵抗器を、ガラス繊維が混入されたエポキシ樹脂成型体である回路板(実装基板)12に表面実装した。実装の際には、当該回路板のランド13に上記クリームハンダと同一のクリームハンダをスクリーン印刷し、上記第1及び第2のネットワーク抵抗器の各導電性突起9を、回路板のランド13位置に搭載し、上記同様のリフロー工程に供した。すると図6又は図7(c)(d)に示す実装状態となった。その後、実装状態で繰り返しの熱衝撃を当該実装体に付与する試験(JIS C 5201−1に準じ、熱衝撃付与の繰り返し回数を2000回とした)を実施したところ、長辺方向両端部(セラミック基板1の短辺側の両外端と近接する位置)の位置ずれに起因する上記「外力」が生じた。かかる外力は、図8に示すように回路板12が加熱・冷却により若干膨張(図8(c))・収縮(図8(b))することに起因するものである。ここで、図8(b)(c)における外端と近接する位置の2つの導電性突起9が、他の導電性突起9よりも大きな外力を受けているため変形が大きいことがわかる。
試験の結果、本発明に係るネットワーク抵抗器は、外見上導電性突起9のランド4への固着状態に変化はなく、固着強度も変化が無かった。一方、全てのランド4を通常の面積(ランド4a)とした、本発明に係るものでないネットワーク抵抗器は、外見上導電性突起9のランド4への固着状態に若干の変形が見られた上、図1(a)のランド4bが配置されている位置に相当するランド4aから導電性突起9が剥離していた。このことは、基板1の長辺方向外端に近づくに従い、ランド4aと導電性突起9との固着部分に大きな応力が付与されていたと考えられる。
上記第1及び第2のネットワーク抵抗器の製造の際には、ランド4の材料にメタルグレーズ系材料の焼成物を用いたが、それ以外の材料を用いることができるのは言うまでもない。例えば回路板12表面に配され、パターニングされる銅箔材料や導電性接着剤等である。しかしながら本発明は、ランド4の材料にメタルグレーズ系材料又は導電性接着剤を用い、且つハンダを導電性ボール10との固着部材に用いる場合、特に有利である。その理由は、メタルグレーズ系材料又は導電性接着剤は、ハンダ濡れ性が一般に良好でないことから他のランド4材料を用いる場合よりも固着強度が低く、ランド4bの固着強度増大作用がより大きく貢献すると考えられるためである。ここで、ランド4材料としてのメタルグレーズ系材料又は導電性接着剤表面に、ハンダメッキを施さずにハンダからなる固着部材と固着する場合は、更にハンダ濡れ性が良好でなくなることから、ランド4bの固着強度増大作用が更に大きく貢献すると考えられる。
また上記第1及び第2のネットワーク抵抗器の製造では、ボール10に純銅のものを用いている。しかし、これに代えてSn−3Ag−0.5Cuからなるハンダボールや、これと異なる組成のハンダボールを用いることができる。また、いわゆる樹脂コアボールも用いることができる。
また図3、図4に示す上記第1及び第2のネットワーク抵抗器の製造過程は、図1(b)、図2(b)に示したネットワーク抵抗器についても同様に適用できることは言うまでもない。ここで、図1(b)、図2(b)の各要素の配置によるネットワーク抵抗器の利点は、前述のように熱集中の防止である。一方、図1(a)、図2(a)の配置によるネットワーク抵抗器の第1の利点は、図1(b)、図2(b)の場合に比べ、抵抗器外形寸法を若干小さくできる点である。第2の利点は、図1(b)、図2(b)の場合に比べ、面積の大きくないランド4aが形成される個別電極2b形状を単純化できる点である。そのことにより、かかる電極2bがスクリーン印刷等の厚膜形成される場合には、特にその形状ばらつきを低減でき、好適である。特に電子部品が小型化するに従い、有利である。
また、上記分割用の溝は基板1の両面に形成しているが、片面で足りる場合があることは言うまでもない。特にレーザースクライブにより溝形成する場合には、両面の溝位置を合わせることが困難であり、片面のみに溝形成することが、むしろ好ましい。
本発明は、基板の一方の面に、複数の回路素子、及び導電性突起からなる当該回路素子の外部端子を有するネットワーク抵抗器等の電子部品関連産業における利用可能性がある。

Claims (13)

  1. 基板の一方の面に、複数の回路素子、及び導電性突起からなる当該回路素子の外部端子を有する電子部品において、
    単体の回路素子は、対となる電極と、当該電極に接触する抵抗体又は誘電体を構成要素とし、当該電極の一部をランドとして露出させつつ前記回路素子がオーバーコートにより被覆され、前記導電性突起は固着部材を含み、当該固着部材により前記ランドに固着され、前記ランドのうち少なくとも3つのランドが他のランドよりも面積が大きく、前記面積の大きいランドにのみ導電性突起が固着された場合に当該導電性突起と平地とが接触した状態で電子部品が自立可能であり、全ての導電性突起が実質的に同一寸法の導電性ボールとランド全面との固着で形成され
    面積の大きいランドから延在する電極と、抵抗体又は誘電体とが重なり合って接続される領域が、前記面積の大きいランドの中心と、前記対となる他端の電極との最短経路を結ぶ直線上を避けて存在することを特徴とする電子部品。
  2. 面積の大きいランドが、基板外端と近接する位置にあることを特徴とする請求項1記載の電子部品。
  3. 導電性ボールとランド全面とが、各々のランド面積値に略比例した量の固着部材にて固着されることを特徴とする請求項1又は2記載の電子部品。
  4. 前記面積の大きいランドに固着された導電性突起は、基板面に沿った断面積最大値が、それ以外のランドに固着された導電性突起の基板面に沿った断面積最大値より大きいことを特徴とする請求項1乃至3のいずれかに記載の電子部品。
  5. 面積の大きいランドにおいて、基板の長辺方向寸法が短辺方向寸法よりも大であることを特徴とする請求項1乃至のいずれかに記載の電子部品。
  6. 面積の大きいランドが、四角形の基板の四隅に存在することを特徴とする請求項1乃至のいずれかに記載の電子部品。
  7. 面積の大きいランドが、長方形の基板の短辺側の両外端と近接する位置に存在することを特徴とする請求項1乃至のいずれかに記載の電子部品。
  8. 面積の大きいランドが、四角形、楕円形、四隅に丸みを有する四角形のいずれかであることを特徴とする請求項1乃至のいずれかに記載の電子部品。
  9. 面積の大きいランドの、基板の長辺方向寸法が、短辺方向寸法より大であることを特徴とする請求項1乃至のいずれかに記載の電子部品。
  10. 導電性突起が、鉛を実質的に含まないことを特徴とする請求項1乃至のいずれかに記載の電子部品。
  11. 導電性突起が、銅を主体とすることを特徴とする請求項10に記載の電子部品。
  12. 電子部品を構成する各抵抗体又は誘電体が全て実質的に同一形状であり、且つ隣接する抵抗体又は誘電体間距離が実質的に同一であることを特徴とする請求項1乃至11のいずれかに記載の電子部品。
  13. 面積の大きいランドがメタルグレーズ系材料からなり、当該ランド全面が固着部材で被覆されていることを特徴とする請求項1乃至12のいずれかに記載の電子部品。
JP2006511132A 2004-03-24 2005-01-21 電子部品 Expired - Fee Related JP4568719B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2004086573 2004-03-24
JP2004086573 2004-03-24
JP2004179092 2004-06-17
JP2004179092 2004-06-17
JP2004224064 2004-07-30
JP2004224064 2004-07-30
PCT/JP2005/000760 WO2005091313A1 (ja) 2004-03-24 2005-01-21 電子部品

Publications (2)

Publication Number Publication Date
JPWO2005091313A1 JPWO2005091313A1 (ja) 2008-02-07
JP4568719B2 true JP4568719B2 (ja) 2010-10-27

Family

ID=34993953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006511132A Expired - Fee Related JP4568719B2 (ja) 2004-03-24 2005-01-21 電子部品

Country Status (3)

Country Link
US (1) US20080303149A1 (ja)
JP (1) JP4568719B2 (ja)
WO (1) WO2005091313A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508737B2 (ja) * 2004-03-24 2010-07-21 コーア株式会社 ネットワーク抵抗器
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722213A (ja) * 1993-07-06 1995-01-24 Matsushita Electric Ind Co Ltd 面実装部品への半田バンプ形成方法
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JPH0946045A (ja) * 1995-07-26 1997-02-14 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JP2000058709A (ja) * 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
JP2000077218A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd チップ形抵抗ネットワーク

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172471A (en) * 1991-06-21 1992-12-22 Vlsi Technology, Inc. Method of providing power to an integrated circuit
US6326677B1 (en) * 1998-09-04 2001-12-04 Cts Corporation Ball grid array resistor network
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
JP2003234433A (ja) * 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
US6856516B2 (en) * 2002-08-20 2005-02-15 Cts Corporation Ball grid array resistor capacitor network
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
US7070088B2 (en) * 2004-03-09 2006-07-04 Texas Instruments Incorporated Method of semiconductor device assembly including fatigue-resistant ternary solder alloy

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722213A (ja) * 1993-07-06 1995-01-24 Matsushita Electric Ind Co Ltd 面実装部品への半田バンプ形成方法
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JPH0946045A (ja) * 1995-07-26 1997-02-14 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JP2000058709A (ja) * 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
JP2000077218A (ja) * 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd チップ形抵抗ネットワーク

Also Published As

Publication number Publication date
JPWO2005091313A1 (ja) 2008-02-07
WO2005091313A1 (ja) 2005-09-29
US20080303149A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
JP3152834B2 (ja) 電子回路装置
US10354826B2 (en) Fuse in chip design
JP4909077B2 (ja) チップ抵抗器
JP4632358B2 (ja) チップ型ヒューズ
JP7382451B2 (ja) チップ抵抗器
JP2011044613A (ja) 電子部品及びその製造方法
JP4568719B2 (ja) 電子部品
JP4646296B2 (ja) 電子部品
JP2002280254A (ja) 表面実装型積層セラミック電子部品
US8283759B2 (en) Lead frame having outer leads coated with a four layer plating
JPWO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2003068502A (ja) チップ抵抗器
JP2006319260A (ja) チップ抵抗器
JP3086081B2 (ja) 配線基板とその製造方法
US5962151A (en) Method for controlling solderability of a conductor and conductor formed thereby
WO2020213133A1 (ja) 半導体装置
JPH05283273A (ja) 積層セラミックコンデンサ
JP4508558B2 (ja) 電子部品及びその製造法
JP2003068505A (ja) チップ抵抗器およびその製造方法
JP7349317B2 (ja) チップ部品およびチップ部品の製造方法
JP4326670B2 (ja) チップ抵抗器の製法
JPH07201536A (ja) ネットワーク抵抗器
JPH0727610Y2 (ja) 可変抵抗器の電極構造
JP4508737B2 (ja) ネットワーク抵抗器
KR100576848B1 (ko) 칩 저항기의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100311

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

R150 Certificate of patent or registration of utility model

Ref document number: 4568719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees