JP2006319260A - チップ抵抗器 - Google Patents

Abstract

【課題】 半田リフロー工程後に半田ボールが残存する虞がなく、かつ、マウント時に懸念される絶縁性基板のクラック発生も防止できる高信頼性のチップ抵抗器を提供すること。
【解決手段】 チップ抵抗器１１は、セラミック基板１２の上面に抵抗体１３と一対の表面電極１４および保護膜１５，１６とを有し、セラミック基板１２の下面にはダミー電極１７と一対の裏面電極１８を有し、セラミック基板１２の長手方向両端側の側面には表面電極１４と裏面電極１８を橋絡する一対の端面電極１９を有する。各電極１４，１８，１９とダミー電極１７は２層構造のめっき層２０，２１によって被覆されている。ダミー電極１７は一対の裏面電極１８の間に位置して裏面電極１８とは電気的に独立であり、かつ、ダミー電極１７の端面がセラミック基板１２の長手方向に沿う両側面１２ａに隣接している。
【選択図】 図５

Description

本発明はチップ抵抗器に係り、特に、クリーム半田を用いた半田リフロー工程で回路基板上に実装される角形チップ抵抗器に関する。

図７は従来より一般的に知られている角形チップ抵抗器の断面図であり、このチップ抵抗器１は、セラミック基板等からなる絶縁性基板２と、この絶縁性基板２の上面に設けられた抵抗体３および一対の表面電極４と、抵抗体３の保護膜として機能するガラスコート層５およびオーバーコート層６と、絶縁性基板２の下面に設けられた一対の裏面電極７と、絶縁性基板２の長手方向両端側の側面に設けられた一対の端面電極８と、めっき層９，１０とによって構成されている（例えば、特許文献１参照）。一対の表面電極４は抵抗体３の両端部と重なり合う位置に形成されており、絶縁性基板２の下面で各表面電極４と略対応する位置に裏面電極７が形成されている。表面電極４と裏面電極７は端面電極８によって橋絡されており、これら表面電極４と裏面電極７および端面電極８がチップ抵抗器の下地電極層を構成している。この下地電極層はめっき処理されて、ニッケルめっき層９と半田（または錫）めっき層１０という２層構造のめっき層によって被覆される。なお、これらめっき層９，１０は、電極くわれの防止や半田付けの信頼性向上を図るためのものである。

このようなチップ抵抗器１を実装する手順は、まず、回路基板の実装面に設けられたランド上にクリーム半田を塗布し、このクリーム半田上にチップ抵抗器１の裏面電極７を搭載することによって、回路基板上の所定位置にチップ抵抗器１を仮固定する。次に、この回路基板をリフロー炉へ搬送してクリーム半田を溶融させ、溶融半田を冷却固化させることにより、対応するランドと裏面電極７とが半田付けされるため、チップ抵抗器１が回路基板上に実装された状態となる。
特開平９−２４６００６号公報（第２頁、図５）

ところで、前述した従来のチップ抵抗器１では、実装時の半田リフロー工程で溶融状態のクリーム半田が表面張力により半田ボールとなってランドから離れ、この半田ボールが自身のフラックスによって絶縁性基板２の長手方向に沿う側面に付着したまま残存してしまうという現象が発生しやすく、このような半田ボールはサイドボールとも称され回路基板の配線パターンへの悪影響が危惧されていた。すなわち、半田ボールが絶縁性基板２の側面に付着したまま製品の組立工程が行われると、僅かな振動や衝撃で半田ボールが脱落して回路基板上の隣接する配線パターン間が短絡されてしまう危険性が高まるため、配線パターン間のピッチが狭い近年の高密度実装においては、信頼性が著しく損なわれることとなる。なお、半田ボールの発生要因は、ランドや裏面電極の大きさ、クリーム半田の印刷条件、リフロー条件等々、多岐にわたるため、半田ボールの発生を根絶することは容易でない。また、チップ抵抗器の実装後に洗浄等を行うことによって、残存する半田ボールの数を減らすことはできるが、半田ボールの残存しないチップ抵抗器となすためには煩雑な除去作業が必要となるため、トータルコストが大幅に上昇してしまう。

さらにまた、前述した従来のチップ抵抗器１では、自動マウンタによって回路基板上へマウントされるときに、絶縁性基板２の長手方向両端部の下降動作が裏面電極やランドによって規制された後、絶縁性基板２の長手方向中央部が下方の回路基板との間に存する隙間へ向けて強く押し込まれるため、この絶縁性基板２に大きな剪断応力が作用してしまい、それゆえ絶縁性基板２として一般的なセラミック基板を用いた場合、絶縁性基板２の下面側にクラックを生じる危険性があった。

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、半田リフロー工程後に半田ボールが残存する虞がなく、かつ、マウント時に懸念される絶縁性基板のクラック発生も防止できる高信頼性のチップ抵抗器を提供することにある。

上記の目的を達成するため、本発明では、角形の絶縁性基板と、この絶縁性基板の表面に設けられた抵抗体と、前記絶縁性基板の表面で前記抵抗体の両端部と重なり合う位置に設けられた一対の表面電極と、前記絶縁性基板の裏面で前記表面電極と略対応する位置に設けられた一対の裏面電極と、前記絶縁性基板の長手方向両端側の側面に設けられて前記表面電極と前記裏面電極とを橋絡する一対の端面電極と、前記表面電極と前記裏面電極および前記端面電極を被覆するめっき層とを備えたチップ抵抗器において、前記絶縁性基板の裏面に、前記両裏面電極の間に位置して該裏面電極と電気的に独立するダミー電極を設け、このダミー電極を前記めっき層にて被覆する構成にした。

このような構成によれば、実装時の半田リフロー工程で発生した半田ボールが絶縁性基板の長手方向に沿う側面の近傍を浮遊すると、その半田ボールは絶縁性基板の裏面に設けられたダミー電極に吸着されるため、絶縁性基板に付着した半田ボールが実装後に残存してしまう虞がなくなる。それゆえ、このチップ抵抗器は、半田ボールに起因する短絡事故を誘発する虞がなくなる。また、ダミー電極は一対の裏面電極の間に設けられているので、マウント時に絶縁性基板の長手方向両端部の下降動作が裏面電極やランドによって規制されるのと同時に、絶縁性基板の長手方向中央部の下降動作がダミー電極によって規制されることになる。それゆえ、このチップ抵抗器は、マウント時に絶縁性基板に大きな剪断応力が作用せず、絶縁性基板が一般的なセラミック基板であってもクラックを発生する危険性が少ない。

上記の構成において、ダミー電極の材料および膜厚は裏面電極と同じであることが好ましく、これにより、ダミー電極と裏面電極とを一括形成できて工程数の増加を伴わずに済むので、コストアップを回避することができる。

また、上記の構成において、ダミー電極を絶縁性基板の長手方向に沿う両側面に隣接する位置に設けると、半田ボールをダミー電極に吸着しやすくなって好ましい。この場合において、ダミー電極が絶縁性基板の長手方向中央部に位置すると共に、該ダミー電極が絶縁性基板を幅方向に沿って横断する帯状に形成されていると、ダミー電極が一対の裏面電極から等距離に位置することになるので、半田ボールを吸着させやすくなると共に、マウント時の剪断応力を低下させやすくなる。

本発明のチップ抵抗器は、半田リフロー工程で発生した半田ボールをダミー電極で吸着することができるため、絶縁性基板に半田ボールが付着して実装後に残存するということがなく、それゆえ半田ボールに起因する短絡事故を誘発する虞がない。また、このチップ抵抗器は、ダミー電極が一対の裏面電極の間に設けられており、マウント時に絶縁性基板に作用する剪断応力がダミー電極の存在で大幅に低減するため、絶縁性基板がセラミック基板であってもマウント時にクラックを発生する危険性が少ない。

発明の実施の形態を図面を参照して説明すると、図１は本発明の実施形態例に係るチップ抵抗器の断面図、図２は該チップ抵抗器の底面図、図３と図４は該チップ抵抗器の製造工程図、図５は該チップ抵抗器を回路基板上にマウントした状態を示す断面図である。

図１および図２に示すチップ抵抗器１１は、角形のセラミック基板１２と、このセラミック基板１２の上面に設けられた抵抗体１３および一対の表面電極１４と、抵抗体１３の保護膜として機能するガラスコート層１５およびオーバーコート層１６と、セラミック基板１２の下面に設けられたダミー電極１７および一対の裏面電極１８と、セラミック基板１２の長手方向両端側の側面に設けられた一対の端面電極１９と、ニッケルめっき層２０および錫めっき層２１とによって構成されている。

チップ抵抗器１１の各部の構成について詳しく説明すると、抵抗体１３は酸化ルテニウム等からなり、この抵抗体１３をガラスコート層１５で被覆した後、必要に応じて抵抗値を調整するためのトリミング溝が形成される。オーバーコート層１６はエポキシ系樹脂等からなる。表面電極１４と裏面電極１８および端面電極１９はチップ抵抗器１１の下地電極層を構成しており、セラミック基板１２の上面で抵抗体１３の両端部と重なり合う位置に一対の表面電極１４が形成されていると共に、セラミック基板１２の下面で両表面電極１４と略対応する位置に裏面電極１８が形成されている。この下地電極層とダミー電極１７はめっき処理されて、ニッケルめっき層２０と錫めっき層２１という２層構造のめっき層によって被覆されている。これらめっき層２０，２１は電極くわれの防止や半田付けの信頼性向上を図るためのものであり、錫めっき層２１の代わりに半田めっき層を設けても良い。

ダミー電極１７はセラミック基板１２の下面で裏面電極１８から離隔した長手方向中央部に設けられており、図２に示すように、このダミー電極１７はセラミック基板１２を幅方向に沿って横断する帯状に形成されている。これにより、セラミック基板１２の長手方向に沿う両側面１２ａの下端にダミー電極１７の端面が隣接して配置されている。なお、このダミー電極１７の材料および膜厚は裏面電極１８と同じであるが、ダミー電極１７は電気的に孤立しているため、両裏面電極１８とダミー電極１７は導通されていない。

このような構成のチップ抵抗器１１は、以下のような手順で製造される。なお、図３および図４の製造工程図では１個のチップ領域のみを図示しているが、実際には多数個のチップ抵抗器を一括して製造するため、後述する大判基板（図示せず）には多数個分のチップ領域が設けられており、この大判基板を短冊状に分割してなる短冊状基板（図示せず）にも複数個分のチップ領域が設けられている。

まず、図３（ａ）に示すように、セラミック基板１２が多数個取りされる大判基板を準備する。次に、図３（ｂ）に示すように、この大判基板の上面と下面にＡｇペースト（またはＡｇ−Ｐｄペースト）を印刷して加熱硬化させることにより、各チップ領域に表面電極１４とダミー電極１７および裏面電極１８を形成する。ここで、上面側の表面電極１４と下面側のダミー電極１７および裏面電極１８はどちらを先に形成しても良いが、表面電極１４は大判基板の上面にマトリックス状に配列され、ダミー電極１７と裏面電極１８も大判基板の下面にマトリックス状に配列される。

次いで、図３（ｃ）に示すように、前記大判基板の上面側に酸化ルテニウム等の抵抗体ペーストを印刷して加熱硬化させることにより、各チップ領域に抵抗体１３を形成する。なお、本実施形態例では、表面電極１４を形成した後に抵抗体１３を形成した場合について例示しているが、これとは逆に抵抗体１３を形成した後に表面電極１４を形成しても良く、要は抵抗体１３の両端部が隣接する表面電極１４に接続されれば良い。

次に、図３（ｄ）に示すように、各抵抗体１３を覆うようにガラスペーストを印刷して加熱硬化させることにより、ガラスコート層１５を形成する。この後、必要に応じてレーザトリミングを行うことにより、抵抗体１３の抵抗値を調整する。そして、図３（ｅ）に示すように、ガラスコート層１５を覆うようにエポキシ等の樹脂ペーストを塗布して加熱硬化させることにより、オーバーコート層１６を形成する。

ここまでの工程は多数個取り用の大判基板に対する一括処理であるが、次なる工程でダイシングまたはブレークによって該大判基板を短冊状に分割加工し、複数個分のチップ領域が設けられた短冊状基板を得る。そして、図４（ａ）に示すように、複数個分のセラミック基板１２の連続体である該短冊状基板の露出端面に、Ａｇペースト（またはＡｇ−Ｐｄペースト）を塗布して加熱硬化させることにより端面電極１９を形成し、この端面電極１９によって表面電極１４と裏面電極１８とを橋絡する。

しかる後、前記短冊状基板をダイシングまたはブレークによって個々のチップ単体（セラミック基板１２）に分割加工し、各チップ単体に電解めっきを施すことにより、２層のめっき層２０，２１を形成する。すなわち、まず図４（ｂ）に示すように、表面電極１４と端面電極１９とダミー電極１７および裏面電極１８に対してニッケルめっき層２０を被着させた後、このニッケルめっき層２０に対して錫（または半田）めっき層２１を被着させることにより、図１に示すようなチップ抵抗器１１が完成する。

こうして製造されたチップ抵抗器１１を実装する際には、図５に示すように、回路基板３０上の所定位置に自動マウンタ（図示せず）によってチップ抵抗器１１をマウントした後、この回路基板３０をリフロー炉（図示せず）へ搬送して半田付けを行う。すなわち、まず回路基板３０の実装面に設けられたランド３１上にクリーム半田３２を塗布し、このクリーム半田３２上にチップ抵抗器１１の裏面電極１８を搭載することによって、回路基板３０上の所定位置にチップ抵抗器１１を仮固定する。このとき、チップ抵抗器１１のダミー電極１７は回路基板３０の実装面に設けられたレジスト層３３と対向しており、ダミー電極１７を被覆するめっき層２０，２１とレジスト層３３との間のクリアランスは極めて僅かである。次に、この回路基板３０をリフロー炉へ搬送してクリーム半田３２を溶融させ、溶融半田を冷却固化させることにより、対応するランド３１と裏面電極１８とが半田付けされるため、チップ抵抗器１１が回路基板３０上に実装された状態となる。

このように本実施形態例に係るチップ抵抗器１１では、セラミック基板１２の下面に裏面電極１８とは電気的に独立したダミー電極１７が設けてあり、このダミー電極１７がセラミック基板１２の長手方向に沿う側面１２ａの下端に隣接させてあるため、実装時の半田リフロー工程で発生した半田ボールがセラミック基板１２の側面１２ａの近傍を浮遊すると、その半田ボールはダミー電極１７に吸着されてしまう。つまり、セラミック基板１２の側面１２ａに付着した半田ボール（サイドボール）が実装後に残存するということがないため、このチップ抵抗器１１は半田ボールに起因する短絡事故を誘発する虞がなくなって、小型化が促進されても高い信頼性を確保することができる。

また、このチップ抵抗器１１は、ダミー電極１７が一対の裏面電極１８の間に設けられているので、マウント時にセラミック基板１２の長手方向両端部の下降動作が裏面電極１８やランド３１によって規制されるのと同時に、セラミック基板１２の長手方向中央部の下降動作がダミー電極１７やレジスト層３３によって規制されることになる。つまり、このチップ抵抗器１１は、自動マウンタによって回路基板３０上へマウントする際にセラミック基板１２に大きな剪断応力が作用しないので、マウント時にセラミック基板１２にクラックが発生する危険性が少なく、この点でも信頼性が高まっている。

なお、本実施形態例では、ダミー電極１７を裏面電極１８と一括して形成しているが、裏面電極とは材料や膜厚が異なるダミー電極を単独で形成しても良い。ただし、本実施形態例のようにダミー電極１７と裏面電極１８を一括して形成すれば、工程数の増加を伴わずに済むのでコストアップが回避できる。

また、本実施形態例のように、ダミー電極１７はセラミック基板１２の長手方向中央部に設けておくことが好ましく、これによりダミー電極１７が一対の裏面電極１８から等距離に位置することになるので、ダミー電極１７に半田ボールを吸着させやすくなると共に、マウント時の剪断応力を低下させやすくなる。

さらに、本実施形態例のように、ダミー電極１７がセラミック基板１２を幅方向に沿って横断する帯状に形成されていると、チップ抵抗器１１が小型化された場合でもダミー電極１７を容易に印刷形成することができるため好ましい。ただし、図６に示すチップ抵抗器２２のように、セラミック基板１２の下面の長手方向中央部で裏面電極１８から離隔した位置に一対のダミー電極１７ａ，１７ｂを設け、セラミック基板１２の長手方向に沿う一方の側面１２ａにダミー電極１７ａを隣接させて他方の側面１２ａにダミー電極１７ｂを隣接させるようにしても良い。

本発明の実施形態例に係るチップ抵抗器の断面図である。 図１に示すチップ抵抗器の底面図である。 図１に示すチップ抵抗器の製造工程図である。 図１に示すチップ抵抗器の製造工程図である。 図１に示すチップ抵抗器を回路基板上にマウントした状態を示す断面図である。 本発明の他の実施形態例に係るチップ抵抗器の底面図である。 従来例に係るチップ抵抗器の断面図である。

符号の説明

１１，２２ チップ抵抗器
１２ セラミック基板（絶縁性基板）
１２ａ 側面
１３ 抵抗体
１４ 表面電極
１５ ガラスコート層
１６ オーバーコート層
１７，１７ａ，１７ｂ ダミー電極
１８ 裏面電極
１９ 端面電極
２０，２１ めっき層
３０ 回路基板
３１ ランド
３２ クリーム半田
３３ レジスト層

Claims (4)

1. 角形の絶縁性基板と、この絶縁性基板の表面に設けられた抵抗体と、前記絶縁性基板の表面で前記抵抗体の両端部と重なり合う位置に設けられた一対の表面電極と、前記絶縁性基板の裏面で前記表面電極と略対応する位置に設けられた一対の裏面電極と、前記絶縁性基板の長手方向両端側の側面に設けられて前記表面電極と前記裏面電極とを橋絡する一対の端面電極と、前記表面電極と前記裏面電極および前記端面電極を被覆するめっき層とを備えたチップ抵抗器において、
   前記絶縁性基板の裏面に、前記両裏面電極の間に位置して該裏面電極と電気的に独立するダミー電極を設け、このダミー電極を前記めっき層にて被覆したことを特徴とするチップ抵抗器。
2. 請求項１の記載において、前記ダミー電極の材料および膜厚が前記裏面電極と同じであることを特徴とするチップ抵抗器。
3. 請求項１または２の記載において、前記ダミー電極を前記絶縁性基板の長手方向に沿う両側面に隣接する位置に設けたことを特徴とするチップ抵抗器。
4. 請求項３の記載において、前記ダミー電極が前記絶縁性基板の長手方向中央部に位置すると共に、該ダミー電極が前記絶縁性基板を幅方向に沿って横断する帯状に形成されていることを特徴とするチップ抵抗器。
   

Images