JP2007088161A - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP2007088161A JP2007088161A JP2005274223A JP2005274223A JP2007088161A JP 2007088161 A JP2007088161 A JP 2007088161A JP 2005274223 A JP2005274223 A JP 2005274223A JP 2005274223 A JP2005274223 A JP 2005274223A JP 2007088161 A JP2007088161 A JP 2007088161A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- electrode layers
- layer
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
【課題】 実装不良が起こりにくく低抵抗化の促進も容易なチップ抵抗器を提供すること。
【解決手段】 チップ抵抗器1のセラミック基板2の下面には、長手方向両端部に位置する一対の嵩上げ下地部3と、相互の間隔が所定寸法に設定されて嵩上げ下地部3の少なくとも一部を覆う一対の第1電極層4と、これら第1電極層4どうしを橋絡する銅/ニッケル合金を主成分とする抵抗体5と、一対の第1電極層4を覆う一対の第2電極層6と、抵抗体5を覆う絶縁性の保護層7とが設けられている。また、セラミック基板2の長手方向両端面には端面電極9が設けられており、第2電極層6や端面電極9にはめっき層10〜13が被着させてある。このチップ抵抗器1は両電極層4,6を回路基板20の配線パターン21上に搭載してフェースダウン実装される。
【選択図】 図1
【解決手段】 チップ抵抗器1のセラミック基板2の下面には、長手方向両端部に位置する一対の嵩上げ下地部3と、相互の間隔が所定寸法に設定されて嵩上げ下地部3の少なくとも一部を覆う一対の第1電極層4と、これら第1電極層4どうしを橋絡する銅/ニッケル合金を主成分とする抵抗体5と、一対の第1電極層4を覆う一対の第2電極層6と、抵抗体5を覆う絶縁性の保護層7とが設けられている。また、セラミック基板2の長手方向両端面には端面電極9が設けられており、第2電極層6や端面電極9にはめっき層10〜13が被着させてある。このチップ抵抗器1は両電極層4,6を回路基板20の配線パターン21上に搭載してフェースダウン実装される。
【選択図】 図1
Description
本発明は電子回路の電流検出などに使用される低抵抗のチップ抵抗器に係り、特に、フェースダウン実装される低抵抗のチップ抵抗器に関する。
一般的なチップ抵抗器は、セラミック基板の上面に一対の上部電極と両上部電極を橋絡する抵抗体と該抵抗体を覆う保護層とが設けられ、かつ、セラミック基板の下面に一対の下部電極が設けられており、セラミック基板の長手方向両端面には端面電極が設けられて上部電極および下部電極に密着接合させてある。また、これら各電極にはめっき層が被着させてあり、実装時には回路基板の配線パターン上に下部電極を搭載して該配線パターンと該めっき層とを半田接続させることにより、端面電極を経由して上部電極や抵抗体への通電が行われるようになっている。
ところで、この種のチップ抵抗器の抵抗体には酸化ルテニウム系の材料が多く用いられるが、電子回路の電流検出などに使用されるチップ抵抗器では、抵抗値を1Ω以下に設定しておく必要があるため、銅を主成分とする抵抗体を用いて低抵抗化を図ったチップ抵抗器が従来より知られている(例えば、特許文献1参照)。ここで、銅は低抵抗材料であるだけでなく、その抵抗温度係数(TCR)が小さいため、抵抗体の主成分を銅とすることにより、設定抵抗値を1Ω以下に抑えた低抵抗かつ低TCRのチップ抵抗器が得られる。
しかしながら、セラミック基板の上面に低抵抗材料からなる抵抗体を設けても該抵抗体は端面電極を介して回路基板の配線パターンと導通されるので、チップ抵抗器の低抵抗化を促進しようとすると、この端面電極のインダクタンスを無視できなくなってくる。つまり、回路基板の配線パターン上に実装されたチップ抵抗器は端面電極を経由して上部電極や抵抗体への通電が行われるが、この端面電極はセラミック基板の下端から上端まで延びているため、チップ抵抗器の低抵抗化を阻害する抵抗値が端面電極で発生してしまうことは避けられない。
そこで本発明者は、チップ抵抗器の低抵抗化を促進する手法として、抵抗体の存する側を回路基板の部品搭載面に向けた状態で実装するというフェースダウン実装に着目した。すなわち、チップ抵抗器のセラミック基板の下面側に抵抗体とその電極部を配設し、該電極部を回路基板の配線パターン上に搭載すれば、端面電極を経由せずに該抵抗体への通電が行えるため、例えば該抵抗体の主成分を銅/ニッケル合金とすることによりチップ抵抗器の低抵抗化が容易に促進できるものと思われる。なお、こうしたフェースダウン実装は、チップ抵抗器の小型化などのために従来より行われている(例えば、特許文献2参照)。
特開平10−144501号公報(第4−5頁、図1)
特開2000−58303号公報(第2頁、図9)
前述したように、チップ抵抗器のセラミック基板の下面に低抵抗材料からなる抵抗体を設けてフェースダウン実装すれば低抵抗化の促進に有効となるが、抵抗体の両端部に配設される良導電性の電極部はスクリーン印刷等によって該抵抗体の膜厚よりも若干薄く形成せざるを得ないので、チップ抵抗器の下面側において該抵抗体を被覆する保護層と該電極部を被覆するめっき層とがほぼ同等の高さ位置に設定されやすい。そして、このチップ抵抗器の保護層がめっき層よりも下方へ突出して形成されている場合には、回路基板上へ実装する際にチップ抵抗器が傾いて搭載されやすくなるため実装不良を起こす危険性が高まる。また、抵抗体の両端部に配設される電極部の膜厚が小さいとインダクタンスが大きくなってしまうため、これもチップ抵抗器の低抵抗化が阻害する要因となってしまう。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、実装不良が起こりにくく低抵抗化の促進も容易なチップ抵抗器を提供することにある。
上記の目的を達成するため、本発明のチップ抵抗器では、直方体形状のセラミック基板と、このセラミック基板の下面の長手方向両端部に設けられたガラスを主成分とする一対の嵩上げ下地部と、これら嵩上げ下地部の少なくとも一部を覆う領域にそれぞれ設けられ相互の間隔が所定寸法に設定された一対の第1電極層と、これら第1電極層どうしを橋絡する領域に設けられた銅を主成分とする抵抗体と、前記第1電極層を覆う領域にそれぞれ設けられた一対の第2電極層と、これら第2電極層の間に露出する前記抵抗体を覆うように設けられた絶縁性の保護層と、前記セラミック基板の長手方向両端面に設けられて下端部が前記第2電極層に密着接合された一対の端面電極と、前記第2電極層および前記端面電極に被着されためっき層とを備え、前記第1および第2電極層を回路基板の配線パターン上に搭載して該配線パターンと前記めっき層とを半田接続させることにより該回路基板上に実装されるようにした。
このように構成されたチップ抵抗器は、低抵抗でTCRも小さい材料で抵抗体が形成されていると共に、フェースダウン実装を行うことによって端面電極を経由せずに抵抗体へ通電できるようになっており、さらに、抵抗体の電極部が2層構造の第1および第2電極層からなり膜厚を稼げるため、該電極部のインダクタンスを極めて小さく設定することができる。それゆえ、このチップ抵抗器は、低抵抗化が促進しやすくTCR特性も向上させやすい。また、このチップ抵抗器では、セラミック基板の下面に付設した嵩上げ下地部を覆って2層構造の第1および第2電極層が形成されるため、第2電極層の一部が嵩上げ下地部の膜厚相当分だけ下方へ突出することになり、よって第2電極層に被着させためっき層の最外層を抵抗体を被覆する保護層よりも下方へ突出させた所望の形状に設定することが容易である。それゆえ、このチップ抵抗器は、回路基板上に傾いて搭載される危険性が少なく、実装不良が起こりにくくなっている。なお、このチップ抵抗器の端面電極は電気的には寄与しないが、回路基板の配線パターン上に搭載して半田接続させる際に該端面電極によって半田フィレットが形成されるため、実装後の取付強度を大幅に高めることができる。
上記の構成において、第1電極層よりも第2電極層が大きくて該第2電極層の一部がセラミック基板の下面に密着接合されている場合には、2層構造の第1電極層と第2電極層がそれぞれセラミック基板に密着接合されることになるため、両電極層どうしの剥離が確実に回避できて信頼性が向上する。
本発明のチップ抵抗器は、セラミック基板の下面に付設した嵩上げ下地部に重ね合わせて第1および第2電極層が形成されるため、第2電極層に被着させためっき層の最外層を抵抗体を被覆する保護層よりも下方へ突出させることが容易であり、それゆえ回路基板上に傾いて搭載される危険性が減って実装不良が起こりにくくなっている。また、このチップ抵抗器は、抵抗体が低抵抗かつ低TCRの材料で形成されていると共に、フェースダウン実装することによって端面電極を経由せずに抵抗体へ通電できるようになっており、さらに抵抗体の電極部(第1および第2電極層)が2層構造でインダクタンスを極めて小さく設定できるため、低抵抗化の促進が容易でありTCR特性も向上させやすい。また、このチップ抵抗器を回路基板上に実装すると、端面電極によって半田フィレットが形成されるため、所要の取付強度が容易に確保できる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の実施形態例に係るチップ抵抗器を模式的に示す断面図、図2は該チップ抵抗器の製造工程を示す断面図、図3は該チップ抵抗器の製造工程を示す平面図、図4は該チップ抵抗器を回路基板上に実装した状態を示す要部断面図である。
これらの図に示すチップ抵抗器1は、低抵抗かつ低TCRで回路基板20上にフェースダウン実装されるというものである。このチップ抵抗器1は、直方体形状のセラミック基板2の下面に、ガラスを主成分とする一対の嵩上げ下地部3と、嵩上げ下地部3の一部を覆う台形状の一対の第1電極層4と、銅/ニッケル合金を主成分とし一対の第1電極層4どうしを橋絡する抵抗体5と、各第1電極層4を覆う方形状の一対の第2電極層6と、第1および第2電極層4,6に覆われずに露出する抵抗体5を覆う絶縁性の保護層7とを設け、かつ、セラミック基板2の上面の長手方向両端部に一対の上部電極8を設け、対応する位置にある両電極層4,6と上部電極8とを端面電極9によって橋絡すると共に、第2電極層6や上部電極8および端面電極9に4層構造のめっき層10〜13を被着させて概略構成されている。
セラミック基板2はアルミナ基板であり、図示せぬ大判基板を縦横に分割して多数個取りされたものである。一対の嵩上げ下地部3はセラミック基板2の下面の長手方向両端部に帯状に設けられており、一対の第1電極層4は相互の間隔が所定寸法に設定され、幅狭になっている側が嵩上げ下地部3と重なり合っている。抵抗体5はセラミック基板2の下面の中央部に設けられ、各第1電極層4の幅広になっている側に抵抗体5の両端部が重なり合っている。一対の第2電極層6の相互の間隔は一対の第1電極層4の相互の間隔と合致させてあるが、第2電極層6のほうが第1電極層4よりも大きいので、各第2電極層6の一部はセラミック基板2の下面に密着接合されている。これら第1および第2電極層4,6はいずれも銅系(または銀系)の良導電性材料からなり、両電極層4,6の膜厚も同等である。保護層7はエポキシ系等の絶縁性樹脂からなり、保護層7の両端部は各第2電極層6と重なり合っている。一対の上部電極8と一対の端面電極9は実際に電極として機能するわけではないが、めっき層10〜13の下地層となるため半田接続強度の向上に寄与している。上部電極8は銅系(または銀系)の良導電性材料からなり、端面電極9はニッケル/クロム系の良導電性材料からなる。図4に示すように、端面電極9の下端部は第1および第2電極層4,6と密着接合されており、端面電極9の上端部は上部電極8と密着接合されている。4層構造のめっき層10〜13は、最内層がニッケルめっき層10で、その外側が銅めっき層11、その外側がニッケルめっき層12、最外層が錫めっき層13となっている。なお、セラミック基板2の上面の中央部には絶縁性樹脂からなる表示層14が印刷されている。
次に、このように構成されたチップ抵抗器1の製造工程を主に図2と図3に基づいて説明する。なお、これらの図では1個のチップ領域のみを図示しているが、実際には多数個のチップ抵抗器を一括して製造するため、多数個取り用の大判基板(図示せず)には多数個分のチップ領域が設けられており、この大判基板を短冊状に分割してなる短冊状基板(図示せず)にも複数個分のチップ領域が設けられている。
まず、図2(a)と図3(a)に示すように、多数個取り用の大判基板の片面(セラミック基板2の下面)にガラス系のペーストを印刷して焼成することにより、各チップ領域(図3中の2点鎖線領域)の長手方向両端部に帯状の嵩上げ下地部3を形成する。そして、図2(b)に示すように、この大判基板の他面(セラミック基板2の上面)に銅系(または銀系)の導電性ペーストを印刷して焼成することにより、各チップ領域の長手方向両端部に上部電極8を形成する。ただし、嵩上げ下地部3と上部電極8はいずれを先に形成してもよい。
次に、図2(c)と図3(b)に示すように、この大判基板の前記片面に銅系(または銀系)の導電性ペーストを印刷して焼成することにより、各チップ領域に嵩上げ下地部3と重なり合う台形状の第1電極層4を形成する。この後、図2(d)と図3(c)に示すように、大判基板の前記片面に銅/ニッケル合金を主成分とする導電性ペーストを印刷して焼成することにより、各チップ領域に一対の第1電極層4どうしを橋絡する抵抗体5を形成する。
この後、図2(e)と図3(d)に示すように、大判基板の前記片面で各第1電極層4を覆う領域に銅系(または銀系)の導電性ペーストを印刷して焼成することにより、第1電極層4よりも大きい方形状の第2電極層6を形成する。なお、第1および第2電極層4,6は各チップ領域の周縁と重なり合わないように印刷されるため、これら両電極層4,6が大判基板の分割用ブレイク溝に入り込む虞は少ない。このため、電極層の材料として銅を含んだ延性の高い材料を用いてもバリを生じる虞が少なく、大判基板の一次分割作業を円滑に行うことができて製造歩留りが向上する。次に、図2(f)と図3(e)に示すように、各チップ領域の一対の第2電極層6に抵抗値測定用のプローブ(図示せず)を接触させ、抵抗体5にレーザ等によってトリミング溝5aを形成することにより、抵抗値の調整を行う。
次に、図2(g)と図3(f)に示すように、各チップ領域で一対の第2電極層6間に露出する抵抗体5を覆うようにエポキシ系等の樹脂ペーストを印刷して加熱硬化させることにより、各チップ領域を横断する絶縁性の保護層7を形成すると共に、この保護層7と同じ樹脂ペーストを大判基板の反対側の面に印刷して加熱硬化させることにより、各チップ領域に表示層14を形成する。
そして、この大判基板を一次分割用ブレイク溝に沿って短冊状に分割した後、各短冊状基板の分割露出面に対してニッケル/クロムのスパッタリングを施すことにより、図2(h)と図3(g)に示すように、両端部が第1および第2電極層4,6と上部電極8とに密着接合された端面電極9を形成する。
しかる後、この短冊状基板を二次分割用ブレイク溝に沿って個片に分割し、これらの個片に電解めっきを順次施すことにより、図1や図3(h)に示すように4層構造のめっき層10〜13を形成し、こうしてチップ抵抗器1の完成品が得られる。かかる電解めっき工程は、まず第2電極層6と上部電極8および端面電極9にニッケルめっき層10を被着させ、このニッケルめっき層10に銅めっき層11を被着させた後、この銅めっき層11にニッケルめっき層12を被着させ、最後にニッケルめっき層12に錫めっき層13を被着させる。これらめっき層10〜13は電極くわれの防止や半田付けの信頼性向上を図るためのものであり、2層以上であれば必ずしも4層でなくてもよい。
上記の如くに製造されたチップ抵抗器1は、図4に示すように、第1および第2電極層4,6を回路基板20の配線パターン21上に搭載してフェースダウン実装されるため、抵抗体5を覆う保護層7が回路基板20の部品搭載面と対向し、チップ抵抗器1の最外層の錫めっき層13と配線パターン21の半田ランド21aとが半田22で電気的かつ機械的に接続された状態となる。このとき、半田ランド21a上で起立する端面電極9によって半田フィレット22aが形成されるため、回路基板20に対するチップ抵抗器1の取付強度が十分に大きくなって信頼性を確保できる。
このように本実施形態例に係るチップ抵抗器1は、抵抗体12が低抵抗かつ低TCRの材料からなると共に、フェースダウン実装を行うことによって端面電極9を経由せずに抵抗体5へ通電できるようになっており、さらに、抵抗体5の電極部が2層構造の第1および第2電極層4,6からなり膜厚を稼げるため、該電極部のインダクタンスを極めて小さく設定することができる。それゆえ、このチップ抵抗器1は低抵抗化が促進しやすくTCR特性も向上させやすい。
また、このチップ抵抗器1では、セラミック基板2の下面に付設した嵩上げ下地部3を覆って2層構造の第1および第2電極層4,6が形成されるため、第2電極層6の一部が嵩上げ下地部3の膜厚相当分だけ下方へ突出することになり、よって第2電極層6に被着させためっき層の最外層(錫めっき層13)を抵抗体5を被覆する保護層7よりも下方へ突出させた所望の形状に設定することが容易である。それゆえ、このチップ抵抗器1は、回路基板20上に傾いて搭載される危険性が少なく、実装不良が起こりにくくなっている。
なお、本実施形態例では、抵抗体5を形成する前に第1電極層4を形成することで、チップ抵抗器1の製造時にトリミング溝5aを形成する前の初期抵抗値の適否を判定してから第2電極層6の形成工程へ進むことができるようにしてあるため、初期抵抗値が不可と判定された場合には、第2電極層6を形成する必要がなく、その分、電極材料を節約できるという利点がある。
また、本実施形態例では、チップ抵抗器1の2層構造の第1電極層4と第2電極層6の大きさや形状を異ならせ、方形状の第2電極層6を台形状の第1電極層4よりも大きく形成することによって、第1および第2電極層4,6がそれぞれセラミック基板2に密着接合されるようにしてあり、こうすることで焼成時などに懸念される両電極層4,6どうしの剥離を確実に回避することができる。ただし、これら第1および第2電極層4,6を同等の大きさに形成して重ね合わせた2層構造にしてもよい。
1 チップ抵抗器
2 セラミック基板
3 嵩上げ下地部
4 第1電極層
5 抵抗体
5a トリミング溝
6 第2電極層
7 保護層
8 上部電極
9 端面電極
10〜13 めっき層
20 回路基板
21 配線パターン
21a 半田ランド
22 半田
22a 半田フィレット
2 セラミック基板
3 嵩上げ下地部
4 第1電極層
5 抵抗体
5a トリミング溝
6 第2電極層
7 保護層
8 上部電極
9 端面電極
10〜13 めっき層
20 回路基板
21 配線パターン
21a 半田ランド
22 半田
22a 半田フィレット
Claims (2)
- 直方体形状のセラミック基板と、このセラミック基板の下面の長手方向両端部に設けられたガラスを主成分とする一対の嵩上げ下地部と、これら嵩上げ下地部の少なくとも一部を覆う領域にそれぞれ設けられ相互の間隔が所定寸法に設定された一対の第1電極層と、これら第1電極層どうしを橋絡する領域に設けられた銅を主成分とする抵抗体と、前記第1電極層を覆う領域にそれぞれ設けられた一対の第2電極層と、これら第2電極層の間に露出する前記抵抗体を覆うように設けられた絶縁性の保護層と、前記セラミック基板の長手方向両端面に設けられて下端部が前記第2電極層に密着接合された一対の端面電極と、前記第2電極層および前記端面電極に被着されためっき層とを備え、前記第1および第2電極層を回路基板の配線パターン上に搭載して該配線パターンと前記めっき層とを半田接続させることにより該回路基板上に実装されるようにしたことを特徴とするチップ抵抗器。
- 請求項1の記載において、前記第1電極層よりも前記第2電極層が大きくて該第2電極層の一部が前記セラミック基板の下面に密着接合されていることを特徴とするチップ抵抗器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274223A JP2007088161A (ja) | 2005-09-21 | 2005-09-21 | チップ抵抗器 |
CNA2006800342623A CN101268525A (zh) | 2005-09-21 | 2006-09-15 | 芯片电阻器 |
US12/066,844 US7782174B2 (en) | 2005-09-21 | 2006-09-15 | Chip resistor |
DE112006002517T DE112006002517T5 (de) | 2005-09-21 | 2006-09-15 | Chip-Widerstand |
PCT/JP2006/318422 WO2007034759A1 (ja) | 2005-09-21 | 2006-09-15 | チップ抵抗器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274223A JP2007088161A (ja) | 2005-09-21 | 2005-09-21 | チップ抵抗器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007088161A true JP2007088161A (ja) | 2007-04-05 |
Family
ID=37888804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005274223A Pending JP2007088161A (ja) | 2005-09-21 | 2005-09-21 | チップ抵抗器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7782174B2 (ja) |
JP (1) | JP2007088161A (ja) |
CN (1) | CN101268525A (ja) |
DE (1) | DE112006002517T5 (ja) |
WO (1) | WO2007034759A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088368A (ja) * | 2007-10-02 | 2009-04-23 | Kamaya Denki Kk | 低抵抗チップ抵抗器の製造方法 |
WO2016047259A1 (ja) * | 2014-09-25 | 2016-03-31 | Koa株式会社 | チップ抵抗器及びその製造方法 |
JP2018006726A (ja) * | 2016-06-27 | 2018-01-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 抵抗素子及びその実装基板 |
US10134510B2 (en) | 2014-04-24 | 2018-11-20 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor and method for manufacturing same |
JPWO2018061961A1 (ja) * | 2016-09-27 | 2019-07-11 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
WO2023053594A1 (ja) * | 2021-09-30 | 2023-04-06 | ローム株式会社 | チップ抵抗器 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI430293B (zh) * | 2006-08-10 | 2014-03-11 | Kamaya Electric Co Ltd | Production method of corner plate type chip resistor and corner plate type chip resistor |
JP2013074044A (ja) * | 2011-09-27 | 2013-04-22 | Koa Corp | チップ抵抗器 |
KR101892750B1 (ko) * | 2011-12-19 | 2018-08-29 | 삼성전기주식회사 | 칩 저항 부품 및 그의 제조 방법 |
US9633768B2 (en) * | 2013-06-13 | 2017-04-25 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
JP6262458B2 (ja) | 2013-07-17 | 2018-01-17 | ローム株式会社 | チップ抵抗器、チップ抵抗器の実装構造 |
KR102052596B1 (ko) * | 2014-06-25 | 2019-12-06 | 삼성전기주식회사 | 칩형 코일 부품 및 그 제조방법 |
US9997281B2 (en) | 2015-02-19 | 2018-06-12 | Rohm Co., Ltd. | Chip resistor and method for manufacturing the same |
JP6554833B2 (ja) * | 2015-03-12 | 2019-08-07 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
JP2016192509A (ja) * | 2015-03-31 | 2016-11-10 | Koa株式会社 | チップ抵抗器 |
US10242776B2 (en) * | 2015-04-24 | 2019-03-26 | Kamaya Electric Co., Ltd. | Rectangular chip resistor and manufacturing method for same |
CN106356167B (zh) * | 2015-07-17 | 2021-01-15 | 乾坤科技股份有限公司 | 微电阻器 |
JP2017069441A (ja) * | 2015-09-30 | 2017-04-06 | Koa株式会社 | チップ抵抗器 |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
KR20170075423A (ko) * | 2015-12-23 | 2017-07-03 | 삼성전기주식회사 | 저항 소자 및 그 실장 기판 |
CN114864200A (zh) * | 2016-12-27 | 2022-08-05 | 罗姆股份有限公司 | 片式电阻器 |
TWI634568B (zh) * | 2017-03-15 | 2018-09-01 | 大毅科技股份有限公司 | 電流感測元件及其製造方法 |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
US11688532B2 (en) * | 2019-03-18 | 2023-06-27 | Rohm Co., Ltd. | Chip resistor |
JP2022109674A (ja) * | 2021-01-15 | 2022-07-28 | Koa株式会社 | チップ抵抗器およびその製造方法 |
KR20220121379A (ko) * | 2021-02-25 | 2022-09-01 | 삼성전기주식회사 | 칩 저항 부품 |
JP2022139926A (ja) * | 2021-03-12 | 2022-09-26 | Koa株式会社 | チップ部品の実装構造 |
US20220301747A1 (en) * | 2021-03-19 | 2022-09-22 | Holy Stone Enterprise Co., Ltd. | High-Power Resistor |
KR20230121405A (ko) * | 2022-02-11 | 2023-08-18 | 삼성전기주식회사 | 저항 부품 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2535441B2 (ja) * | 1990-08-21 | 1996-09-18 | ローム株式会社 | チップ型抵抗器の製造方法 |
US5680092A (en) * | 1993-11-11 | 1997-10-21 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and method for producing the same |
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
JP3915188B2 (ja) | 1996-09-11 | 2007-05-16 | 松下電器産業株式会社 | チップ抵抗器及びその製造方法 |
JP2000058303A (ja) | 1998-08-06 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 電子部品 |
JP2002025802A (ja) * | 2000-07-10 | 2002-01-25 | Rohm Co Ltd | チップ抵抗器 |
JP2003264101A (ja) | 2002-03-08 | 2003-09-19 | Koa Corp | 両面実装型チップ抵抗器 |
JP4046178B2 (ja) | 2002-03-25 | 2008-02-13 | コーア株式会社 | チップ抵抗器およびその製造方法 |
JP2003282303A (ja) | 2002-03-25 | 2003-10-03 | Koa Corp | チップ抵抗器 |
JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
-
2005
- 2005-09-21 JP JP2005274223A patent/JP2007088161A/ja active Pending
-
2006
- 2006-09-15 US US12/066,844 patent/US7782174B2/en not_active Expired - Fee Related
- 2006-09-15 CN CNA2006800342623A patent/CN101268525A/zh active Pending
- 2006-09-15 WO PCT/JP2006/318422 patent/WO2007034759A1/ja active Application Filing
- 2006-09-15 DE DE112006002517T patent/DE112006002517T5/de not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088368A (ja) * | 2007-10-02 | 2009-04-23 | Kamaya Denki Kk | 低抵抗チップ抵抗器の製造方法 |
US10134510B2 (en) | 2014-04-24 | 2018-11-20 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor and method for manufacturing same |
WO2016047259A1 (ja) * | 2014-09-25 | 2016-03-31 | Koa株式会社 | チップ抵抗器及びその製造方法 |
US10109398B2 (en) | 2014-09-25 | 2018-10-23 | Koa Corporation | Chip resistor and method for producing same |
JP2018006726A (ja) * | 2016-06-27 | 2018-01-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 抵抗素子及びその実装基板 |
JPWO2018061961A1 (ja) * | 2016-09-27 | 2019-07-11 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
WO2023053594A1 (ja) * | 2021-09-30 | 2023-04-06 | ローム株式会社 | チップ抵抗器 |
Also Published As
Publication number | Publication date |
---|---|
DE112006002517T5 (de) | 2008-08-14 |
WO2007034759A1 (ja) | 2007-03-29 |
US7782174B2 (en) | 2010-08-24 |
CN101268525A (zh) | 2008-09-17 |
US20090115569A1 (en) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007088161A (ja) | チップ抵抗器 | |
JP4841914B2 (ja) | チップ抵抗器 | |
US10811174B2 (en) | Chip resistor and method for manufacturing same | |
JP2024010234A (ja) | チップ抵抗器 | |
WO2019087725A1 (ja) | チップ抵抗器 | |
US6242999B1 (en) | Resistor | |
WO1999001876A1 (fr) | Resistance et procede de fabrication | |
JP4057462B2 (ja) | チップ抵抗器およびその製造方法 | |
US6856234B2 (en) | Chip resistor | |
JP2016213352A (ja) | チップ抵抗器 | |
WO2014109224A1 (ja) | チップ抵抗器 | |
US20230274861A1 (en) | Chip resistor | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP3948701B2 (ja) | チップ抵抗器 | |
JP2006319260A (ja) | チップ抵抗器 | |
WO2023218710A1 (ja) | チップ抵抗器 | |
JP2000138102A (ja) | 抵抗器およびその製造方法 | |
JP4051783B2 (ja) | ジャンパー抵抗器 | |
JP2017220596A (ja) | チップ抵抗器 | |
JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP6688035B2 (ja) | チップ抵抗器 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JP2000294402A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP2021061311A (ja) | チップ部品 | |
JP2000124002A (ja) | チップ型部品 |