JP4057462B2 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP4057462B2
JP4057462B2 JP2003123655A JP2003123655A JP4057462B2 JP 4057462 B2 JP4057462 B2 JP 4057462B2 JP 2003123655 A JP2003123655 A JP 2003123655A JP 2003123655 A JP2003123655 A JP 2003123655A JP 4057462 B2 JP4057462 B2 JP 4057462B2
Authority
JP
Japan
Prior art keywords
resistor
electrodes
insulating film
chip
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003123655A
Other languages
English (en)
Other versions
JP2004327906A (ja
Inventor
虎之 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003123655A priority Critical patent/JP4057462B2/ja
Priority to CNB2004100373643A priority patent/CN100350518C/zh
Priority to US10/833,939 priority patent/US7129814B2/en
Publication of JP2004327906A publication Critical patent/JP2004327906A/ja
Priority to US11/526,975 priority patent/US7327214B2/en
Application granted granted Critical
Publication of JP4057462B2 publication Critical patent/JP4057462B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making

Description

【0001】
【発明の属する技術分野】
本願発明は、チップ抵抗器およびその製造方法に関する。
【0002】
【従来の技術】
従来のチップ抵抗器の一例としては、図8に示すようなものがある(特許文献1参照。)。図示されたチップ抵抗器Aは、金属製のチップ状の抵抗体100の下面100aに、x方向(同図の左右方向)に間隔を隔てた一対の電極110が設けられた構造を有している。各電極110の下面には、ハンダ層120が設けられている。
【0003】
【特許文献1】
特開2002−57009号公報(図1)
【0004】
【発明が解決しようとする課題】
上記したチップ抵抗器Aは、抵抗体100の下面100aのうち一対の電極110間の領域や、抵抗体100の上面100bおよび側面100cが絶縁保護されていない構造となっている。このため、ハンダを利用してチップ抵抗器Aを所望箇所に面実装するときには、各電極110の下方からはみ出したハンダの一部が抵抗体100の下面100aや側面100cに付着する場合があった。このような事態が起きたのでは、抵抗値に誤差が発生し、チップ抵抗器Aを利用して構成される電気回路の仕様に狂いが生じてしまう。また、抵抗体100の上面100bが他の電気部品類などに直接接触し、これらの間に不当な電気導通が生じる場合もあった。
【0005】
上記した不具合は、抵抗体100の下面100aのうち一対の電極110間の領域や、抵抗体100の上面100bおよび側面100cに、これらを覆うたとえば樹脂製の絶縁膜を形成すれば解消することができる。
【0006】
しかしながら、樹脂と金属との密着性が良好でないことにより、通電時に発生する熱などによって上記絶縁膜が抵抗体100から容易に剥離し、抵抗体100を適正に絶縁保護することができない場合があった。
【0007】
本願発明は、このような事情のもとで考え出されたものであって、抵抗体を適正に絶縁保護することが可能なチップ抵抗器を提供することをその課題としている。また、本願発明は、そのようなチップ抵抗器を適切にかつ効率的に製造することが可能なチップ抵抗器の製造方法を提供することを他の課題としている。
【0008】
【発明の開示】
上記の課題を解決するために、本願発明では、次の技術的手段を講じている。
【0009】
本願発明の第1の側面によって提供されるチップ抵抗器は、長手方向と幅方向とを有する金属製のチップ状の抵抗体と、この抵抗体の片面に上記長手方向に間隔を隔てて設けられた複数の電極と、上記複数の電極間の領域に上記幅方向全域にわたって設けられた第1の絶縁膜と、上記抵抗体の上記片面とは反対の面に上記長手方向に間隔を隔てて設けられた複数の補助電極と、上記複数の補助電極間の領域に上記幅方向全域にわたって設けられた第2の絶縁膜と、上記抵抗体の上記長手方向に延びる一対の側面に設けられた第3の絶縁膜と、を備えているチップ抵抗器であって、上記第3の絶縁膜は、上記第1および第2の絶縁膜の上記長手方向に延びる両側縁部を覆うように形成されていることを特徴としている。
【0010】
このような構成によれば、第3の絶縁膜が第1および第2の絶縁膜がその幅方向両側縁から剥離することを効果的に防止することができる。また、第3の絶縁膜が上記抵抗体の上記各側面にハンダが不当に付着することを防止する役割も果たすため、合理的である。
【0011】
本願発明の好ましい実施の形態においては、記複数の電極は、上記第1の絶縁膜の上記長手方向における両端縁部を覆うように形成されている
【0012】
このような構成によれば、上記各電極は、金属製であり、上記抵抗体との密着性が良好であるため、このような各電極が上記第1の絶縁膜の上記両端縁部を覆うことにより、上記第1の絶縁膜がその長手方向両端部から剥離することを防止することができる。また、チップ抵抗器に不可欠な上記各電極が上記絶縁膜剥離防止の役割も果たすため、絶縁膜剥離防止を図るためだけに新たな部材を設ける場合などと比較すると、製造コストを廉価にすることができる。
【0013】
本願発明の好ましい実施の形態においては、上記複数の補助電極は、上記第2の絶縁膜の上記長手方向における両端縁部を覆うように形成されている
【0014】
このような構成によれば、上記各補助電極が上記第2の絶縁膜の両端縁部を覆っているために、上記第2の絶縁膜がその長手方向両端部から剥離することが防止される。また、上記各補助電極を備えていることによって、次に述べる効果も得られる。すなわち、上記各電極、上記各補助電極、およびこれらに挟まれた上記抵抗体の一部分からなる領域は、たとえば上記各電極と上記抵抗体の一部分のみからなる場合と比較すると、その電気抵抗は小さくなる。このため、ハンダを用いてチップ抵抗器を所望箇所に実装した場合に、上記ハンダが上記各電極のどの部分に接触するかによって抵抗値が大きく相違することを防止することができる。
【0017】
本願発明の好ましい実施の形態においては、上記第1ないし第3の絶縁膜は、同一材質とされている。このような構成によれば、上記第1ないし第3の絶縁膜の材料の共通化により生産コストの低減化を図ることができる。また、それら絶縁膜の一部どうしを接着させる場合には、その接着強度を高めることもできる。
【0020】
本願発明の好ましい実施の形態においては、上記抵抗体の上記一定方向に間隔を隔てた一対の端面、上記各電極の表面、および上記各補助電極の表面を覆うハンダ層を備えている。
【0021】
このような構成によれば、チップ抵抗器の実装時には、上記ハンダ層を利用して上記抵抗体の上記各端面、上記各電極および上記各補助電極の表面に接合するハンダフィレットを形成することができるため、このハンダフィレットの有無に基づいてチップ抵抗器の実装の適否を容易に判断することが可能となる。チップ抵抗器のハンダ接合強度を高めることなどにも好適となる。
【0022】
本願発明の好ましい実施の形態においては、上記複数の補助電極どうしの間隔は、上記複数の電極どうしの間隔以上とされている。
【0023】
このような構成によれば、上記複数の補助電極間領域の抵抗が上記複数の電極間領域の抵抗よりも小さくならないため、上記複数の補助電極を設けたことによって抵抗値が目標抵抗値よりも小さくなることを防止することができる。
【0024】
本願発明の好ましい実施の形態においては、上記各電極と上記各補助電極とは、同一材質とされている。このような構成によれば、上記各電極および上記各補助電極の材料の共通化を図ることにより、生産コストを削減することができる。
【0025】
本願発明の第2の側面によって提供されるチップ抵抗器の製造方法は、バー状の抵抗体材料の片面およびその反対の面に、第1および第2の絶縁膜が設けられているとともに、上記抵抗体材料の長手方向に延びる一対の側面に、上記第1および第2の絶縁膜の縁部を覆う第3の絶縁膜が設けられており、かつ上記抵抗体材料の片面およびその反対の面のうち、上記第1および第2の絶縁膜が設けられていない領域に導電層を備えているバー状の抵抗器集合体を作製する工程と、上記抵抗器集合体をチップ状の複数の抵抗体に分割する工程と、を有しており、上記抵抗器集合体の分割は、上記導電層の一部が一定方向に間隔を隔てる複数の電極として形成されるように行なうことを特徴としている。
【0026】
このような構成によれば、本願発明の第1の側面によって提供されるチップ抵抗器を効率良く、かつ適切に製造することができる。
【0027】
本願発明の好ましい実施の形態においては、上記抵抗器集合体を作製する工程は、バー状の複数の板状部と、これら複数の板状部を支持する支持部とを備えた抵抗体材料からなるフレームを準備し、各板状部の片面およびその反対の面に上記第1および第2の絶縁膜をパターン形成する工程と、上記各板状部の長手方向に延びる一対の側面に、上記第1および第2の絶縁膜の縁部を覆う上記第3の絶縁膜を形成する工程と、上記各板状部の片面および反対の面のうち、上記第1および第2の絶縁膜が形成されていない領域に上記導電層を形成する工程と、を含んでいる。
【0028】
このような構成によれば、複数の抵抗器集合体を同時に形成することが可能であるため、生産効率がよくなる。
【0029】
本願発明の好ましい実施の形態においては、上記第1および第2の絶縁膜の形成は、厚膜印刷により行なう。このような構成によれば、上記第1および第2の絶縁膜の幅や厚みなどを所定の寸法に正確に仕上げることが容易となる。
【0030】
本願発明の好ましい実施の形態においては、上記導電層の形成は、メッキ処理により行なう。このような構成によれば、上記導電層をメッキ処理によって一括して容易に形成することができる。
【0031】
本願発明の好ましい実施の形態においては、上記各抵抗体の上記一定方向における両端面および上記各電極の表面にハンダ層を形成する工程を有しており、上記ハンダ層の形成は、バレルメッキ処理により行なう。
【0032】
このような構成によれば、複数のチップ抵抗器に対するハンダ層の形成を一括して行なうことができるため、生産効率の向上を図るのに好適となる。
【0033】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【0034】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【0035】
図1ないし図4は、本願発明に係るチップ抵抗器の一実施形態を示している。本実施形態のチップ抵抗器Rは、抵抗体1と、一対の電極21と、一対の補助電極22と、第1ないし第3の絶縁膜31〜33と、一対のハンダ層4とを具備している。これらのうち、各電極21、各補助電極22、および第3の絶縁膜33が、本願発明でいう絶縁膜剥離防止手段の具体例に相当する。
【0036】
抵抗体1は、各部の厚みが一定の矩形チップ状であり、金属製である。その具体的な材質としては、Ni−Cu系合金やCu−Mn系合金が挙げられるが、これらに限定されるものではなく、チップ抵抗器Rの目標抵抗値に見合った抵抗率をもつものを適宜選択すればよい。
【0037】
一対の電極21および一対の補助電極22は、同一材質であり、たとえば銅製である。各電極21は、抵抗体1の下面1aに設けられている。一方、各補助電極22は、抵抗体1の上面1bに設けられている。これら一対の電極21および補助電極22は、X方向(図1および図2の左右方向)に間隔を隔てている。
【0038】
第1ないし第3の絶縁膜31〜33は、いずれもエポキシ樹脂系などの樹脂膜である。第1および第2の絶縁膜31,32は、抵抗体1の下面1aおよび上面1bのうち、一対の電極21間および一対の補助電極22間の領域の全体を覆うように設けられている。第3の絶縁膜33は、抵抗体1のX方向に延びる一対の側面1dの全体を覆うように設けられている。
【0039】
図2の符号n1で示すように、各電極21の内側縁部21aは、第1の絶縁膜31のX方向における両端縁部31aに接触し、かつその表面上にオーバラップしている。同様に、各補助電極22の内側縁部22aは、符号n2で示すように、第2の絶縁膜32のX方向における両端縁部32aに接触し、かつその表面上にオーバラップしている。このようなオーバラップ状態は、後述するように、各電極21および各補助電極22をメッキ処理により形成することにより簡単に得ることが可能である。各電極21および各補助電極22の厚みt1,t2は、第1および第2の絶縁膜の厚みt3,t4よりも大である。
【0040】
抵抗体1の下面1a上における一対の電極21の間隔s1は、第1の絶縁膜31により規定されており、この第1の絶縁膜31と同幅である。これは、各電極21の内側縁部21aの下部が第1の絶縁膜31の両端縁部31aに密接しているからであり、このことにより後述するように電極間抵抗の誤差を小さくすることができる、なお、電極21のうち、第1の絶縁膜31に対してオーバラップしている部分は、抵抗体1の下面1aに直接接触している訳ではないため、上記オーバラップ部分が電気間抵抗に誤差を発生させる要因になることはない。一対の補助電極22の間隔s2は、第2の絶縁膜32と同幅であり、間隔s1よりも大きくされている。
【0041】
図3の符号n3で示すように、各第3の絶縁膜33の上下両側縁部33aは、抵抗体1の各側面1d上から抵抗体1の両面1a,1b上に廻り込み、かつ第1および第2の絶縁膜31,32のY方向(図3の左右方向)に間隔を隔てた両側縁部31b,32b上にオーバラップして密着している。このようなオーバラップ状態は、後述するように第3の絶縁膜33をディップの手法を利用して形成することにより簡単に得ることが可能である。また、第3の絶縁膜33の両側縁部33aのうち、X方向の両端部分には、図4の符号n4で示すように、各電極21および各補助電極22の一部分がオーバラップしている。
【0042】
一対のハンダ層4は、図2に示すように、たとえば側面視略コ字状であり、抵抗体1のX方向に間隔を隔てた一対の端面1c、各電極21の表面、および各補助電極22の表面を覆う部分が繋がった構造を有している。各ハンダ層4は、各電極21および各補助電極22と同様に、第1ないし第3の絶縁膜31〜33上にオーバラップしている。各ハンダ層4の材質は、とくに限定されず、電子部品の実装に用いられる種々の材質のハンダを用いることができる。
【0043】
上記した各部の厚みの一例を挙げると、抵抗体1が0.1mm〜1mm程度、各電極21および各補助電極22がそれぞれ30〜100μm程度、第1ないし第3の絶縁膜31〜33がそれぞれ20μm程度、各ハンダ層4が5μm程度である。抵抗体1の縦および横の寸法はそれぞれ2mm〜7mm程度である。ただし、抵抗体1のサイズは目標抵抗値の大きさに応じて種々に変更され、上記以外の数値にすることもできる。また、チップ抵抗器Rは、0.5mΩ〜100mΩ程度の低抵抗のものとして構成されている。
【0044】
次に、上記したチップ抵抗器Rの製造方法の一例について、図5〜図7を参照して説明する。
【0045】
まず、抵抗体1の材料となるフレームを準備する。図5に示すフレームFは、全体にわたって厚みの均一化が図られた平板状の金属板を打ち抜き加工するなどして形成されたものであり、一定方向に延びた複数の板状部11と、これら複数の板状部11を支持する矩形枠状の支持部12とを備えている。隣り合う板状部11どうしの間には、スリット13が形成されている。支持部12と各板状部11との連結部14の幅W1は、板状部11の幅W2よりも小さくされている。このことは、連結部14を捩じり変形させて各板状部11を矢印N1方向に約90度回転させることにより、各板状部11の側面11dに対して後述する第3の絶縁膜33’の形成作業を容易化させるのに役立つ。
【0046】
次いで、図6に示すように、フレームFの各板状部11の片面11a上およびその反対の面11b上に、矩形状の複数の第1および第2の絶縁膜31’,32’を各板状部11の長手方向に間隔を隔てて並ぶように形成する。各第1および第2の絶縁膜31’,32’の形成は、たとえば同一のエポキシ樹脂を用いて厚膜印刷することにより行なう。同一の材料を用いることにより、複数種類の材料を用いる場合と比較すると、チップ抵抗器の生産コストを削減することができる。また、上記厚膜印刷によれば、各第1および第2の絶縁膜31’,32’の幅や厚みを所定の寸法に正確に仕上げることができる。
【0047】
次いで、各板状部11の一対の側面11dに第3の絶縁膜33’を形成する。この第3の絶縁膜33’の形成にも、各第1および第2の絶縁膜31’,32’の形成に用いたのと同一の材料を用いる。これにより、チップ抵抗器の生産コストをさらに削減することができる。第3の絶縁膜33’の形成は、ディップにより行なう。各板状部11の長手方向に延びる両側縁部を絶縁膜形成用の塗料液中に浸漬させる。これにより、各板状部11の各側面11dに加え、各第1および第2の絶縁膜31’,32’の縁部にも塗料が塗布され、この塗料の乾燥硬化により、各第1および第2の絶縁膜31’,32’の縁部を覆う第3の絶縁膜33’が適切に形成される。第3の絶縁膜33’の形成後には、各板状部11を逆回転させて元の姿勢に戻しておく。
【0048】
次いで、図7に示すように、各板状部11の片面11aおよびその反対の面11bのうち、各第1および第2の絶縁膜31’,32’が形成されていない部分に複数の導電層21’,22’を形成する(同図のクロスハッチングで示した部分が各導電層21’,22’である。)。片面11a上の各導電層21’は、電極21の原型となる部分であり、その反対面11b上の各導電層22’は、補助電極22の原型となる部分である。
【0049】
各導電層21’,22’の形成は、たとえば銅メッキにより行なう。メッキ処理によれば、各板状部11の両面11a,11bに対して各導電層21’,22’を容易に同時形成することができる。このようにして同時形成を行なえば、たとえば各板状部11の両面11a,11bに対して各導電層21’,22’を順次に形成する場合と比較して、メッキ処理時間を短縮することができる。したがって、生産効率の向上および製造コストの削減を図ることが可能となる。また、上記メッキ処理によれば、各導電層21’,22’の厚みを第1ないし第3の絶縁膜31’〜33’の厚みよりも大きくすることにより、各導電層21’,22’の一部分が第1ないし第3の絶縁膜31’〜33’の縁部を覆うこととなる。
【0050】
上記した工程により、バー状の抵抗器集合体R”が得られる。この抵抗器集合体R”を仮想線C1の箇所で切断すると、ハンダ層未形成の複数のチップ抵抗器R’が製造される。この切断位置は、各導電層21’,22’をその幅方向において2分割する位置であり、その切断方向は抵抗器集合体R”の短手方向である。各第1および第2の絶縁膜31’32’の縁部は各導電層21’,22’および第3の絶縁膜33’の一部分によって覆われており、各第1および第2の絶縁膜31’32’の側面が切断面となることはないため、上記した切断により各第1および第2の絶縁膜31’32’に割れなどが発生することはない。一方、各導電層21’,22’は2分割されることとなるが、これらは板状部11にメッキによって強固に固着しているため、やはり割れや剥がれは生じ難い。
【0051】
次いで、チップ抵抗器R’の抵抗体1の各端面1c,各電極21の表面、および各補助電極22の表面上にハンダ層4を形成する。ハンダ層4の形成は、たとえばバレルメッキにより行なう。このバレルメッキは、複数のチップ抵抗器R’を1つのバレル内に収容して行なう。各チップ抵抗器R’は、抵抗体1の各端面1c、各電極21の表面、および各補助電極22の金属面が露出した構造を有し、これら以外の部分は第1および第3の絶縁膜31〜33によって覆われているため、上記した金属面のみに対して効率良く、かつ適切にハンダ層4を形成することができる。上記した一連の作業工程により、図1ないし図4に示すチップ抵抗器Rを効率良く製造することができる。
【0052】
次に、チップ抵抗器Rの作用について説明する。
【0053】
チップ抵抗器Rは、所望の実装対象領域に対して、たとえばハンダリフローの手法を用いて面実装される。このハンダリフローの手法では、実装対象領域に設けられている端子上にクリームハンダを塗布してから、その上にハンダ層4を介して各電極21が位置するようにチップ抵抗器Rを載置し、これをリフロー炉で加熱する。各電極21は、第1の絶縁膜31よりも厚み方向に突出しているため、各電極21の表面へのハンダ付着の確実化が図られる。
【0054】
上記したハンダのリフロー時には、ハンダ層4が溶融するが、このハンダ層4は、抵抗体1の各端面1c上と、各電極21および各補助電極22の表面上に形成されているため、図1の仮想線で示すようなハンダフィレットHfが適切に形成される。したがって、ハンダフィレットHfの形状などを外部から確認することにより、チップ抵抗器Rの実装が適切に行なわれているか否かを判断することができるため、検査の容易化が図られる。また、抵抗体1の実装強度を高めるのにも役立つ。ハンダフィレットHfは、チップ抵抗器Rへの通電時に発生する熱を実装対象部材に伝える役割を果たすため、チップ抵抗器Rの温度上昇抑制効果も得られる。
【0055】
上記面実装時には、ハンダが各電極21および各補助電極22の表面からはみ出す場合がある。しかしながら、抵抗体1の下面1aおよび上面1bのうち、各電極21および各補助電極22が設けられていない部分の全体には、第1および第2の絶縁膜31,32が形成されているとともに、抵抗体1の各側面1dには第3の絶縁膜33が設けられているため、ハンダが抵抗体1に不当に付着することは防止される。このため、抵抗体1に対するハンダの不当な付着に起因して抵抗値に誤差が生じることはない。
【0056】
第1および第2の絶縁膜31,32の両端縁部31a,32aは、各電極21および各補助電極22の内側縁部21a,22aによって覆われており、かつこれら絶縁膜31,32の両側縁部31b,32bは、第3の絶縁膜33の両側縁部33aによって覆われているため、通電時に発生する熱などによってこれら絶縁膜31,32が抵抗体1から容易に剥離することを防止することができる。一方、第3の絶縁膜33の両側縁部33aのうち、X方向の両端部分は、各電極21および各補助電極22の一部分によって覆われているため、この第3の絶縁膜33が抵抗体1から容易に剥離することも防止される。
【0057】
チップ抵抗器Rの抵抗(一対の電極21間抵抗)を目標抵抗値に仕上げるには、一対の電極21の間隔s1を所定の間隔に正確に仕上げる必要がある。これに対し、一対の電極21の間隔s1は、厚膜印刷によりそのサイズを所定の寸法に正確に仕上げられている第1の絶縁膜31によって規定されているため、所定の正確な間隔となっている。したがって、抵抗値の誤差を小さくすることができる。
【0058】
ハンダを利用してチップ抵抗器Rを所望箇所に面実装するときには、上記ハンダがたとえば各電極21の下面の内側面寄り部分のみに偏って接触する場合がある。これとは反対に、上記ハンダが各電極21の下面の外側面寄り部分のみに偏って接触する場合もある。これに対し、チップ抵抗器Rは、抵抗体1よりも比抵抗が小さい各補助電極22を備えている。このため、各電極21、各補助電極22、およびこれらに挟まれた抵抗体1の一部分からなる領域の電気抵抗は、たとえば各補助電極22を備えていない場合、すなわち各電極21およびこの各電極21の直上にある抵抗体1の一部分のみからなる場合の電気抵抗よりも小さくなる。したがって、上記ハンダが各電極21の内側面寄りに接触した場合と、外側面寄りに接触した場合との抵抗値の差を小さくすることができる。
【0059】
一対の補助電極22の間隔s2は、一対の電極21の間隔s1よりも大きいため、一対の補助電極22間抵抗は、一対の電極21間抵抗よりも大きくなっている。したがって、このチップ抵抗器Rの抵抗値が一対の補助電極22間抵抗の影響により本来の抵抗値よりも低くなることはない。
【0060】
各電極21、各補助電極22、および第3の絶縁膜33は、上述したように、絶縁膜剥離防止手段としての役割を果たす一方で、絶縁膜剥離防止とは別の役割も担っている。すなわち、これらは、第1および第2の絶縁膜31,32の剥離を防止するためだけに設けられたものではない。このため、たとえば絶縁膜剥離防止手段としての役割を果たすだけの新たな部材を設けた場合と比較すると、合理的であり、製造コストを廉価にすることができる。
【0061】
本願発明は、上述した実施形態の内容に限定されるものではない。本願発明に係るチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。同様に、本願発明に係るチップ抵抗器の製造方法における各作業工程の具体的な構成も、種々に変更自在である。
【0062】
たとえば、抵抗体の片面上に形成する電極の具体的な数も限定されるものではない。複数対の電極を形成することにより、それらのうちの一対の電極を電流検出用に、また他の一対の電極を電圧検出用にするといったことも可能である。
【0063】
一対の電極どうしの間隔と一対の補助電極どうしの間隔とは、相違していることに限定されず、同一であってもよい。このような構成であれば、チップ抵抗器が上下反転して実装された場合であっても、支障を生じることはない。
【0064】
本願発明に係るチップ抵抗器は、一対の補助電極を具備することなく、抵抗体の上面全体が第2の絶縁膜で覆われた構造とすることもできる。このような場合であっても、たとえば第2の絶縁膜の縁部を第3の絶縁膜で覆うことにより、その剥離防止効果を得ることが可能である。これとは異なり、本願発明に係るチップ抵抗器は、第3の絶縁膜を具備することなく、一対の補助電極が第2の絶縁膜の縁部を覆うことより、この第2の絶縁膜の剥離を防止する構造とすることも可能である。
【0065】
また、本願発明に係るチップ抵抗器は、第1および第2の絶縁膜の両方が形成された構造に限定されることはなく、第1および第2の絶縁膜のいずれか一方のみが形成された構造とすることもできる。さらに、本願発明に係るチップ抵抗器は、低抵抗のものとして製造するのに好適であるが抵抗値の具体的な値も限定されない。
【0066】
本願発明に係るチップ抵抗器の製造方法においては、上述したようなフレームに代えて、プレート状の抵抗体材料を用いてもよい。プレート状の抵抗体材料の片面およびその反対の面に第1および第2の絶縁膜を形成した後、この抵抗体材料をバー状に分割すれば、分割後の抵抗体材料の各側面に第3の絶縁膜を形成することができる。もちろん、フレームやプレートを用いるのではなく、単なるバー状の抵抗体材料からチップ抵抗器を製造することも可能である。
【図面の簡単な説明】
【図1】本願発明に係るチップ抵抗器の一例を示す斜視図である。
【図2】図1のII−II断面図である。
【図3】図1のIII−III断面図である。
【図4】図2のIV−IV断面図である。
【図5】(a)は、本願発明に係るチップ抵抗器の製造に用いられるフレームの一例を示す斜視図であり、(b)は、その要部平面図である。
【図6】(a),(b)は、図4に示すフレームを用いてチップ抵抗器を製造する方法の一例を示す要部平面図である。
【図7】(a),(b)は、図4に示すフレームを用いてチップ抵抗器を製造する方法の一例を示す要部平面図である。
【図8】従来のチップ抵抗器の一例を示す斜視図である。
【符号の説明】
1 抵抗体
1a 上面(抵抗体の片面)
1b 下面(抵抗体の片面とは反対の面)
1c 一対の端面
1d 一対の側面
21 一対の電極
21’導電層
22 一対の補助電極
22’導電層
31,31’第1の絶縁膜
31a 両端縁部
31b 両側縁部
32,32’ 第2の絶縁膜
32a 両端縁部
32b 両側縁部
33,33’ 第3の絶縁膜
4,4’ ハンダ層
11 板状部
12 支持部
s1 一対の電極どうしの間隔
s2 一対の補助電極どうしの間隔
t1 一対の電極の厚み
t3 第1の絶縁膜の厚み
F フレーム
R チップ抵抗器

Claims (12)

  1. 長手方向と幅方向とを有する金属製のチップ状の抵抗体と、この抵抗体の片面に上記長手方向に間隔を隔てて設けられた複数の電極と、上記複数の電極間の領域に上記幅方向全域にわたって設けられた第1の絶縁膜と、上記抵抗体の上記片面とは反対の面に上記長手方向に間隔を隔てて設けられた複数の補助電極と、上記複数の補助電極間の領域に上記幅方向全域にわたって設けられた第2の絶縁膜と、上記抵抗体の上記長手方向に延びる一対の側面に設けられた第3の絶縁膜と、を備えているチップ抵抗器であって、
    上記第3の絶縁膜は、上記第1および第2の絶縁膜の上記長手方向に延びる両側縁部を覆うように形成されていることを特徴とする、チップ抵抗器。
  2. 記複数の電極は、上記第1の絶縁膜の上記長手方向における両端縁部を覆うように形成されている、請求項1に記載のチップ抵抗器。
  3. 記複数の補助電極は、上記第2の絶縁膜の上記長手方向における両端縁部を覆うように形成されている、請求項1または2に記載のチップ抵抗器。
  4. 上記第1ないし第3の絶縁膜は、同一材質とされている、請求項1ないし3のいずれかに記載のチップ抵抗器。
  5. 上記抵抗体の上記長手方向に間隔を隔てた一対の端面、上記各電極の表面、および上記各補助電極の表面を覆うハンダ層を備えている、請求項1ないし4のいずれかに記載のチップ抵抗器。
  6. 上記複数の補助電極どうしの間隔は、上記複数の電極どうしの間隔以上とされている、請求項1ないし5のいずかに記載のチップ抵抗器。
  7. 上記各電極と上記各補助電極とは、同一材質とされている、請求項1ないし6のいずれかに記載のチップ抵抗器。
  8. バー状の抵抗体材料の片面およびその反対の面に、第1および第2の絶縁膜が設けられているとともに、上記抵抗体材料の長手方向に延びる一対の側面に、上記第1および第2の絶縁膜の縁部を覆う第3の絶縁膜が設けられており、かつ上記抵抗体材料の片面およびその反対の面のうち、上記第1および第2の絶縁膜が設けられていない領域に導電層を備えているバー状の抵抗器集合体を作製する工程と、
    上記抵抗器集合体をチップ状の複数の抵抗体に分割する工程と、を有しており、
    上記抵抗器集合体の分割は、上記導電層の一部が一定方向に間隔を隔てる複数の電極として形成されるように行なうことを特徴とする、チップ抵抗器の製造方法。
  9. 上記抵抗器集合体を作製する工程は、バー状の複数の板状部と、これら複数の板状部を支持する支持部とを備えた抵抗体材料からなるフレームを準備し、各板状部の片面およびその反対の面に上記第1および第2の絶縁膜をパターン形成する工程と、
    上記各板状部の長手方向に延びる一対の側面に、上記第1および第2の絶縁膜の縁部を覆う上記第3の絶縁膜を形成する工程と、
    上記各板状部の片面および反対の面のうち、上記第1および第2の絶縁膜が形成されていない領域に上記導電層を形成する工程と、を含んでいる、請求項に記載のチップ抵抗器の製造方法。
  10. 上記第1および第2の絶縁膜の形成は、厚膜印刷により行なう、請求項またはに記載のチップ抵抗器の製造方法。
  11. 上記導電層の形成は、メッキ処理により行なう、請求項ないし10のいずれかに記載のチップ抵抗器の製造方法。
  12. 上記各抵抗体の上記一定方向における両端面および上記各電極の表面にハンダ層を形成する工程を有しており、
    上記ハンダ層の形成は、バレルメッキ処理により行なう、請求項ないし11のいずれかに記載のチップ抵抗器の製造方法。
JP2003123655A 2003-04-28 2003-04-28 チップ抵抗器およびその製造方法 Expired - Lifetime JP4057462B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003123655A JP4057462B2 (ja) 2003-04-28 2003-04-28 チップ抵抗器およびその製造方法
CNB2004100373643A CN100350518C (zh) 2003-04-28 2004-04-27 芯片电阻器及其制造方法
US10/833,939 US7129814B2 (en) 2003-04-28 2004-04-27 Chip resistor and method of making the same
US11/526,975 US7327214B2 (en) 2003-04-28 2006-09-26 Chip resistor and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003123655A JP4057462B2 (ja) 2003-04-28 2003-04-28 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004327906A JP2004327906A (ja) 2004-11-18
JP4057462B2 true JP4057462B2 (ja) 2008-03-05

Family

ID=33501483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003123655A Expired - Lifetime JP4057462B2 (ja) 2003-04-28 2003-04-28 チップ抵抗器およびその製造方法

Country Status (3)

Country Link
US (2) US7129814B2 (ja)
JP (1) JP4057462B2 (ja)
CN (1) CN100350518C (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358664B2 (ja) 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
JP4501077B2 (ja) * 2006-02-17 2010-07-14 Tdk株式会社 薄膜デバイス
JP2009218552A (ja) * 2007-12-17 2009-09-24 Rohm Co Ltd チップ抵抗器およびその製造方法
US8242878B2 (en) 2008-09-05 2012-08-14 Vishay Dale Electronics, Inc. Resistor and method for making same
CN102379012B (zh) * 2009-04-01 2014-05-07 釜屋电机株式会社 电流检测用金属板电阻器及其制造方法
CN103219964A (zh) * 2012-01-18 2013-07-24 新科实业有限公司 衰减器
JP2014165194A (ja) * 2013-02-21 2014-09-08 Rohm Co Ltd チップ抵抗器、およびチップ抵抗器の製造方法
US9633768B2 (en) 2013-06-13 2017-04-25 Rohm Co., Ltd. Chip resistor and mounting structure thereof
JP6476417B2 (ja) * 2013-08-07 2019-03-06 パナソニックIpマネジメント株式会社 抵抗器の製造方法
JP6294073B2 (ja) * 2013-12-27 2018-03-14 Koa株式会社 抵抗器の製造方法
JP7018251B2 (ja) * 2015-05-21 2022-02-10 ローム株式会社 チップ抵抗器
JP6577315B2 (ja) * 2015-09-28 2019-09-18 Koa株式会社 チップ抵抗器の製造方法
KR101883042B1 (ko) * 2016-02-15 2018-07-27 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
JPWO2018110288A1 (ja) * 2016-12-16 2019-10-24 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法
JPWO2018216455A1 (ja) * 2017-05-23 2020-03-26 パナソニックIpマネジメント株式会社 金属板抵抗器およびその製造方法
CN110114843B (zh) * 2017-12-01 2021-07-23 松下知识产权经营株式会社 金属板电阻器及其制造方法
JP7270386B2 (ja) * 2018-01-11 2023-05-10 北陸電気工業株式会社 チップ状金属抵抗器及びその製造方法
JP7219146B2 (ja) * 2019-04-17 2023-02-07 Koa株式会社 硫化検出センサの製造方法
CN112935570A (zh) * 2021-03-22 2021-06-11 丽智电子(南通)有限公司 一种基于激光镭射制作合金电阻的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645108A (ja) 1992-03-30 1994-02-18 Chichibu Cement Co Ltd 電子素子及びその製造方法
JP3147134B2 (ja) * 1992-11-30 2001-03-19 三菱マテリアル株式会社 チップ型サーミスタ及びその製造方法
JP2854492B2 (ja) 1993-03-24 1999-02-03 ローム株式会社 チップ抵抗器
JPH0722222A (ja) * 1993-06-30 1995-01-24 Rohm Co Ltd チップ型電子部品
GB2320620B (en) * 1996-12-20 2001-06-27 Rohm Co Ltd Chip type resistor and manufacturing method thereof
JP3766494B2 (ja) 1996-12-24 2006-04-12 ローム株式会社 チップ型抵抗器の構造及びその製造方法
JPH10189318A (ja) * 1996-12-27 1998-07-21 Hokuriku Electric Ind Co Ltd ネットワーク抵抗器の製造方法
JP3756612B2 (ja) * 1997-03-18 2006-03-15 ローム株式会社 チップ型抵抗器の構造及びその製造方法
JP2001176701A (ja) 1999-12-17 2001-06-29 Tateyama Kagaku Kogyo Kk 抵抗器とその製造方法
JP4722318B2 (ja) * 2000-06-05 2011-07-13 ローム株式会社 チップ抵抗器
JP4712943B2 (ja) * 2000-08-07 2011-06-29 コーア株式会社 抵抗器の製造方法および抵抗器
JP4138215B2 (ja) * 2000-08-07 2008-08-27 コーア株式会社 チップ抵抗器の製造方法
JP3848286B2 (ja) 2003-04-16 2006-11-22 ローム株式会社 チップ抵抗器

Also Published As

Publication number Publication date
US20070018782A1 (en) 2007-01-25
US20050035844A1 (en) 2005-02-17
CN100350518C (zh) 2007-11-21
US7129814B2 (en) 2006-10-31
US7327214B2 (en) 2008-02-05
JP2004327906A (ja) 2004-11-18
CN1542872A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
JP4057462B2 (ja) チップ抵抗器およびその製造方法
JP4358664B2 (ja) チップ抵抗器およびその製造方法
JP3848286B2 (ja) チップ抵抗器
US7782174B2 (en) Chip resistor
JP4640952B2 (ja) チップ抵抗器およびその製造方法
JP4047760B2 (ja) チップ抵抗器およびその製造方法
US7782173B2 (en) Chip resistor
TWI391959B (zh) 晶片電阻器及其製造方法
JP3848247B2 (ja) チップ抵抗器およびその製造方法
JP3848245B2 (ja) チップ抵抗器
JP5242614B2 (ja) チップ抵抗器およびその製造方法
JP5490861B2 (ja) チップ抵抗器およびその製造方法
JP2004134559A (ja) チップ型電子部品およびその製造方法
JP3653076B2 (ja) チップ抵抗器の製造方法およびそれに用いられるフレーム
JP3838560B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP2006157064A (ja) チップ抵抗器およびその製造方法
JP2013254983A (ja) チップ抵抗器およびその製造方法
JP2004319874A (ja) チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4057462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term