JPH0645108A - 電子素子及びその製造方法 - Google Patents
電子素子及びその製造方法Info
- Publication number
- JPH0645108A JPH0645108A JP4073930A JP7393092A JPH0645108A JP H0645108 A JPH0645108 A JP H0645108A JP 4073930 A JP4073930 A JP 4073930A JP 7393092 A JP7393092 A JP 7393092A JP H0645108 A JPH0645108 A JP H0645108A
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- electronic element
- block
- electrode
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 電極端子が剥離し難く、高品質な電子素子を
提供することである。 【構成】 電子素子本体と、この電子素子本体の表面に
構成された電極端子と、この電極端子の端部を覆うよう
に電子素子本体と電極端子とに跨がって設けられた被覆
体とを具備する電子素子。
提供することである。 【構成】 電子素子本体と、この電子素子本体の表面に
構成された電極端子と、この電極端子の端部を覆うよう
に電子素子本体と電極端子とに跨がって設けられた被覆
体とを具備する電子素子。
Description
【０００１】
【産業上の利用分野】本発明は、電子素子、例えばサー
ミスタ素子とその製造方法に関するものである。
ミスタ素子とその製造方法に関するものである。
【０００２】
【従来の技術】例えば、サーミスタ素子は、素子本体の
両端部分に電極が単に焼き付けられた構造のものが殆ど
である。
両端部分に電極が単に焼き付けられた構造のものが殆ど
である。
【０００３】
【発明が解決しようとする課題】ところで、上記構成の
素子では、回り込み電極部分の接着強度が充分なものと
は言えず、例えば検査工程、出荷時のテーピング作業
時、あるいは基板への実装時に際して回り込み電極の一
部が剥離してしまう事故が起き、品質の低下が引き起こ
されている。
素子では、回り込み電極部分の接着強度が充分なものと
は言えず、例えば検査工程、出荷時のテーピング作業
時、あるいは基板への実装時に際して回り込み電極の一
部が剥離してしまう事故が起き、品質の低下が引き起こ
されている。
【０００４】又、両端部分に電極が焼き付けられた直方
体のブロックをスライスしてサーミスタ素子を製造する
に際して、スライス時に電極が損傷を受け易く、特にス
ライス時にバリが形成されて電極が損傷を受け易く、品
質の低下が引き起こされている。そこで、本発明の第１
の目的は、電極端子が剥離し難く、高品質な電子素子を
提供することである。
体のブロックをスライスしてサーミスタ素子を製造する
に際して、スライス時に電極が損傷を受け易く、特にス
ライス時にバリが形成されて電極が損傷を受け易く、品
質の低下が引き起こされている。そこで、本発明の第１
の目的は、電極端子が剥離し難く、高品質な電子素子を
提供することである。
【０００５】本発明の第２の目的は、電極端子が損傷し
難く、高品質な電子素子を提供することである。
難く、高品質な電子素子を提供することである。
【０００６】
【課題を解決する為の手段】前記本発明の目的は、電子
素子本体と、この電子素子本体の表面に構成された電極
端子と、この電極端子の端部を覆うように電子素子本体
と電極端子とに跨がって設けられた被覆体とを具備する
ことを特徴とする電子素子によって達成される。
素子本体と、この電子素子本体の表面に構成された電極
端子と、この電極端子の端部を覆うように電子素子本体
と電極端子とに跨がって設けられた被覆体とを具備する
ことを特徴とする電子素子によって達成される。
【０００７】又、電子素子本体と、この電子素子本体の
表面に構成された電極端子と、この電極端子と電極端子
外側との間における高低を少なくするよう電子素子本体
の表面に設けられた充填体と、前記電極端子と充填体と
に跨がって設けられた被覆体とを具備することを特徴と
する電子素子によって達成される。又、直方体の電子素
子ブロックの所定の位置に電極端子を設ける工程と、前
記電極端子の端部を覆うように電子素子ブロックと電極
端子とに跨がって被覆体を設ける工程と、直方体のブロ
ックをスライスする工程とを具備することを特徴とする
電子素子の製造方法によって達成される。
表面に構成された電極端子と、この電極端子と電極端子
外側との間における高低を少なくするよう電子素子本体
の表面に設けられた充填体と、前記電極端子と充填体と
に跨がって設けられた被覆体とを具備することを特徴と
する電子素子によって達成される。又、直方体の電子素
子ブロックの所定の位置に電極端子を設ける工程と、前
記電極端子の端部を覆うように電子素子ブロックと電極
端子とに跨がって被覆体を設ける工程と、直方体のブロ
ックをスライスする工程とを具備することを特徴とする
電子素子の製造方法によって達成される。
【０００８】又、直方体の電子素子ブロックの所定の位
置に電極端子を設ける工程と、電極端子と電極端子外側
との間における高低を少なくするよう電子素子ブロック
の表面に充填体を設ける工程と、前記電極端子と充填体
とに跨がって被覆体を設ける工程と、直方体のブロック
をスライスする工程とを具備することを特徴とする電子
素子の製造方法によって達成される。
置に電極端子を設ける工程と、電極端子と電極端子外側
との間における高低を少なくするよう電子素子ブロック
の表面に充填体を設ける工程と、前記電極端子と充填体
とに跨がって被覆体を設ける工程と、直方体のブロック
をスライスする工程とを具備することを特徴とする電子
素子の製造方法によって達成される。
【０００９】尚、上記の被覆体及び充填体は電気絶縁材
で構成される。そして、上記のように構成させた電子素
子は、電極端子の外側の領域に跨がって被覆がなされて
いるから、電極端子が剥離し難くなっており、かつ、ス
ライス時に際しても電極端子にバリは出来にくく、引っ
掛かりが出来て、これに起因した問題が起きるといった
ことも解消される。
で構成される。そして、上記のように構成させた電子素
子は、電極端子の外側の領域に跨がって被覆がなされて
いるから、電極端子が剥離し難くなっており、かつ、ス
ライス時に際しても電極端子にバリは出来にくく、引っ
掛かりが出来て、これに起因した問題が起きるといった
ことも解消される。
【００１０】
【実施例】〔実施例１〕図１〜図４は本発明に係る電子
素子の一実施例を示すもので、図１は直方体のブロック
に銀電極を印刷した段階での説明図、図２は銀電極印刷
後にメッキレジストをスクリーン印刷した段階での説明
図、図３は電極端子とメッキレジストとに跨がって電極
カバーレジストをスクリーン印刷した段階での説明図、
図４はスライス後における電子素子の拡大斜視図であ
る。
素子の一実施例を示すもので、図１は直方体のブロック
に銀電極を印刷した段階での説明図、図２は銀電極印刷
後にメッキレジストをスクリーン印刷した段階での説明
図、図３は電極端子とメッキレジストとに跨がって電極
カバーレジストをスクリーン印刷した段階での説明図、
図４はスライス後における電子素子の拡大斜視図であ
る。
【００１１】各図中、１は所定のサーミスタ材料で構成
されてなる幅３．２ｍｍ、長さ１０ｍｍ、高さ１．０ｍ
ｍの直方体（短冊状）のブロックであり、図１に示され
る如く、このブロック１には電極間隔が２．２ｍｍとな
るように銀電極２ａ，２ｂがスクリーン印刷され、そし
て６００℃で焼き付け、硬化される。そして、図２に示
される如く、銀電極２ａ，２ｂ間のブロック１表面を覆
うように樹脂製メッキレジスト３を２．２ｍｍ幅でスク
リーン印刷し、１５０℃で硬化させた。この後、銀電極
２ａ，２ｂ上にＮｉ層と半田層とを電気メッキ手段によ
り設け、銀電極２ａ，２ｂ上のＮｉ層及び半田層全体に
よって電極端子４ａ，４ｂを構成した。尚、樹脂製メッ
キレジスト３の表面にはＮｉ層及び半田層は形成されて
いないものである。
されてなる幅３．２ｍｍ、長さ１０ｍｍ、高さ１．０ｍ
ｍの直方体（短冊状）のブロックであり、図１に示され
る如く、このブロック１には電極間隔が２．２ｍｍとな
るように銀電極２ａ，２ｂがスクリーン印刷され、そし
て６００℃で焼き付け、硬化される。そして、図２に示
される如く、銀電極２ａ，２ｂ間のブロック１表面を覆
うように樹脂製メッキレジスト３を２．２ｍｍ幅でスク
リーン印刷し、１５０℃で硬化させた。この後、銀電極
２ａ，２ｂ上にＮｉ層と半田層とを電気メッキ手段によ
り設け、銀電極２ａ，２ｂ上のＮｉ層及び半田層全体に
よって電極端子４ａ，４ｂを構成した。尚、樹脂製メッ
キレジスト３の表面にはＮｉ層及び半田層は形成されて
いないものである。
【００１２】この後、図３に示す如く、電極端子４ａ，
４ｂと樹脂製メッキレジスト３の両方に跨がるように樹
脂レジスト５を２．６ｍｍ幅でスクリーン印刷し、１５
０℃で硬化させた。そして、このブロック１を１．６ｍ
ｍ幅となるようにダイヤモンドカッターでスライスし、
図４に示す如くのサーミスタ素子Ａを得た。
４ｂと樹脂製メッキレジスト３の両方に跨がるように樹
脂レジスト５を２．６ｍｍ幅でスクリーン印刷し、１５
０℃で硬化させた。そして、このブロック１を１．６ｍ
ｍ幅となるようにダイヤモンドカッターでスライスし、
図４に示す如くのサーミスタ素子Ａを得た。
【００１３】〔実施例２〕実施例１における図３で示さ
れた樹脂レジスト５を、図５に示される如く、１．６ｍ
ｍ間隔で０．４ｍｍ幅にスクリーン印刷し、樹脂レジス
ト５ａ，５ｂを設け、１５０℃で硬化させた。この後、
実施例１と同様にして図５に示す如くのサーミスタ素子
Ｂを得た。
れた樹脂レジスト５を、図５に示される如く、１．６ｍ
ｍ間隔で０．４ｍｍ幅にスクリーン印刷し、樹脂レジス
ト５ａ，５ｂを設け、１５０℃で硬化させた。この後、
実施例１と同様にして図５に示す如くのサーミスタ素子
Ｂを得た。
【００１４】〔実施例３〕サーミスタ材料で構成されて
なる幅３．２ｍｍ、長さ１０ｍｍ、高さ１．０ｍｍの直
方体（短冊状）のブロックに電極端子間隔が２．２ｍｍ
となるように銀電極をスクリーン印刷して６００℃で焼
き付け、そして銀電極の端部並びに銀電極間を覆うよう
にガラスペーストを２．６ｍｍ幅でスクリーン印刷して
４５０℃で硬化させ、このブロックを１．６ｍｍ幅とな
るようにダイヤモンドカッターでスライスし、サーミス
タ素子を得た。
なる幅３．２ｍｍ、長さ１０ｍｍ、高さ１．０ｍｍの直
方体（短冊状）のブロックに電極端子間隔が２．２ｍｍ
となるように銀電極をスクリーン印刷して６００℃で焼
き付け、そして銀電極の端部並びに銀電極間を覆うよう
にガラスペーストを２．６ｍｍ幅でスクリーン印刷して
４５０℃で硬化させ、このブロックを１．６ｍｍ幅とな
るようにダイヤモンドカッターでスライスし、サーミス
タ素子を得た。
【００１５】〔比較例１〕実施例１において、図３に示
される樹脂レジスト５をスクリーン印刷する工程を省略
した外は同様に行い、サーミスタ素子を得た。 〔比較例２〕実施例３において、ガラスペーストのスク
リーン印刷工程を省略した外は同様に行い、サーミスタ
素子を得た。
される樹脂レジスト５をスクリーン印刷する工程を省略
した外は同様に行い、サーミスタ素子を得た。 〔比較例２〕実施例３において、ガラスペーストのスク
リーン印刷工程を省略した外は同様に行い、サーミスタ
素子を得た。
【００１６】〔特性〕上記各例で得たサーミスタ素子に
ついて粘着テープによる電極端子剥離試験を行ったの
で、その結果を表１に示す。 これによれば、本発明になるものは電極端子の接着強度
に富んでいることが判る。
ついて粘着テープによる電極端子剥離試験を行ったの
で、その結果を表１に示す。 これによれば、本発明になるものは電極端子の接着強度
に富んでいることが判る。
【００１７】又、有機樹脂やガラスなどで電極端子の端
部が覆われていることから、ダイヤモンドカッターでの
スライス時に電極端子にはバリが形成されておらず、高
品質なサーミスタ素子が得られている。
部が覆われていることから、ダイヤモンドカッターでの
スライス時に電極端子にはバリが形成されておらず、高
品質なサーミスタ素子が得られている。
【００１８】
【効果】電極端子の外側の領域に跨がって被覆がなされ
ているから、電極端子が剥離し難くなっており、かつ、
スライスに際しても電極端子にバリは出来にくく、バリ
に起因した問題も起きない等の特長を有する。
ているから、電極端子が剥離し難くなっており、かつ、
スライスに際しても電極端子にバリは出来にくく、バリ
に起因した問題も起きない等の特長を有する。
【図１】本発明に係る電子素子の製造工程における銀電
極印刷段階での説明図
極印刷段階での説明図
【図２】本発明に係る電子素子の製造工程におけるメッ
キレジストをスクリーン印刷した段階での説明図
キレジストをスクリーン印刷した段階での説明図
【図３】本発明に係る電子素子の製造工程における電極
カバーレジストをスクリーン印刷した段階での説明図
カバーレジストをスクリーン印刷した段階での説明図
【図４】本発明に係る電子素子の拡大斜視図
【図５】本発明に係る電子素子の他の実施例の拡大斜視
図
図
１ ブロック ２ａ，２ｂ 銀電極 ３ 樹脂製メッキレジスト ４ａ，４ｂ 電極端子 ５，５ａ，５ｂ 樹脂レジスト Ａ，Ｂ サーミスタ素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 忠男 埼玉県熊谷市大字三ケ尻5310番地 秩父セ メント株式会社ファインセラミックス本部 内
Claims (6)
- 【請求項１】 電子素子本体と、この電子素子本体の表
面に構成された電極端子と、この電極端子の端部を覆う
ように電子素子本体と電極端子とに跨がって設けられた
被覆体とを具備することを特徴とする電子素子。 - 【請求項２】 電子素子本体と、この電子素子本体の表
面に構成された電極端子と、この電極端子と電極端子外
側との間における高低を少なくするよう電子素子本体の
表面に設けられた充填体と、前記電極端子と充填体とに
跨がって設けられた被覆体とを具備することを特徴とす
る電子素子。 - 【請求項３】 被覆体が電気絶縁材であることを特徴と
する請求項１または請求項２記載の電子素子。 - 【請求項４】 充填体が電気絶縁材であることを特徴と
する請求項２記載の電子素子。 - 【請求項５】 直方体の電子素子ブロックの所定の位置
に電極端子を設ける工程と、前記電極端子の端部を覆う
ように電子素子ブロックと電極端子とに跨がって被覆体
を設ける工程と、直方体のブロックをスライスする工程
とを具備することを特徴とする電子素子の製造方法。 - 【請求項６】 直方体の電子素子ブロックの所定の位置
に電極端子を設ける工程と、電極端子と電極端子外側と
の間における高低を少なくするよう電子素子ブロックの
表面に充填体を設ける工程と、前記電極端子と充填体と
に跨がって被覆体を設ける工程と、直方体のブロックを
スライスする工程とを具備することを特徴とする電子素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073930A JPH0645108A (ja) | 1992-03-30 | 1992-03-30 | 電子素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073930A JPH0645108A (ja) | 1992-03-30 | 1992-03-30 | 電子素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645108A true JPH0645108A (ja) | 1994-02-18 |
Family
ID=13532344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4073930A Pending JPH0645108A (ja) | 1992-03-30 | 1992-03-30 | 電子素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172592B1 (en) * | 1997-10-24 | 2001-01-09 | Murata Manufacturing Co., Ltd. | Thermistor with comb-shaped electrodes |
| US7327214B2 (en) | 2003-04-28 | 2008-02-05 | Rohm Co., Ltd. | Chip resistor and method of making the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155707A (ja) * | 1984-12-27 | 1986-07-15 | Fujitsu Ltd | デユワ−内液体量の検知方式 |
| JPS63222401A (ja) * | 1987-03-11 | 1988-09-16 | 株式会社村田製作所 | チツプ型正特性サ−ミスタの製造方法 |
-
1992
- 1992-03-30 JP JP4073930A patent/JPH0645108A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155707A (ja) * | 1984-12-27 | 1986-07-15 | Fujitsu Ltd | デユワ−内液体量の検知方式 |
| JPS63222401A (ja) * | 1987-03-11 | 1988-09-16 | 株式会社村田製作所 | チツプ型正特性サ−ミスタの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172592B1 (en) * | 1997-10-24 | 2001-01-09 | Murata Manufacturing Co., Ltd. | Thermistor with comb-shaped electrodes |
| DE19848832B4 (de) * | 1997-10-24 | 2007-02-15 | Murata Mfg. Co., Ltd., Nagaokakyo | Thermistoren und Verfahren zum Einstellen und Erzeugen von Thermistoren |
| US7327214B2 (en) | 2003-04-28 | 2008-02-05 | Rohm Co., Ltd. | Chip resistor and method of making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010587B (zh) | 半导体装置的制造方法及半导体装置 | |
| JP2004259864A (ja) | チップ抵抗器 | |
| JP3279589B2 (ja) | 印刷配線板 | |
| JP2002313612A (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
| US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| JPH0645108A (ja) | 電子素子及びその製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP2005251458A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP4738220B2 (ja) | 複数個取り配線基板 | |
| JP3982655B2 (ja) | 電子部品の製造方法 | |
| JP2002367801A (ja) | チップ形抵抗器およびその製造方法 | |
| JPH08236325A (ja) | チップ抵抗器の製造方法 | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JPH0831603A (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JPS5815955B2 (ja) | コンセイシユウセキカイロノ ドウデンロノケイセイホウホウ | |
| JPS6223478B2 (ja) | ||
| JP2001326447A (ja) | プリント回路基板の製造方法およびプリント回路基板 | |
| JPH04261084A (ja) | プリント基板およびその切断方法 | |
| JP2000309151A (ja) | ペースト状物質の印刷方法 | |
| JP3323156B2 (ja) | チップ抵抗器 | |
| JPH06334379A (ja) | 実装基板およびその製造方法 | |
| JPH10294207A (ja) | 複合素子及びその製造方法 | |
| JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 | |
| JP2018037447A (ja) | セラミックス配線基板の製造方法 |